JP2002258486A - パターン形成方法及びそれを用いた液晶表示装置の製造方法 - Google Patents

パターン形成方法及びそれを用いた液晶表示装置の製造方法

Info

Publication number
JP2002258486A
JP2002258486A JP2001058138A JP2001058138A JP2002258486A JP 2002258486 A JP2002258486 A JP 2002258486A JP 2001058138 A JP2001058138 A JP 2001058138A JP 2001058138 A JP2001058138 A JP 2001058138A JP 2002258486 A JP2002258486 A JP 2002258486A
Authority
JP
Japan
Prior art keywords
resist film
film
resist
mask
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001058138A
Other languages
English (en)
Other versions
JP4462775B2 (ja
Inventor
Shusaku Kido
秀作 城戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Electric Kagoshima Ltd
NEC Kagoshima Ltd
Original Assignee
Nippon Electric Kagoshima Ltd
NEC Kagoshima Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Kagoshima Ltd, NEC Kagoshima Ltd filed Critical Nippon Electric Kagoshima Ltd
Priority to JP2001058138A priority Critical patent/JP4462775B2/ja
Priority to TW097148507A priority patent/TW200919092A/zh
Priority to TW091103004A priority patent/TWI312884B/zh
Priority to US10/084,848 priority patent/US6767694B2/en
Priority to KR10-2002-0011112A priority patent/KR100433462B1/ko
Publication of JP2002258486A publication Critical patent/JP2002258486A/ja
Application granted granted Critical
Publication of JP4462775B2 publication Critical patent/JP4462775B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Abstract

(57)【要約】 【課題】露光量の違いを利用して膜厚の異なる感光膜パ
ターンを形成し、その膜厚の差を利用してその下の被エ
ッチング膜をエッチングして製造工程の短縮を図る場
合、感光膜パターンのうち薄い方の感光膜パターンがエ
ッチング除去されたときに厚い方の感光膜パターンも同
時にエッチングされ、その形状はエッチング前の形状と
は大幅に異なってしまうという問題がある。 【解決手段】レジスト凹部５の薄い方の感光膜パターン
をエッチング除去するときに、厚い方の感光膜パターン
の上層９をエッチングされにくいシリカ膜１０に改質す
るので、厚い方の感光膜パターンはその平面形状をエッ
チング前の形状に維持することができる。従って、薄い
方の感光膜パターンがエッチングされて残るシリカ膜１
０及びレジストマスク１１をマスクとして得られるエッ
チングパターンの形状８は、設計値に近い形状となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子用のパ
ターン形成方法及びそれを用いた液晶表示装置の製造方
法に関し、従来の２ＰＲ工程を１ＰＲ工程で済ませる製
造工程短縮プロセスに関する。
【０００２】
【従来の技術】半導体装置の高集積化は、微細パターン
の形成手段であるフォトリソグラフィ技術とドライエッ
チング技術とに支えられて達成されてきた。しかし、こ
のようにして半導体装置が高性能化されてくると、その
製造工程が高度化し製造コストが増加するようになる。
【０００３】そこで、最近では、半導体装置の製造コス
トを大幅に低減すべく、パターンの製造工程を短絡させ
て全体の工程数を短縮させることが強く要求されてきて
いる。この要求に対応する技術として、従来２つ以上必
要とされたＰＲ工程を１つのＰＲ工程で済ませる方法が
種々開示されている。
【０００４】第１の従来例（特開２０００−２０６５７
１号公報）は、この方法を逆スタガード型薄膜トランジ
スタ（以下「ＴＦＴ」という。）の製造方法に適用した
ものであり、図２３、２４はその主要製造工程を製造工
程順に示すＴＦＴ近傍の模式断面図である。
【０００５】まず、図２３（ａ）に示すように、第１透
明基板５０１の上にゲート電極５３３、ゲート絶縁膜５
３４が形成され、続いて、アモルファスシリコン（ａ−
Ｓｉ）膜５４１、ｎ+型アモルファスシリコン（ｎ+型ａ
−Ｓｉ）膜５４２、ソース・ドレイン用の金属膜５４３
を順に堆積し、さらに金属膜５４３の上に感光膜を１〜
２μｍの厚さに塗布し、露光、現像して膜厚の厚い感光
膜パターン５２７と膜厚の薄い感光膜パターン５２６を
形成する。
【０００６】次に、図２３（ｂ）に示すように、感光膜
パターン５２７と感光膜パターン５２６をマスクとし
て、金属膜５４３をエッチング除去して、ｎ+型ａ−Ｓ
ｉ膜５４２を露出させる。
【０００７】次に、図２４（ａ）に示すように、ｎ+型
ａ−Ｓｉ膜５４２とその下部のａ−Ｓｉ膜５４１を感光
膜パターン５２６と共にドライエッチングし、残った感
光膜パターン５２７の間に金属膜５４３を露出させる。
【０００８】次に、図２４（ｂ）に示すように、残った
感光膜パターン５２７をマスクとして金属膜５４３とそ
の下のｎ+型ａ−Ｓｉ膜５４２をエッチング除去する。
このときａ−Ｓｉ膜５４１も一部エッチングされる。
【０００９】以上のようにして、膜厚の異なる感光膜パ
ターン５２７と感光膜パターン５２６を利用すると、被
エッチング膜に２つの異なるパターンを形成することが
できる。
【００１０】次に示す第２の従来例（特開２０００−１
６４５８４号公報）は、やはりこの方法を逆スタガード
型ＴＦＴの製造方法に適用したものであり、図２５はそ
の主要製造工程を製造工程順に示すＴＦＴ近傍、ゲート
端子電極及びドレイン端子電極の模式断面図である。
【００１１】まず、図２５（ａ）に示すように、第１透
明基板６０１の上にゲート電極６３３、ゲート端子電極
６９３、ゲート絶縁膜６３４が形成され、続いて、ａ−
Ｓｉ膜６４１、ｎ+型ａ−Ｓｉ膜６４２、ソース・ドレ
イン用の金属膜を順に堆積し、さらに金属膜及びその下
のｎ+型ａ−Ｓｉ膜６４２を同じパターンにパターニン
グして、ソース電極６５９及びその下のオーミック層と
ドレイン電極６５８及びその下のオーミック層、ドレイ
ン端子電極６７８及びその下のオーミック層を形成す
る。これらを覆うパッシベーション膜６４０を形成した
後、ゲート端子電極６９３とドレイン端子電極６７８の
上に開口を有し、ソース電極６５９及びその横のａ−Ｓ
ｉ膜分離部６６０に厚さの薄い感光膜パターン６２６
を、その他の領域には厚さの厚い感光膜パターン６２７
を有するレジストパターンを形成する。
【００１２】次に、図２５（ｂ）に示すように、このレ
ジストパターンを利用し、かつ、エッチング条件を最適
化しながら、まず薄い感光膜パターン６２６が除去され
る時間エッチングを行って、ドレイン端子電極６７８の
上のパッシベーション膜６４０を完全に除去し、ゲート
端子電極６９３の上のパッシベーション膜６４０の全部
とゲート絶縁膜６３４の一部を除去する。
【００１３】さらに、エッチング条件を最適化しなが
ら、図２５（ｃ）に示すように、ａ−Ｓｉ膜分離部６６
０のａ−Ｓｉ膜６４１が除去され、同時に、ゲート端子
電極６９３の上に残っていたゲート絶縁膜６３４の一部
を除去する。
【００１４】以上のようにして、第２の従来例では、レ
ジスト膜の厚さの違いを利用して、各電極上のコンタク
トホールの形成を１回のＰＲ工程で済ませると共に、ａ
−Ｓｉ膜の分離を行っている。
【００１５】
【発明が解決しようとする課題】以上に説明した第１の
従来例及び第２の従来例は、いずれも被エッチング膜上
に１層の感光膜を塗布した後に、露光量の違いを利用し
て膜厚の異なる感光膜パターンを形成し、その膜厚の差
を利用して被エッチング膜をエッチングして製造工程の
短縮を図っている。
【００１６】然るに、第１の従来例及び第２の従来例に
おいて、感光膜パターンのうち薄い方の感光膜パターン
がエッチング除去されたときに厚い方の感光膜パターン
も同時にエッチングされ、その形状はエッチング前の形
状とは大幅に異なってしまい、エッチング中においても
その形状が時間と共に変化していくという問題がある。
従って、厚い方の感光膜パターンをマスクとしてエッチ
ングされる被エッチング膜の形状は、設計された形状と
は大幅に異なる形状となることが推測される。
【００１７】本発明は、感光膜（以下レジストと呼ぶ）
パターンの膜厚の違いを利用して被エッチング膜をエッ
チングする際に、厚い方のレジストパターンが薄い方の
レジストパターンをエッチング除去するためのエッチン
グに晒されても、その形状を維持できるパターン形成方
法及びそれを用いた液晶表示装置の製造方法を提供する
ことにある。
【００１８】
【課題を解決するための手段】本発明の第１のパターン
形成方法は、被エッチング膜上に第１レジスト膜及び第
２レジスト膜を順に堆積し、前記第１レジスト膜のみの
領域と前記第１レジスト膜の上に前記第２レジスト膜が
積層した領域が前記第１レジスト膜で連結した形状に前
記第１レジスト膜及び前記第２レジスト膜をパターニン
グして第１のレジストマスクを形成する工程と、前記第
１のレジストマスクをマスクとして前記被エッチング膜
に１回目のエッチングを行う工程と、前記第１のレジス
トマスクをエッチングして前記第１レジスト膜のみから
なる領域を除去し、前記第１のレジストマスクを前記第
１レジスト膜及び前記第２レジスト膜からなる残存レジ
ストマスクとして残す工程と、前記残存レジストマスク
をマスクとして前記被エッチング膜に２回目のエッチン
グを行う工程と、を有するパターン形成方法であって、
前記残存レジストマスクを形成する工程が、前記第１の
レジストマスクのうち前記第１レジスト膜のみからなる
領域を除去するときには前記第２レジスト膜の少なくと
も一部が前記第１レジスト膜よりもエッチング耐性のあ
るレジスト膜となっていることを特徴とする。
【００１９】本発明の第２のパターン形成方法は、被エ
ッチング膜上に第１レジスト膜及び第２レジスト膜を順
に堆積し、前記第１レジスト膜及び前記第２レジスト膜
にそれぞれ第１開口部及び第２開口部を形成して、第２
開口部が第１開口部を包含する形に第１のレジストマス
クを形成する工程と、前記第１のレジストマスクをマス
クとして前記被エッチング膜をエッチングする工程と、
前記第１レジスト膜のうち少なくとも前記第２開口部に
露出した領域を除去して前記第１のレジストマスクを残
存レジストマスクとして残す工程と、前記被エッチング
膜、前記残存レジストマスクの上に所定の材料膜を堆積
させる工程と、前記残存レジストマスクを除去して前記
残存レジストマスクの上の材料膜を除去する工程とを有
するパターン形成方法であって、前記第１のレジストマ
スクを残存レジストマスクとして残す工程が、前記第１
レジスト膜を除去するときには前記第２レジスト膜の少
なくとも一部が前記第１レジスト膜よりもエッチング耐
性のあるレジスト膜となっていることを特徴とする。
【００２０】上記本発明の第１、２のパターン形成方法
は、前記第１のレジストマスクを形成する工程におい
て、前記被エッチング膜上に第１レジスト膜及び第２レ
ジスト膜を順に堆積する際、前記第２レジスト膜の少な
くとも一部が、前記第１レジスト膜よりもエッチング耐
性のあるレジスト膜として形成され、前記残存レジスト
マスクを形成する工程において、前記第２レジスト膜の
少なくとも一部が、前記第１レジスト膜よりもエッチン
グ耐性のある改質レジスト膜とされた後に、前記第２レ
ジスト膜に覆われない前記第１レジスト膜をエッチング
除去することにより行われ、前記エッチング耐性が、ド
ライエッチングに対するエッチング耐性であり、前記ド
ライエッチングが、Ｏ2ガスを含むプラズマ処理ガス、
フッ素系ガスを含むプラズマ処理ガス、Ｏ2ガスとフッ
素系ガスを含むプラズマ処理ガスのいずれかのプラズマ
処理ガスを用いて行われ、前記プラズマ処理ガスがフッ
素系ガスであるときは、ＳＦ6、ＣＦ4、ＣＨＦ3のいず
れかを含むガスであり、前記プラズマ処理ガスがＯ2ガ
スとフッ素系ガスの混合ガスであるときは、ＳＦ6／
Ｏ 2、ＣＦ4／Ｏ2、ＣＨＦ3／Ｏ2のいずれかのガスを含
む。
【００２１】また、上記本発明の第１、２のパターン形
成方法の前記エッチング耐性が、ウェットエッチングに
対するエッチング耐性であるときは、前記ウェットエッ
チングが、アルカリ溶液を用いたエッチング処理であ
り、前記アルカリ溶液が、テトラメチルアンモニウムハ
イドロオキサイド、コリン、有機アミンのいずれかを含
む有機アルカリ溶液である、または、ＫＯＨ、ＮＡＯ
Ｈ、Ｃａ（ＯＨ）2、ＣａＣＯ3のいずれかを含む無機ア
ルカリ溶液である。
【００２２】また、上記本発明の第１、２のパターン形
成方法は、前記第１レジスト膜として有機レジスト膜、
前記第２レジスト膜として無機レジスト膜を用いる。
【００２３】また、上記本発明の第１、２のパターン形
成方法は、前記第２レジスト膜の少なくとも一部は、シ
リコン含有のレジスト膜からなり、前記改質レジスト膜
を形成する工程が、前記第２レジスト膜の中にシリコン
を含有させて前記第２レジスト膜の少なくとも一部をシ
リコン含有第２レジスト膜とし、少なくとも酸素を含む
混合ガス中でのドライエッチング処理により前記シリコ
ン含有第２レジスト膜をシリコン酸化膜に変換すること
により行われる、或いは、前記第２レジスト膜の中にシ
リコンを含有させて前記第２レジスト膜の少なくとも一
部をシリコン含有第２レジスト膜とし、少なくとも酸素
を含む混合ガス中でのドライエッチング処理により前記
シリコン含有第２レジスト膜をシリコン酸化膜に変換す
ると共に、前記第２レジスト膜が形成された領域以外の
領域の第１レジスト膜を除去することにより行われる。
さらに具体的には、前記第２レジスト膜の少なくとも一
部が、シリル化が可能なレジスト膜からなり、前記第２
シリコン含有レジスト膜を形成する工程が、前記第１レ
ジスト膜及び前記第２レジスト膜をシラザンを含むシリ
ル化剤に浸漬し、前記第２レジスト膜のみをシリル化さ
せることにより行われ、前記少なくとも酸素を含む混合
ガスは、Ｏ2ガスと不活性ガスとの混合ガス、Ｏ2ガスと
フッ素系ガスとの混合ガスのいずれかの混合ガスであ
り、前記酸素を含む混合ガスがＯ2ガスと不活性ガスで
あるときは、Ｏ2／Ｈｅ、Ｏ2／Ａｒのいずれかの混合ガ
スであり、Ｏ2ガスとフッ素系ガスであるときは、Ｏ2／
ＳＦ6、Ｏ2／ＣＦ4、Ｏ2／ＣＨＦ3のいずれかの混合ガ
スである。
【００２４】さらに、上記本発明の第１のパターン形成
方法は、第１レジスト膜上に形成された第２レジスト膜
から部分的に前記第１レジスト膜が露出する構成の第１
のレジストマスクを被エッチング膜上に形成する工程
と、前記第１のレジストマスクをマスクとして前記被エ
ッチング膜に１回目のエッチングを行う工程と、前記露
出する第１レジスト膜領域をエッチング除去することに
より前記第１レジスト膜と前記第２レジスト膜との積層
部からなる残存レジストマスクを形成する工程と、前記
残存レジストマスクをマスクとして前記被エッチング膜
に２回目のエッチングを行う工程と、を有するパターン
形成方法であって、前記露出する第１レジスト膜領域を
除去する工程において、前記第２レジスト膜の少なくと
も一部が前記第１レジスト膜よりもエッチング耐性のあ
るレジスト膜となっている、という上位概念構成として
表すことができる。
【００２５】次に、本発明の液晶表示装置の製造方法
は、第１基板上にゲート配線及びゲート電極を形成し、
続いて、前記第１基板上に前記ゲート配線及び前記ゲー
ト電極を覆うゲート絶縁膜を形成する工程と、前記ゲー
ト絶縁膜上に下から順に半導体膜、不純物ドープ半導体
膜、ソース・ドレイン用金属膜を堆積させる工程と、前
記ソース・ドレイン用金属膜上に第１レジスト膜及び第
２レジスト膜を順に堆積し、前記第１レジスト膜のみの
領域と前記第１レジスト膜の上に前記第２レジスト膜が
積層した領域が前記第１レジスト膜で連結した形状に前
記第１レジスト膜及び前記第２レジスト膜をパターニン
グし前記第１レジスト膜のみからなる領域をＴＦＴのチ
ャネル形成予定領域の上方に位置するよう第１のレジス
トマスクを形成する工程と、前記第１のレジストマスク
をマスクとして、少なくとも前記ソース・ドレイン用金
属膜をエッチング除去して前記ソース・ドレイン用金属
膜からなる電極パターンを形成する工程と、前記第１の
レジストマスクをエッチングして前記第１レジスト膜の
みからなる領域を除去し、前記第１のレジストマスクを
前記第１レジスト膜及び前記第２レジスト膜からなる残
存レジストマスクとして残して前記第１レジスト膜のみ
からなる領域の下の前記ソース・ドレイン用金属膜を露
出させる工程と、前記残存レジストマスクをマスクとし
て、前記第１レジスト膜のみからなる領域の下の前記ソ
ース・ドレイン用金属膜、前記不純物ドープ半導体膜及
び前記半導体膜を選択的にエッチングして前記ソース・
ドレイン用金属膜及びその下の不純物ドープ半導体膜を
少なくとも除去してＴＦＴのチャネル領域を形成すると
同時にドレイン電極を含むドレイン配線及びソース電極
を形成する工程とを有する製造方法によりＴＦＴ基板を
形成し、続いて、前記第１基板の前記ＴＦＴの形成され
た側に前記第１基板と対向する第２基板を配置して対向
基板を形成し、さらに、前記ＴＦＴ基板と前記対向基板
との間に液晶組成物を充填する液晶表示装置の製造方法
において、前記残存レジストマスクを形成する工程が、
前記第１のレジストマスクのうち前記第１レジスト膜の
みからなる領域を除去するときには前記第２レジスト膜
の少なくとも一部が前記第１レジスト膜よりもエッチン
グ耐性のあるレジスト膜となっていることを特徴とし、
前記ゲート配線及びゲート電極を形成する工程におい
て、前記ゲート配線及びゲート電極と共に櫛歯状の共通
電極を形成し、前記第１のレジストマスクを形成する工
程において、前記共通電極の櫛歯状の電極間に画素電極
が形成されるべく画素電極形成用に画素電極形成予定領
域のソース・ドレイン用金属膜上にも前記第１のレジス
トマスクが形成される。また、前記第１のレジストマス
クを形成する工程において、前記ソース・ドレイン用金
属膜上に第１レジスト膜及び第２レジスト膜を順に堆積
する際、前記第２レジスト膜の少なくとも一部が、前記
第１レジスト膜よりもエッチング耐性のあるレジスト膜
として堆積される、或いは、前記残存レジストマスクを
形成する工程において、前記第１のレジストマスクのう
ち前記第２レジスト膜の少なくとも一部が、前記第１レ
ジスト膜よりもエッチング耐性のある改質レジスト膜と
された後に、前記第１レジスト膜のみからなる領域をエ
ッチング除去することにより行われ、前記改質レジスト
膜の形成が、前記第２レジスト膜の中にシリコンを含有
させて前記第２レジスト膜の少なくとも一部をシリコン
含有第２レジスト膜とし、少なくとも酸素を含む混合ガ
ス中でのドライエッチング処理により前記シリコン含有
第２レジスト膜をシリコン酸化膜に変換すると共に、前
記第１レジスト膜のみからなる領域を除去することによ
り行われる。
【００２６】また、本発明の液晶表示装置の製造方法
は、前記チャネル領域を形成する工程の後に、前記ＴＦ
Ｔのチャネル領域を形成する際に用いられた前記残存レ
ジストマスクを除去し、続いて、前記ゲート絶縁膜を覆
う保護絶縁膜を堆積させる工程と、前記保護絶縁膜上に
第３レジスト膜及び第４レジスト膜を順に堆積し、前記
ドレイン配線を取り出すドレイン端子の上方の開口予定
領域の第４レジスト膜を除去して前記ドレイン端子の上
方の開口予定領域に第３レジスト膜のみを残し、前記ゲ
ート端子の上方の開口予定領域の第３レジスト膜及び第
４レジスト膜を除去して前記ゲート端子の上方の開口予
定領域の保護絶縁膜を露出させる工程と、前記第４レジ
スト膜をマスクとして前記ゲート端子上の保護絶縁膜及
びゲート絶縁膜からなる絶縁膜の一部をエッチングしな
がら前記ドレイン端子上の第３レジスト膜を除去すると
共に、前記第４レジスト膜及びその下の前記第３レジス
ト膜を残す工程と、前記第４レジスト膜及びその下の前
記第３レジスト膜をマスクとして前記ドレイン端子の上
の保護絶縁膜を除去すると共に前記ゲート端子上に残る
絶縁膜を除去する工程とを有し、前記第４レジスト膜及
びその下の前記第３レジスト膜を残す工程が、前記第４
レジスト膜の中にシリコンを含有させて前記第４レジス
ト膜をシリコン含有第４レジスト膜とし、前記ドレイン
端子上の前記第３レジスト膜の除去が、酸素ガス中での
ドライエッチング処理により前記シリコン含有第４レジ
スト膜をシリコン酸化膜に変換すると共に、前記ドレイ
ン端子の上方の開口予定領域に位置する第３レジスト膜
を除去することにより行われる、或いは、前記チャネル
領域を形成する工程の後に、前記ＴＦＴのチャネル領域
を形成する際に用いられた前記残存レジストマスクを除
去し、続いて、前記ゲート絶縁膜を覆う保護絶縁膜を堆
積させる工程と、前記保護絶縁膜上に第３レジスト膜及
び第４レジスト膜を順に堆積し、前記第３レジスト膜及
び前記第４レジスト膜を開口して前記ゲート端子及び前
記ドレイン端子上方に第４レジスト膜の開口部が第３レ
ジスト膜の開口部を包含する形に形成する工程と、前記
第３レジスト膜及び前記第４レジスト膜をマスクとして
前記ゲート端子上の保護絶縁膜及びゲート絶縁膜、前記
ドレイン端子上の保護絶縁膜をそれぞれ除去してコンタ
クトホールを形成する工程と、前記第４レジスト膜の開
口部に露出している第３レジスト膜をエッチング除去す
ると共に、前記第４レジスト膜及びその下の第３レジス
ト膜を残す工程と、前記第４レジスト膜及びその下の第
３レジスト膜を及び前記コンタクトホールを覆って上層
金属膜を堆積させる工程と、前記第４レジスト膜及びそ
の下の第３レジスト膜を除去して前記第４レジスト膜及
びその下の第３レジスト膜の上の前記上層金属膜を除去
し前記コンタクトホールを覆う上部電極を形成する工程
とを有し、前記第４レジスト膜及びその下の第３レジス
ト膜を形成する工程が、前記第４レジスト膜の中にシリ
コンを含有させて前記第４レジスト膜をシリコン含有第
４レジスト膜とし、前記第４レジスト膜の開口部に露出
している第３レジスト膜の除去が、酸素を含む混合ガス
中でのドライエッチング処理により前記シリコン含有第
４レジスト膜をシリコン酸化膜に変換すると共に、前記
シリコン酸化膜に覆われない第３レジスト膜を除去する
ことにより行われる、という適用形態を採り得る。
【００２７】上記適用形態は、前記保護絶縁膜上に第３
レジスト膜及び第４レジスト膜を順に堆積する工程にお
いて、前記第４レジスト膜の少なくとも一部が、前記第
３レジスト膜よりもエッチング耐性のあるレジスト膜と
して堆積され、前記第４レジスト膜及びその下の前記第
３レジスト膜を残す工程において、前記第４レジスト膜
の少なくとも一部が、前記第３レジスト膜よりもエッチ
ング耐性のある改質レジスト膜とされた後に、前記第４
レジスト膜に覆われない第３レジスト膜をエッチング除
去することにより行われ、前記改質レジスト膜の形成
が、前記第４レジスト膜の中にシリコンを含有させて前
記第４レジスト膜の少なくとも一部をシリコン含有第４
レジスト膜とし、少なくとも酸素を含む混合ガス中での
ドライエッチング処理により前記シリコン含有第４レジ
スト膜をシリコン酸化膜に変換すると共に、前記第４レ
ジスト膜に覆われない第３レジスト膜を除去することに
より行われる。
【００２８】
【発明の実施の形態】次に、本発明のパターン形成方法
の第１の実施形態について図１、２を参照して説明す
る。図１、２はその製造工程の断面図である。
【００２９】図１（ａ）に示すように、絶縁基板１上に
被エッチング膜２を堆積させ、膜厚５００ｎｍ程度のポ
ジ形の第１レジスト膜３を公知のフォトリソグラフィ技
術で形成する。さらに、この第１レジスト膜３上に第２
レジスト膜４を形成する。
【００３０】次に、例えば、遮光部と半透光部を有する
レチクルをマスクにして、レジスト膜を露光、現像し
て、図１（ｂ）に示すように、第１レジスト膜３を半透
光部に対応するレジスト凹部５を有するレジストマスク
６とし、第２レジスト膜４をレジスト凹部５を挟む形状
のレジストマスク７とする。
【００３１】次に、図１（ｃ）に示すように、レジスト
マスク６及びレジストマスク７をマスクとして被エッチ
ング膜２をエッチングし、被エッチング膜２からなるア
イランド８を形成する。
【００３２】次に、図２（ａ）に示すように、レジスト
マスク６及びレジストマスク７をシラザン等のシリル化
剤に浸漬し，上記レジストマスク７のみをシリル化し、
シリル化膜９を形成する。このシリル化膜９にはシリコ
ン原子が多量に含まれる。ここで、レジストマスク６表
面はシリル化されない。第１レジスト膜３はシリル化し
ないレジスト膜であるからである。
【００３３】ここで、上記のような性質を有する第１レ
ジスト膜及び第２レジスト膜につき、具体的な材料を以
下に挙げる。
【００３４】まず、第１レジスト膜には、シリル化剤と
反応するフェノール性水酸基を含有しない、例えばゴム
系の有機材料を選定する。
【００３５】次に、第２レジスト膜には、ノボラック樹
脂、またはポリビニルフェノールで形成し、それらに含
まれるフェノール性水酸基をシリル化剤と反応させて、
その表面にシロキサン、ポリシロキサン、ポリシラン、
ポリシリーン、カルボシランを形成する。
【００３６】次に、図２（ａ）の状態でＯ2ガス中での
異方性のドライエッチングであるＲＩＥを行う。第１レ
ジスト膜の膜厚が５００ｎｍの時、ドライエッチング条
件として、圧力１０Ｐａ、ガス流量Ｏ2＝４００ｓｃｃ
ｍ、ＲＦパワー＝１５００Ｗ、３０秒の処理条件を用い
る。
【００３７】ここで使用するガス、及び以後の記述の異
方性のドライエッチングであるＲＩＥで使用するガスの
例としてＯ2ガスのみを記述するが、どの場合も使用可
能なガスとして酸素のみ、又は酸素を含む混合ガスであ
る、Ｏ2ガスと不活性ガス、例えばＯ2／Ｈｅ、Ｏ2／Ａ
ｒの混合ガス、又はＯ2ガスとフッ素系ガス、例えばＯ2
／ＳＦ6、Ｏ2／ＣＦ4、Ｏ2／ＣＨＦ3の混合ガスのいず
れかのガスでも可能である。
【００３８】このＲＩＥで図２（ｂ）に示すように、シ
リル化膜９を酸化し、シリカ膜１０に変換させる。この
シリカ膜１０は、シリル化膜９に含まれるシリコンが酸
素と反応しシリコン酸化膜となったものである。そし
て、同時にレジスト凹部５のレジスト膜を無くし、アイ
ランド８を露出させる。ここで、図２（ａ）で示したレ
ジストマスク６は図２（ｂ）に示すようなレジストマス
ク１１に変わる。
【００３９】次に、シリカ膜１０とレジストマスク１１
をエッチングマスクにし、ＲＩＥでアイランド８の露出
した領域をドライエッチングする。そして、図２（ｃ）
に示すようにアイランド８に凹部１２を形成する。
【００４０】最後に、シリカ膜１０とレジストマスク１
１を除去する。このようにして、凹部１２を有するアイ
ランド８が形成される。
【００４１】以上のように、本実施形態では、図１
（ｂ）から図１（ｃ）に到る工程で１回目のエッチング
を行い、図２（ａ）から図２（ｂ）に到る工程で２回目
以降のエッチングを行うのであるが、２回目以降のエッ
チングのマスクにされるシリカ膜１０は、レジスト凹部
５のレジスト膜をエッチング除去する際に形成され、し
かも、Ｏ2ガス中での異方性のＲＩＥにより、シリル化
膜９を酸化し、Ｏ2ガス系のプラズマエッチングの影響
を受けにくいシリカ膜１０に変換することにより形成さ
れるので、シリカ膜１０の平面形状はＯ2ガス中でのＲ
ＩＥを行う前のレジストマスク７の平面形状に近い形状
を維持することが出来る。従って、レジストマスク１１
の形成も容易になりその平面形状制御性が向上するの
で、凹部１２の形状を設計値に近い形状とすることが出
来る。
【００４２】また、本実施形態のように、第２レジスト
膜としてシリル化できるレジスト膜を用いている場合に
は、必ずしも第１レジスト膜にレジスト凹部５を形成す
る必要はなく、レジスト凹部５のないレジストマスク６
を形成し、シリル化膜９をマスクにＯ2ガスによるＲＩ
Ｅでレジストマスク１１を形成することもできる。この
場合には、レチクルに半透光部は必要とならない。
【００４３】次に、本発明のパターン形成方法の第２の
実施形態について図３、４を参照して説明する。図３、
４はその製造工程の断面図である。
【００４４】図３（ａ）に示すように、絶縁基板２１上
に下層配線３３を形成し、下層配線３３を覆って絶縁膜
３４を堆積させる。
【００４５】次に、絶縁膜３４の上に、膜厚５００ｎｍ
程度のポジ形の第１レジスト膜２３を公知のフォトリソ
グラフィ技術で形成する。さらに、この第１レジスト膜
２３上に第２レジスト膜２４を形成する。ここで、第２
レジスト膜２４はポジ形のシリル化が可能なレジスト膜
であり、その膜厚は３００ｎｍ程度である。
【００４６】次に、例えば、遮光部と半透光部を有する
レチクルをマスクにして、レジスト膜を露光、現像し
て、図３（ｂ）に示すように、第１レジスト膜２３及び
第２レジスト膜２４を透光部に対応する開口部２５、半
透光部に対応する薄レジストマスク２６、遮光部に対応
する厚レジストマスク２７とする。
【００４７】次に、図３（ｃ）に示すように、薄レジス
トマスク２６及び厚レジストマスク２７をマスクとして
絶縁膜３４をエッチングし、絶縁膜３４に下層配線３３
の上に位置するコンタクトホール３５を形成する。
【００４８】次に、図４（ａ）に示すように、薄レジス
トマスク２６及び厚レジストマスク２７をシラザン等の
シリル化剤に浸漬し、厚レジストマスク２７のうち第２
レジスト膜２４のみをシリル化し、シリル化膜２９を形
成する。このシリル化膜２９にはシリコン原子が多量に
含まれる。ここで、薄レジストマスク２６表面はシリル
化されない。薄レジストマスク２６はシリル化しない第
１レジスト膜２３により構成されているからである。
【００４９】次に、Ｏ2ガス中での異方性のＲＩＥを行
う。このＲＩＥで、図４（ｂ）に示すように、シリル化
膜２９を酸化し、シリカ膜３０に変換させる。このシリ
カ膜３０は、シリル化膜２９に含まれるシリコンが酸素
と反応しシリコン酸化膜となったものである。そして、
薄レジストマスク２６及び厚レジストマスク２７を一様
にエッチングして薄レジストマスク２６を除去してしま
い、厚レジストマスク２７を残存レジストマスク６７と
する。ここで、図４（ａ）で示した厚レジストマスク２
７を構成する第１レジスト膜２３及びシリル化膜２９は
それぞれレジストマスク３１及びシリカ膜３０となり、
シリカ膜３０がレジストマスク３１に対してオーバーハ
ング状に形成される。
【００５０】次に、図５（ａ）に示すように、コンタク
トホール３５の形成された絶縁膜３４とシリカ膜３０、
レジストマスク３１を覆って上層金属膜３６を堆積させ
る。
【００５１】次に、シリカ膜３０及びレジストマスク３
１を除去すると、図５（ｂ）に示すように、その上の上
層金属膜３６も除去され、コンタクトホール３５を通し
て下層配線３５と上層配線３７が接続される。
【００５２】以上のように、本実施形態では、図３
（ｂ）から図３（ｃ）に到る工程で１回目のエッチング
を行い、図４（ａ）から図４（ｂ）に到る工程で２回目
のエッチングを行うのであるが、２回目のエッチングの
マスクにされるシリカ膜３０は、薄レジストマスク２６
をエッチング除去する際に形成され、しかも、Ｏ2ガス
中での異方性のＲＩＥにより、シリル化膜２９を酸化
し、Ｏ2ガス系のプラズマエッチングの影響を受けにく
いシリカ膜３０に変換することにより形成されるので、
シリカ膜３０の平面形状はＯ2ガス中でのＲＩＥを行う
前の厚レジストマスク２７を構成する第２レジスト膜２
４の平面形状に近い形状を維持し、かつ、シリカ膜３０
の下のレジストマスク３１をその内側に形成することが
出来、リフトオフし易いレジスト構造を実現できる。従
って、上層配線３７の平面形状制御性が向上するので、
上層配線間の短絡の確率を大幅に減らすことが可能とな
る。
【００５３】次に、本発明のパターン形成方法の第１の
実施形態を横電界型の液晶表示装置に適用した第１の例
を本発明の第３の実施形態として図６〜１４を参照して
説明する。図６は、１画素分の表示セルについて、ＴＦ
Ｔ基板の様子を示すもので、図６（ａ）は、ＴＦＴ基板
をその上面から眺めたときの平面図であり、図６（ｂ）
は、図６（ａ）における切断線Ａ−Ａ’を通りＴＦＴ基
板に直交する平面でＴＦＴ基板、液晶、ＣＦ基板（ＴＦ
Ｔ基板に対向するカラーフィルタ基板を指し、以下、Ｃ
Ｆ基板と記載する）を切断したときの断面図である。ま
た、図７〜１４は、横電界型の液晶表示装置のＴＦＴ基
板の製造方法を工程順に示す製造工程断面図であり、各
図において（ａ）は図６（ａ）の切断線Ａ−Ａ’に沿っ
た断面図であり、（ｂ）、（ｃ）は図６（ａ）には示さ
れないが、それぞれゲート配線の外部取出し用端子とし
てのゲート端子、ドレイン配線の外部取出し用端子とし
てのドレイン端子の断面図である。
【００５４】横電界型の液晶表示装置の動作について図
６を参照して簡単に説明すると次のようになる。
【００５５】第１透明基板１０１の上にはまずゲート電
極１２２を兼ねるゲート配線２２２が基板上を並行して
配線され、同時に共通電極２４２も形成される。共通電
極２４２は櫛歯状に形成され、後の工程で形成されるや
はり櫛歯状の画素電極と対をなして電界を発生させる。
ゲート配線２２２、共通電極２４２の上にはゲート絶縁
膜１２３が形成され、その上をドレイン配線２３２がゲ
ート配線２２２と交差するようにして形成される。ドレ
イン配線２３２はドレイン電極１３２を兼ね、ドレイン
配線２３２の形成と同時にソース電極１３１及びその延
長線である櫛歯状の画素電極１５７が形成される。ドレ
イン配線２３２、ソース電極１３１、画素電極１５７を
覆ってパッシベーション膜１５５が形成されるが、ゲー
ト配線２２２及びドレイン配線２３２は基板端部におい
ては外部との接続用にその上の絶縁膜が開口され、図５
には示されないが、コンタクトホールが形成され、コン
タクトホールを通して外部からゲート配線２２２及びド
レイン配線２３２に電気信号が印加される。
【００５６】画素電極１５７は、図５（ａ）に示すよう
に、下方に形成された共通電極２４２と共に互いに平行
する電極を形成し、これらの間に電圧を印加することに
より、第１透明基板１０１の表面に概略平行な電界を生
じさせ、第１透明基板１０１とそれに対向する基板との
間に充填されることとなる液晶２１８の向きを制御す
る。
【００５７】次に、第３の実施形態の横電界型の液晶表
示装置の製造方法について図６〜１３を参照して説明す
る。
【００５８】まず、第１透明基板１０１の上にＣｒ等の
ゲート電極１３３を兼ねるゲート配線１５３が基板上を
並行して配線され、同時に第１透明基板１０１の他の領
域上に櫛歯状の共通電極１７３（及びゲート端子電極１
９３）とが形成される（図６）。共通電極１７３は、後
の工程で形成される櫛歯状の画素電極と対をなすように
形成され、それぞれの電極に電圧を印加することにより
対向する櫛歯状の電極間で電界を生じさせる。
【００５９】次に、シリコン酸化膜及びシリコン窒化膜
（ＳｉＮｘ）を順に第１透明基板１０１上全面に堆積し
てゲート絶縁膜１３４が形成され、その上をドレイン配
線１５３がゲート配線１５３と交差するようにして形成
される。ドレイン配線１３８はドレイン電極１５８を兼
ね、ドレイン配線１３８の形成と同時にソース電極１５
９及びその延長線である櫛歯状の画素電極１３９が形成
される。ドレイン配線１３８、ソース電極１５９、画素
電極１３９を覆ってパッシベーション膜１４０が形成さ
れるが、ゲート配線１５３及びドレイン配線１３８は基
板端部においては外部との接続用にその上の絶縁膜が開
口され、図６には示されないが、コンタクトホールを通
して外部からゲート配線１５３及びドレイン配線１３８
に電気信号が印加される。
【００６０】画素電極１３９は、図６（ａ）に示すよう
に、その下方に形成された共通電極１７３と共に互いに
並行する電極を形成し、これらの間に電圧を印加するこ
とにより、第１透明基板１０１の表面に概略平行な電界
を生じさせ、第１透明基板１０１とそれに対向する基板
との間に充填されることとなる液晶２８１の向きを制御
する。
【００６１】次に、第３の実施形態の横電界型の液晶表
示装置の製造方法について、図７〜１４を参照して説明
する。
【００６２】まず、第１透明基板１０１の上にＣｒ等の
ゲート電極１３３を形成するが、このとき同時に第１透
明基板１０１の他の領域上に櫛歯状の共通電極１７３及
びゲート端子電極１９３とを形成する（図７）。
【００６３】次に、シリコン酸化膜及びシリコン窒化膜
（ＳｉＮｘ）を順に第１透明基板１０１上全面に堆積し
てゲート絶縁膜１３４とし、続いて、ａ−Ｓｉ膜１４
１、ｎ +型ａ−Ｓｉ膜１４２、ソース・ドレイン用のＣ
ｒ等の金属膜１４３を順に堆積し、さらに金属膜１４３
の上に膜厚５００ｎｍ程度のポジ形の第１レジスト膜１
０３及び第２レジスト膜１０４を順次形成する。ここ
で、第２レジスト膜１０４はポジ形のシリル化が可能な
レジスト膜であり、その膜厚は３００ｎｍ程度である。
【００６４】次に、例えば、遮光部と半透光部を有する
レチクルをマスクにして、レジスト膜を露光、現像し
て、図８に示すように、ゲート電極１３３上方に、第１
レジスト膜１０３を半透光部に対応するレジスト凹部１
０５を有するレジストマスク１０６とし、第２レジスト
膜１０４をレジスト凹部１０５を挟む形状のレジストマ
スク１０７とする。このとき、櫛歯状の共通電極１７３
に挟まれて形成されるやはり櫛歯状の画素電極が形成さ
れるべき領域とドレイン端子電極が形成されるべき領域
には、レジストマスク１０６及びレジストマスク１０７
が重ねて形成される。
【００６５】次に、図９に示すように、レジストマスク
１０６及びレジストマスク１０７をマスクとして金属膜
１４３、ｎ+型ａ−Ｓｉ膜１４２、ａ−Ｓｉ膜１４１を
上から順にエッチング除去する。
【００６６】次に、レジストマスク１０６及びレジスト
マスク１０７をシラザン等のシリル化剤に浸漬し，上記
レジストマスク１０７のみをシリル化し、シリル化膜１
０９を形成する。このシリル化膜１０９にはシリコン原
子が多量に含まれる。ここで、レジストマスク１０６表
面はシリル化されない。第１レジスト膜１０３はシリル
化しないレジスト膜であるからである。
【００６７】次にＯ2ガス中での異方性のＲＩＥを行
う。このＲＩＥで、図１０に示すように、シリル化膜１
０９を酸化し、シリカ膜１１０に変換させる。このシリ
カ膜１１０は、シリル化膜１０９に含まれるシリコンが
酸素と反応しシリコン酸化膜となったものである。そし
て、レジスト凹部１０５のレジスト膜を除去し、その下
に位置する金属膜１４３を露出させる。ここで、図９で
示したレジストマスク１０６は図１０に示すようなレジ
ストマスク１１１に変わる。
【００６８】次に、シリカ膜１１０とレジストマスク１
１１をエッチングマスクにし、ＳＦ 6、ＨＣｌとＨｅの
混合ガスを反応ガスとするＲＩＥで金属膜１４３の露出
した領域をドライエッチングし、さらにエッチングを進
めてｎ+型ａ−Ｓｉ膜１４２の全部とａ−Ｓｉ膜１４１
の一部をエッチング除去する。そして、図１１に示すよ
うにａ−Ｓｉ膜１４１に凹部１１２を形成する。この場
合のドライエッチング条件として、圧力３０Ｐａ、ガス
流量ＳＦ6／ＨＣｌ／Ｈｅ＝５０／１００／２００ｓｃ
ｃｍ、ＲＦパワー＝８００Ｗ、６０秒の処理条件を用い
る。
【００６９】次に、シリカ膜１１０とレジストマスク１
１１を除去すると、図１２に示すように、ソース電極１
５９、オーミック層１４４とドレイン電極１５８、オー
ミック層１４５、凹部１１２を有するＴＦＴのアイラン
ド１０８、画素電極１３９、ドレイン端子電極１７８、
オーミック層１４７が形成される。
【００７０】ここで、上記実施形態では、図８におい
て、レジストマスク１０６及びレジストマスク１０７を
マスクとして金属膜１４３、ｎ+型ａ−Ｓｉ膜１４２、
ａ−Ｓｉ膜１４１を上から順に一度にエッチング除去し
たが、金属膜１４３のみをエッチング除去し、続いて、
Ｏ2ガス中での異方性のＲＩＥを行って、図９に示すよ
うに、シリル化膜１０９をシリカ膜１１０に変換させ、
その後、レジスト凹部１０５のレジスト膜をエッチング
除去すると同時にｎ+型ａ−Ｓｉ膜１４２、ａ−Ｓｉ膜
１４１を上から順にエッチング除去し、さらにエッチン
グを進めてレジスト凹部１０５下方のｎ+型ａ−Ｓｉ膜
１４２の全部及びａ−Ｓｉ膜１４１の一部を除去する方
法も可能である。この場合、エッチング条件としてはゲ
ート絶縁膜１３４とｎ+型ａ−Ｓｉ膜１４２、ａ−Ｓｉ
膜１４１との選択比の大きい条件が選ばれる。
【００７１】以上のように、本実施形態では、図８から
図９に到る工程で１回目のエッチングを行い、図９から
図１１に到る工程で２回目のエッチングを行うのである
が、２回目のエッチングのマスクにされるシリカ膜１１
０は、レジスト凹部１０５のレジスト膜をエッチング除
去する際に形成され、しかも、Ｏ2ガス中での異方性の
ＲＩＥにより、シリル化膜１０９を酸化し、Ｏ2ガス系
のプラズマエッチングの影響を受けにくいシリカ膜１１
０に変換することにより形成されるので、シリカ膜１１
０の平面形状はＯ2ガス中でのＲＩＥを行う前のレジス
トマスク１０７の平面形状に近い形状を維持することが
出来る。従って、レジストマスク１１１の形成も容易に
なりその平面形状制御性が向上するので、凹部１１２の
形状を設計値に近い形状とすることが出来る。また、シ
リカ膜１１０及びレジストマスク１１１をマスクとして
２回のエッチングに晒される画素電極１３９及びドレイ
ン端子電極１７８は、パターン精度の良いシリカ膜１１
０及びレジストマスク１１１をマスクとしているので設
計値通りのパターンに形成することができる。
【００７２】次に、パッシベーション膜１４０を成膜
後、フォトリソグラフィ工程とＳＦ6／Ｈｅガス＝５０
／１５０ｓｃｃｍ、１０Ｐａ、１０００Ｗ、２５０秒の
ドライエッチング処理によりゲート端子及びドレイン端
子において、ゲート端子電極１９３及びドレイン端子電
極１７８の上にそれぞれコンタクトホール１３５、１５
５を形成する。ここで、ゲート端子では、コンタクトホ
ール１３５はゲート絶縁膜１３４及びパッシベーション
膜１４０を貫通し、ドレイン端子では、コンタクトホー
ル１５５はパッシベーション膜１４０のみを貫通する構
成となる（図１３）。
【００７３】次に、コンタクトホール１３５、１５５を
覆うようにしてＩＴＯ等からなる透明金属膜を成膜後、
フォトリソグラフィ工程と塩化第２鉄系エッチング液に
よりゲート端子透明電極１３７及びドレイン端子透明電
極１５７を形成し、端子部における配線引出抵抗を下
げ、その上で端子領域を除く表示部の表面を配向膜２８
０で覆う（図１４）。
【００７４】最後に、第１透明基板１０１の裏面（ＴＦ
Ｔの形成されていない第１透明基板１０１の面を裏面と
呼ぶ）に偏光板１８２を形成すると、横電界型の液晶表
示装置のＴＦＴ基板が完成する（図６）。
【００７５】液晶表示装置の色表示は、図６（ｂ）に示
すように、第１透明基板１０１の裏面から光２８３を入
射させてＴＦＴ基板１００に対向するカラーフィルタ
（以降、ＣＦと略記する）基板２００を照射することに
より行われる。
【００７６】一方、ＣＦ基板２００は次のようにして形
成される。
【００７７】まず、ガラス等の透明絶縁材料からなる第
２透明基板２０１及び第２透明基板２０１の一方の面上
のブラックマトリクス２８４、色層２８５、シリコン窒
化膜（ＳｉＮｘ）等からなる第２絶縁膜２８６と、第２
透明基板２０１の他方の面上の導電膜２８７、偏光板２
８２とを備え、基板の最上層の表面にオフセット印刷等
による方法で配向膜２８０を印刷することにより形成さ
れる。
【００７８】こうして得られたＴＦＴ基板１００とＣＦ
基板２００の配向膜をラビング処理し、所定の方向に配
向膜分子を並べ、この２枚の基板が所定の間隔を持つよ
うにセルギャップ材を挟みこませて組み合わせ、その間
隙に液晶２８１を封止する。
【００７９】また、ＴＦＴ基板１００の表面に対して実
効的に横方向の電界を発生させる櫛歯状の画素電極１３
９と共通電極１７３との相互間隔は、およそ７μｍが設
定される。
【００８０】また、偏光板１８２、偏光板２８２はおよ
そ０．２ｍｍの厚さに設定される。導電膜２８７は、お
よそ５０ｎｍの厚さに設定される。第１透明基板及び第
２透明基板は、およそ０．７ｍｍの厚さに設定される。
ブラックマトリクス２８４は、およそ１μｍの厚さに設
定される。色層２８５は、およそ１μｍの厚さに設定さ
れる。第２絶縁膜２８６の厚さはおよそ１μｍの厚さに
設定される。配向膜２８０は、およそ５０ｎｍの厚さに
設定される。ゲート絶縁膜１３４は、およそ５００ｎｍ
の厚さに設定される。パッシベーション膜１４０は、お
よそ３００ｎｍの厚さに設定される。共通電極１７３
は、およそ４００ｎｍの厚さに設定される。また、液晶
２８１の厚さ（セルギャップ）は、セル内スペーサを適
度な散布密度にて配置し、４．５μｍと設定される。
【００８１】このようにして得られた液晶パネルは、ラ
ビング方法により規定した液晶の配向方向にＴＦＴ基板
１００の偏光板１８２の透過軸を一致させ、かつ、ＣＦ
基板２００にはＴＦＴ基板１００側と吸収軸を直交させ
た偏光板２８２を貼り合わせ、光２８３をＴＦＴ基板１
００側から照射し、画素電極１３９と共通電極１７３の
間に自在に電位差を与えることで、黒表示から白表示ま
でフルカラー表示を行うことができる。
【００８２】次に、本発明のパターン形成方法の第１の
実施形態を横電界型の液晶表示装置に適用した第２の例
を本発明の第４の実施形態として図１５〜１８を参照し
て説明する。第２の例が上述した第１の例と異なるの
は、本発明のパターン形成方法の第１の実施形態をコン
タクトホール形成工程に用いた点である。従って、本実
施形態は第１の例と第２の例とを同時に横電界型の液晶
表示装置の製造工程に適用しており、液晶表示装置の製
造工程に一層の工程短縮効果及び歩留まり向上効果が得
られる。勿論、第１の例と第２の例のいずれかを横電界
型の液晶表示装置に用いることも可能である。
【００８３】また、本実施形態においても、図１５〜１
８は、横電界型の液晶表示装置のＴＦＴ基板の製造方法
を工程順に示す製造工程断面図であり、各図において
（ａ）は図６（ａ）の切断線Ａ−Ａ’に沿った断面図で
あり、（ｂ）、（ｃ）は図６（ａ）には示されないが、
それぞれゲート配線の外部取出し用端子としてのゲート
端子、ドレイン配線の外部取出し用端子としてのドレイ
ン端子の断面図である。本実施形態の製造工程のソース
電極、ドレイン電極形成までは、第３の実施形態の図７
〜１２までと同様であるので説明は省略し、ソース電
極、ドレイン電極の上にパッシベーション膜を形成する
工程以降について説明することとする。
【００８４】まず、図１２の状態から、パッシベーショ
ン膜３４０を成膜後、パッシベーション膜３４０の上に
膜厚５００ｎｍ程度のポジ形の第１レジスト膜３２３及
びポジ形のシリル化が可能な第２レジスト膜３２４を膜
厚３００ｎｍ程度に形成する。
【００８５】次に、例えば、遮光部と半透光部を有する
レチクルをマスクにして、レジスト膜を露光、現像し
て、ゲート端子電極１９３上方に、透光部に対応する開
口部３２５を、ドレイン端子電極１７８上方に、半透光
部に対応する第２レジスト膜３２４のみが開口された開
口部３８８を形成し、残りの領域は第１レジスト膜３２
３及び第２レジスト膜３２４で覆う（図１５）。
【００８６】次に、第１レジスト膜３２３及び第２レジ
スト膜３２４をシラザン等のシリル化剤に浸漬し、第２
レジスト膜３２４のみをシリル化し、シリル化膜とす
る。このシリル化膜にはシリコン原子が多量に含まれ
る。ここで、第１レジスト膜３２３はシリル化されな
い。第１レジスト膜３２３はシリル化しないレジスト膜
であるからである。
【００８７】次に、Ｏ2ガス中での異方性のＲＩＥを行
う。このＲＩＥで、シリル化膜を酸化し、シリカ膜３３
０に変換させる。このシリカ膜３３０は、シリル化膜に
含まれるシリコンが酸素と反応しシリコン酸化膜となっ
たものである。そして、ＲＩＥを続けながらドレイン端
子電極１７８上方の第１レジスト膜３２３を除去し、同
時にゲート端子電極１９３上方のパッシベーション膜３
４０を一部除去する。このとき、パッシベーション膜３
４０よりもその下のゲート絶縁膜１３４の方が厚い場合
は、パッシベーション膜３４０を全て除去してゲート絶
縁膜１３４の一部を除去するまでエッチングしても良
い。この工程により、図１５で示した第１レジスト膜３
２３は図１６に示すようなレジストマスク３３１に変わ
る（図１６）。
【００８８】次に、シリカ膜３３０とレジストマスク３
３１をエッチングマスクにし、ＳＦ6とＨｅの混合ガス
を反応ガスとするＲＩＥでドレイン端子電極１７８上方
及びゲート端子電極１９３上方の絶縁膜を全て除去する
と、ドレイン端子電極１７８及びゲート端子電極１９３
上にコンタクトホール３５５及びコンタクトホール３３
５がそれぞれ形成される（図１７）。この場合のドライ
エッチング条件として、ＳＦ6／Ｈｅガス＝５０／１５
０ｓｃｃｍ、１０Ｐａ、１０００Ｗ、２５０秒のドライ
エッチング処理条件を用いる。
【００８９】本実施形態では、図１５から図１６に到る
工程でドレイン端子電極１７８上方の第１レジスト膜３
２３を除去しながらゲート端子電極１９３上方のパッシ
ベーション膜３４０を一部除去しているが、まずゲート
端子電極１９３上方のパッシベーション膜３４０のみを
選択的に一部除去した後に第２レジスト膜３２４をシリ
カ膜にしつつドレイン端子電極１７８上方の第１レジス
ト膜３２３を除去してドレイン端子電極１７８上方及び
ゲート端子電極１９３上方の絶縁膜の膜厚をほぼ等しく
した後に、ドレイン端子電極１７８上方及びゲート端子
電極１９３上方の絶縁膜を除去しても良い。この方法
は、特にパッシベーション膜の方がゲート絶縁膜よりも
厚く形成されている場合に有効である。
【００９０】この後は、第３の実施形態の図１４以降の
製造方法により横電界型の液晶表示装置が完成する。
【００９１】以上のように、本実施形態では、図１６の
工程で１回目のエッチングを行い、図１６から図１７に
到る工程で２回目のエッチングを行うのであるが、２回
目のエッチングのマスクにされるシリカ膜３３０は、第
１レジスト膜３２３をエッチング除去する際に形成さ
れ、しかも、Ｏ2ガス中での異方性のＲＩＥにより、シ
リル化膜を酸化し、Ｏ2ガス系のプラズマエッチングの
影響を受けにくいシリカ膜３３０に変換することにより
形成されるので、シリカ膜３３０の平面形状はＯ 2ガス
中でのＲＩＥを行う前の第２レジスト膜３２４の平面形
状に近い形状を維持することが出来る。従って、レジス
トマスク３３１の形成も容易になりその平面形状制御性
が向上するので、ゲート端子電極１９３及びドレイン端
子電極１７８上のコンタクトホール３３５、３５５の形
状を設計通りの形状とすることが出来る。
【００９２】次に、本発明のパターン形成方法の第２の
実施形態を横電界型の液晶表示装置に適用した例を本発
明の第５の実施形態として図１８〜２２を参照して説明
する。本実施形態は、上述した第３の実施形態とは、コ
ンタクトホール及びその後に続くゲート端子透明電極及
びドレイン端子透明電極の形成方法が異なる。従って、
第３の実施形態と本実施形態とを同時に横電界型の液晶
表示装置の製造工程に適用すれば液晶表示装置の製造工
程に一層の工程短縮効果及び歩留まり向上効果が得られ
ることは言うまでもない。また、本実施形態において
も、図１８〜２２は、横電界型の液晶表示装置のＴＦＴ
基板の製造方法を工程順に示す製造工程断面図であり、
各図において（ａ）は図６（ａ）の切断線Ａ−Ａ’に沿
った断面図であり、（ｂ）、（ｃ）は図６（ａ）には示
されないが、それぞれゲート配線の外部取出し用端子と
してのゲート端子、ドレイン配線の外部取出し用端子と
してのドレイン端子の断面図である。本実施形態の製造
工程のソース電極、ドレイン電極形成までは、第３の実
施形態の図７〜１２までと同様であるので説明は省略
し、ソース電極、ドレイン電極の上にパッシベーション
膜を形成する工程以降について説明することとする。
【００９３】まず、図１２の状態からパッシベーション
膜４４０を成膜後、パッシベーション膜４４０の上に膜
厚５００ｎｍ程度のポジ形の第１レジスト膜４２３及び
ポジ形のシリル化が可能な第２レジスト膜４２４を膜厚
３００ｎｍ程度に形成し、続いて、例えば、遮光部と半
透光部を有するレチクルをマスクにして、レジスト膜を
露光、現像して、ゲート端子電極１９３及びドレイン端
子電極１７８上方に、透光部に対応するそれぞれ開口部
４２５、４８８を第１レジスト膜４２３に開口し、開口
部４２５、４８８の近傍以外の領域に遮光部に対応する
第２レジスト膜４２４を形成する（図１８）。
【００９４】次に、第１レジスト膜４２３及び第２レジ
スト膜４２４をマスクとして開口部４２５に露出してい
るパッシベーション膜４４０及びゲート絶縁膜１３４と
開口部４８８に露出しているパッシベーション膜４４０
をエッチング除去してゲート端子電極１９３及びドレイ
ン端子電極１７８の表面を露出させ、それぞれコンタク
トホール４３５、４５５を形成する（図１９）。
【００９５】次に、第１レジスト膜４２３及び第２レジ
スト膜４２４をシラザン等のシリル化剤に浸漬し、第２
レジスト膜４２４のみをシリル化し、シリル化膜とす
る。このシリル化膜にはシリコン原子が多量に含まれ
る。ここで、第１レジスト膜４２３表面はシリル化され
ない。第１レジスト膜４２３はシリル化しないレジスト
膜であるからである。
【００９６】次に、Ｏ2ガス中での異方性のＲＩＥを行
う。このＲＩＥでシリル化膜を酸化し、シリカ膜４３０
に変換させる。このシリカ膜４３０は、シリル化膜に含
まれるシリコンが酸素と反応しシリコン酸化膜となった
ものである。そして、ＲＩＥを続けながら開口部４３
５、４５５近傍の第１レジスト膜４２３を除去し、開口
部４３５、４５５近傍のパッシベーション膜４４０の表
面を露出させる。ここで、図１９で示した第１レジスト
膜４２３は図２０に示すようなレジストマスク４３１に
変わるが、シリカ膜４３０はエッチング中エッチングが
ほとんど進行せず、逆に、第１レジスト膜４２３はエッ
チングが進行し易いため、シリカ膜４３０はレジストマ
スク４３１に対してオーバーハング状に形成される（図
２０）。
【００９７】次に、開口部４３５、４５５の形成された
パッシベーション膜４４０及びシリカ膜４３０とレジス
トマスク４３１を覆って、ＩＴＯ等からなる透明金属膜
４３６を成膜する（図２１）。
【００９８】図２１の状態からシリカ膜４３０及びその
下のレジストマスク４３１を除去すると、シリカ膜４３
０の上の透明金属膜４３６も一緒に除去され、ゲート端
子電極１９３及びドレイン端子電極１７８上の開口部４
３５、４５５にそれぞれゲート端子透明電極４３７及び
ドレイン端子透明電極４５７が形成される。この後は、
第３の実施形態と同様にしてパッシベーション膜４４０
を配向膜２８０で覆う工程が続き、横電界型の液晶表示
装置が完成する（図２２）。
【００９９】以上のように、本実施形態では、図１９の
工程で１回目のエッチングを行い、図２０の工程で２回
目のエッチングを行うのであるが、２回目のエッチング
のマスクにされるシリカ膜４３０は、第１レジスト膜４
２３をエッチング除去する際に形成され、しかも、Ｏ2
ガス中での異方性のＲＩＥにより、シリル化膜を酸化
し、Ｏ2ガス系のプラズマエッチングの影響を受けにく
いシリカ膜４３０に変換することにより形成されるの
で、シリカ膜４３０の平面形状はＯ2ガス中でのＲＩＥ
を行う前の第２レジスト膜４２４の平面形状に近い形状
を維持することが出来る。従って、レジストマスク４３
１の形成をシリカ膜４３０の形状と独立させて形成で
き、シリカ膜４３０のレジストマスク４３１に対するオ
ーバーハング形状を容易に制御することができ、透明金
属膜４３６をリフトオフする際の最適の下地を形成する
ことが可能となる。
【０１００】以上が本発明の実施形態の説明であるが、
本発明は、上記の実施形態に限定されることなく、第２
レジスト膜は、第１レジスト膜に比較しエッチング耐性
のあるレジスト膜、または別の表現では改質レジスト膜
となるように形成されるが、このエッチング耐性のある
レジストの形成方法として、上述した実施形態では、上
層の第２レジスト膜にシリル化が可能なレジスト膜を用
い、第２レジスト膜をシラザンを含むシリル化剤に浸漬
しシリル化させ、さらに酸素を含むガスでのドライエッ
チングによりシリコン酸化膜に改質して、エッチング耐
性を持つようにする場合を示したが、これ以外の方法と
して、（１）当初よりエッチング耐性のあるレジスト膜
を塗布形成する場合や、（２）ドライエッチングにより
エッチング中にエッチング耐性のある膜に改質するレジ
スト膜を予め選定し、第２レジスト膜として堆積させて
おく場合とがあり、以下にそれらを説明する。 （１）当初よりエッチング耐性のあるレジスト膜を塗布
形成する場合 第１レジスト膜及び第２レジスト膜を共に有機材料から
なるレジスト膜とする場合で、この場合、ベンゼン環を
多く含むほどドライエッチング耐性が上昇し、 （ａ）ノボラック系樹脂（例：クレゾールノボラック樹
脂、クレゾールノボラック樹脂とナフトキノンジアジド
−５−スルフォン酸エステルを混合した有機材料） （ｂ）芳香族ビスアジド−ゴム系（例：環化ポリイソプ
レン、環化ポリブタジエンにビスアジド化合物を混合し
た有機材料） （ｃ）ケイ皮酸素 （ｄ）クロルメチル化ポリスチレン （ｅ）メチルメタクリレード （ｆ）アクリル酸の共重合樹脂系（例：ポリアクリルア
ミド、ポリアミド酸） （ｇ）ポリビニル系（例：ポリグリシジルメタクリレー
ト、ポリビニルケイ皮酸エステル） の順にドライエッチング耐性が高いので、これに応じて
第１レジスト膜にエッチング耐性の低い、例えば（ｇ）
のポリビニル系の有機材料を、第２レジスト膜にエッチ
ング耐性の高い、例えば（ａ）のノボラック系樹脂を選
定する。 （２）ドライエッチングによりエッチング中にエッチン
グ耐性のある膜に改質するレジスト膜を予め選定し、第
２レジスト膜として堆積させておく場合、第１レジスト
膜として、例えば（１）で示した（ａ）〜（ｇ）のいず
れかの有機材料を選定し、第２レジスト膜として、次の
ような無機材料を含有するレジスト膜を堆積させる。
【０１０１】（ｈ）Ｓｉ含有レジスト：シロキサン、ポ
リシロキサン、ポリシラン、ポリシリーン、カルボシラ
ンを含むレジスト （ｉ）Ｓｉ以外の金属含有レジスト：ゲルマニウム、カ
ルコゲナイドガラス（例：Ｓｅ−Ｇｅ薄膜）、ヘテロポ
リタングステン酸、金属ハロゲン物（例：塩化カドミウ
ム、フッ化アルミニウム、ＬｉＦ、ＡＬＦ3をドープし
たＬｉＦ） 次に、第１レジスト膜のエッチング除去は、１）ドライ
エッチング及び２）ウェットエッチングの両方が考えら
れる。すなわち、１）ドライエッチングにおいては、Ｏ
2ガス、フッ素系ガス、又はＯ2ガスとフッ素系ガスの混
合ガスのいずれかのプラズマ処理ガスを用いて行われ、
プラズマ処理ガスがフッ素系ガスであるときは、Ｓ
Ｆ6、ＣＦ4、ＣＨＦ3のいずれかを含むガスであり、プ
ラズマ処理ガスがＯ2ガスとフッ素系ガスの混合ガスで
あるときは、ＳＦ6／Ｏ2、ＣＦ4／Ｏ2、ＣＨＦ3／Ｏ2の
いずれかのガスを含むプラズマ処理ガスを用いる。
【０１０２】また、２）ウェットエッチングにおいて
は、すなわちテトラメチルアンモニウムハイドロオキサ
イド、コリン、有機アミン等の有機アルカリ溶液や、Ｋ
ＯＨ、ＮＡＯＨ、Ｃａ（ＯＨ）2、ＣａＣＯ3等のいずれ
かを含む等の無機アルカリ溶液が選ばれる。これは、こ
のウェットエッチングが、上層の第２レジスト膜にシリ
ル化が可能なレジスト膜を用い、第２レジスト膜をシラ
ザンを含むシリル化剤に浸漬しシリル化させ、さらに酸
素を含むガスでのドライエッチングによりシリコン酸化
膜に改質してエッチング耐性を持つようにする場合に適
用できることを意味している。その他に、このウェット
エッチングは、ドライエッチングに対するエッチング耐
性のあるレジスト膜として既に挙げた（１）当初よりエ
ッチング耐性のあるレジスト膜を塗布形成する場合、
（２）ドライエッチングによりエッチング中にエッチン
グ耐性のある膜に改質するレジスト膜を予め選定し、第
２レジスト膜として堆積させておく場合に対しても適用
できる。
【０１０３】さらに、本発明は、上述した横電界型の液
晶表示装置に限定されることなく、縦電界型の液晶表示
装置（例えば、ＴＦＴのソース電極の上のコンタクトホ
ール）にも容易に適用可能な技術であることは自明のこ
とである。
【０１０４】また、本発明の第３、４、５の実施形態
は、逆スタガード型のＴＦＴパターンまでの形成方法で
あるが、本発明のパターン形成方法はこれに限らず、前
記ＴＦＴパターンの形成方法のうち、画素電極の下部に
色（カラーフィルタ）層、又は平坦化膜と色（カラーフ
ィルタ）層を形成したカラーフィルタ付きＴＦＴパター
ンの形成方法でも実施可能である。
【０１０５】最後に、上述の本発明の第１〜５の実施形
態に示すパターン形成方法は、例えばフラットディスプ
レイパネルの液晶表示装置（ＬＣＤ）、エレクトロルミ
ネッセンス表示装置（ＥＬ）、フィールドエミッション
ディスプレイ（ＦＥＤ）、蛍光表示装置、プラズマディ
スプレイパネル（ＰＤＰ）のアクティブ素子基板、また
は、集積回路を備えた基板の製造工程において製造方法
として用いられる。
【０１０６】
【発明の効果】以上に説明したように、本発明のパター
ン形成方法及びそれを用いた液晶表示装置の製造方法で
は、レジストマスクの膜厚の違いを利用して従来の２Ｐ
Ｒ工程１ＰＲ工程で済ませる際に、レジストマスクのう
ち薄い方のレジストマスクをエッチング除去するプロセ
スがあるが、この除去プロセスが開始されるときに、厚
い方のレジストマスクの上層をエッチングされにくい膜
質に改質するので、厚い方のレジストマスクはその平面
形状をエッチング前の形状に維持することができる。従
って、厚い方のレジストマスクがエッチングされて残る
レジストマスクをマスクとして得られるエッチングパタ
ーンの形状は、設計値に近い形状となり、エッチング処
理を受けた後に残るレジストマスクのパターンの形状を
所望の形状にしながら工程を簡略化することが可能とな
る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を製造工程順に示す断
面図である。
【図２】図１に続く製造工程を示す断面図である。
【図３】本発明の第２の実施形態を製造工程順に示す断
面図である。
【図４】図３に続く製造工程を示す模式断面図である。
【図５】図４に続く製造工程を示す断面図である。
【図６】本発明の第３の実施形態の平面図及び断面図で
ある。
【図７】本発明の第３の実施形態を製造工程順に示す断
面図である。
【図８】図７に続く製造工程を示す断面図である。
【図９】図８に続く製造工程を示す断面図である。
【図１０】図９に続く製造工程を示す断面図である。
【図１１】図１０に続く製造工程を示す断面図である。
【図１２】図１１に続く製造工程を示す断面図である。
【図１３】図１２に続く製造工程を示す断面図である。
【図１４】図１３に続く製造工程を示す断面図である。
【図１５】本発明の第４の実施形態の製造工程を示す断
面図である。
【図１６】図１５に続く製造工程を示す断面図である。
【図１７】図１６に続く製造工程を示す断面図である。
【図１８】本発明の第５の実施形態の液晶表示装置を示
す断面図である。
【図１９】図１８に続く製造工程を示す断面図である。
【図２０】図１９に続く製造工程を示す断面図である。
【図２１】図２０に続く製造工程を示す断面図である。
【図２２】図２１に続く製造工程を示す断面図である。
【図２３】第１の従来例の製造工程を示す断面図であ
る。
【図２４】図２３に続く製造工程を示す断面図である。
【図２５】第２の従来例の製造工程を示す模式断面図で
ある。
【符号の説明】
１、２１ 絶縁基板 ２ 被エッチング膜 ３、２３、１０３、３２３、４２３ 第１レジスト膜 ４、２４、１０４、３２４、４２４ 第２レジスト膜 ５、１０５ レジスト凹部 ６、７、１１、３１、１０６、１０７、１１１、３３
１、４３１ レジストマスク ８、１０８ アイランド ９、２９、１０９ シリル化膜 １０、３０、１１０、３３０、４３０ シリカ膜 １２、１１２ 凹部 ２６、３２６ 薄レジストマスク ２７、３２７ 厚レジストマスク ３３ 下層配線 ３４ 絶縁膜 ３５、１３５、１５５、３３５、３５５、４３５、４５
５ コンタクトホール ３６ 上層金属膜 ３７ 上層配線 ６７ 残存レジストマスク １００ ＴＦＴ基板 １０１、５０１、６０１ 第１透明基板 １３３、５３３、６３３ ゲート電極 １３４、５３４、６３４ ゲート絶縁膜 １３７、４３７ ゲート端子透明電極 １３８ ドレイン配線 １３９ 画素電極 １４０、３４０、４４０、６４０ パッシベーション
膜 １４１、５４１、６４１ ａ−Ｓｉ膜 １４２、５４２、６４２ ｎ+型ａ−Ｓｉ膜 １４３、５４３ 金属膜 １４４、１４５、１４６、１４７ オーミック層 １５３ ゲート配線 １５７、４５７ ドレイン端子透明電極 １５８、６５８ ドレイン電極 １５９、６５９ ソース電極 １７３ 共通電極 １７８、６７８ ドレイン端子電極 １８２、２８２ 偏光板 １９３、６９３ ゲート端子電極 ２００ ＣＦ基板 ２０１ 第２透明基板 ２８０ 配向膜 ２８１ 液晶 ２８３ 光 ２８４ ブラックマトリクス ２８５ 色層 ２８６ 第２絶縁膜 ２８７ 導電膜 ３２５、３８８、４２５、４８８ 開口部 ４３６ 透明金属膜 ５２６、５２７、６２６、６２７ 感光膜パターン ６６０ ａ−Ｓｉ膜分離部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/30 ３３８ Ｇ０９Ｆ 9/30 ３３８ ５Ｆ０４６ Ｈ０１Ｌ 21/027 Ｈ０１Ｌ 21/30 ５７０ ５Ｆ１１０ 21/3065 ５７３ 29/786 21/302 Ｈ 21/336 29/78 ６１２Ｄ ６２７Ｃ Ｆターム(参考） 2H025 AA09 AA18 AB14 AC04 AC08 AD03 CB11 CB17 CB29 CB41 DA13 FA41 2H092 JA26 JA29 JA38 JA42 JB13 JB23 JB32 JB57 MA18 MA19 MA20 NA27 NA29 2H096 AA25 AA28 BA09 EA03 EA04 GA09 GA36 HA23 HA30 KA02 KA18 KA21 5C094 AA42 AA43 AA44 AA48 BA03 BA43 CA19 DA13 FA01 FA02 FB01 FB04 FB05 FB12 FB14 FB15 GB10 5F004 AA04 BA04 BB13 DA01 DA16 DA18 DA22 DA23 DA26 EA02 EA06 EB01 5F046 NA02 NA05 NA19 5F110 AA16 EE04 FF02 FF03 FF09 FF27 GG02 GG15 HK04 HK09 HK16 HK21 QQ02 QQ04

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 被エッチング膜上に第１レジスト膜及び
    第２レジスト膜を順に堆積し、前記第１レジスト膜のみ
    の領域と前記第１レジスト膜の上に前記第２レジスト膜
    が積層した領域が前記第１レジスト膜で連結した形状に
    前記第１レジスト膜及び前記第２レジスト膜をパターニ
    ングして第１のレジストマスクを形成する工程と、前記
    第１のレジストマスクをマスクとして前記被エッチング
    膜に１回目のエッチングを行う工程と、前記第１のレジ
    ストマスクをエッチングして前記第１レジスト膜のみか
    らなる領域を除去し、前記第１のレジストマスクを前記
    第１レジスト膜及び前記第２レジスト膜からなる残存レ
    ジストマスクとして残す工程と、前記残存レジストマス
    クをマスクとして前記被エッチング膜に２回目のエッチ
    ングを行う工程と、を有するパターン形成方法であっ
    て、前記残存レジストマスクを形成する工程が、前記第
    １のレジストマスクのうち前記第１レジスト膜のみから
    なる領域を除去するときには前記第２レジスト膜の少な
    くとも一部が前記第１レジスト膜よりもエッチング耐性
    のあるレジスト膜となっていることを特徴とするパター
    ン形成方法。
  2. 【請求項２】 被エッチング膜上に第１レジスト膜及び
    第２レジスト膜を順に堆積し、前記第１レジスト膜及び
    前記第２レジスト膜にそれぞれ第１開口部及び第２開口
    部を形成して、第２開口部が第１開口部を包含する形に
    第１のレジストマスクを形成する工程と、前記第１のレ
    ジストマスクをマスクとして前記被エッチング膜をエッ
    チングする工程と、前記第１レジスト膜のうち少なくと
    も前記第２開口部に露出した領域を除去して前記第１の
    レジストマスクを残存レジストマスクとして残す工程
    と、前記被エッチング膜、前記残存レジストマスクの上
    に所定の材料膜を堆積させる工程と、前記残存レジスト
    マスクを除去して前記残存レジストマスクの上の材料膜
    を除去する工程とを有するパターン形成方法であって、
    前記第１のレジストマスクを残存レジストマスクとして
    残す工程が、前記第１レジスト膜を除去するときには前
    記第２レジスト膜の少なくとも一部が前記第１レジスト
    膜よりもエッチング耐性のあるレジスト膜となっている
    ことを特徴とするパターン形成方法。
  3. 【請求項３】 前記第１のレジストマスクを形成する工
    程において、前記被エッチング膜上に第１レジスト膜及
    び第２レジスト膜を順に堆積する際、前記第２レジスト
    膜の少なくとも一部が、前記第１レジスト膜よりもエッ
    チング耐性のあるレジスト膜として形成される請求項１
    又は２記載のパターン形成方法
  4. 【請求項４】 前記残存レジストマスクを形成する工程
    において、前記第２レジスト膜の少なくとも一部が、前
    記第１レジスト膜よりもエッチング耐性のある改質レジ
    スト膜とされた後に、前記第２レジスト膜に覆われない
    前記第１レジスト膜をエッチング除去することにより行
    われる請求項１又は２記載のパターン形成方法。
  5. 【請求項５】 前記エッチング耐性が、ドライエッチン
    グに対するエッチング耐性である請求項１乃至４のいず
    れかに記載のパターン形成方法。
  6. 【請求項６】 前記ドライエッチングが、Ｏ2ガスを含
    むプラズマ処理ガス、フッ素系ガスを含むプラズマ処理
    ガス、Ｏ2ガスとフッ素系ガスを含むプラズマ処理ガス
    のいずれかのプラズマ処理ガスを用いて行われる含む請
    求項５記載のパターン形成方法。
  7. 【請求項７】 前記プラズマ処理ガスがフッ素系ガスで
    あるときは、ＳＦ6、ＣＦ4、ＣＨＦ3のいずれかを含む
    ガスであり、前記プラズマ処理ガスがＯ2ガスとフッ素
    系ガスの混合ガスであるときは、ＳＦ6／Ｏ2、ＣＦ4／
    Ｏ2、ＣＨＦ3／Ｏ2のいずれかのガスを含む請求項６記
    載のパターン形成方法。
  8. 【請求項８】 前記エッチング耐性が、ウェットエッチ
    ングに対するエッチング耐性である請求項１乃至４のい
    ずれかに記載のパターン形成方法。
  9. 【請求項９】 前記ウェットエッチングが、アルカリ溶
    液を用いたエッチング処理である請求項８記載のパター
    ン形成方法。
  10. 【請求項１０】 前記アルカリ溶液が、テトラメチルア
    ンモニウムハイドロオキサイド、コリン、有機アミンの
    いずれかを含む有機アルカリ溶液である請求項９記載の
    パターン形成方法。
  11. 【請求項１１】 前記アルカリ溶液が、ＫＯＨ、ＮＡＯ
    Ｈ、Ｃａ（ＯＨ）2、ＣａＣＯ3のいずれかを含む無機ア
    ルカリ溶液である請求項９記載のパターン形成方法。
  12. 【請求項１２】 前記第１レジスト膜として有機レジス
    ト膜、前記第２レジスト膜として無機レジスト膜を用い
    る請求項１乃至１１のいずれかに記載のパターン形成方
    法。
  13. 【請求項１３】 前記第２レジスト膜の少なくとも一部
    は、シリコン含有のレジスト膜からなる請求項１乃至１
    １のいずれかに記載のパターン形成方法。
  14. 【請求項１４】 前記改質レジスト膜を形成する工程
    が、前記第２レジスト膜の中にシリコンを含有させて前
    記第２レジスト膜の少なくとも一部をシリコン含有第２
    レジスト膜とし、少なくとも酸素を含む混合ガス中での
    ドライエッチング処理により前記シリコン含有第２レジ
    スト膜をシリコン酸化膜に変換することにより行われる
    請求項５乃至１３記載のパターン形成方法。
  15. 【請求項１５】 前記改質レジスト膜を形成する工程
    が、前記第２レジスト膜の中にシリコンを含有させて前
    記第２レジスト膜の少なくとも一部をシリコン含有第２
    レジスト膜とし、少なくとも酸素を含む混合ガス中での
    ドライエッチング処理により前記シリコン含有第２レジ
    スト膜をシリコン酸化膜に変換すると共に、前記第２レ
    ジスト膜が形成された領域以外の領域の第１レジスト膜
    を除去することにより行われる請求項５乃至１３記載の
    パターン形成方法。
  16. 【請求項１６】 前記第２レジスト膜の少なくとも一部
    が、シリル化が可能なレジスト膜からなる請求項１４又
    は１５記載のパターン形成方法。
  17. 【請求項１７】 前記第２シリコン含有レジスト膜を形
    成する工程が、前記第１レジスト膜及び前記第２レジス
    ト膜をシラザンを含むシリル化剤に浸漬し、前記第２レ
    ジスト膜のみをシリル化させることにより行われる請求
    項１４、１５又は１６記載のパターン形成方法。
  18. 【請求項１８】 前記少なくとも酸素を含む混合ガス
    は、Ｏ2ガスと不活性ガスとの混合ガス、Ｏ2ガスとフッ
    素系ガスとの混合ガスのいずれかの混合ガスである請求
    項１４乃至１７のいずれかに記載のパターン形成方法。
  19. 【請求項１９】 前記酸素を含む混合ガスがＯ2ガスと
    不活性ガスであるときは、Ｏ2／Ｈｅ、Ｏ2／Ａｒのいず
    れかの混合ガスであり、Ｏ2ガスとフッ素系ガスである
    ときは、Ｏ2／ＳＦ6、Ｏ2／ＣＦ4、Ｏ2／ＣＨＦ3のいず
    れかの混合ガスである請求項１８記載のパターン形成方
    法。
  20. 【請求項２０】 第１レジスト膜上に形成された第２レ
    ジスト膜から部分的に前記第１レジスト膜が露出する構
    成の第１のレジストマスクを被エッチング膜上に形成す
    る工程と、前記第１のレジストマスクをマスクとして前
    記被エッチング膜に１回目のエッチングを行う工程と、
    前記露出する第１レジスト膜領域をエッチング除去する
    ことにより前記第１レジスト膜と前記第２レジスト膜と
    の積層部からなる残存レジストマスクを形成する工程
    と、前記残存レジストマスクをマスクとして前記被エッ
    チング膜に２回目のエッチングを行う工程と、を有する
    パターン形成方法であって、前記露出する第１レジスト
    膜領域を除去する工程において、前記第２レジスト膜の
    少なくとも一部が前記第１レジスト膜よりもエッチング
    耐性のあるレジスト膜となっていることを特徴とするパ
    ターン形成方法。
  21. 【請求項２１】 第１基板上にゲート配線及びゲート電
    極を形成し、続いて、前記第１基板上に前記ゲート配線
    及び前記ゲート電極を覆うゲート絶縁膜を形成する工程
    と、前記ゲート絶縁膜上に下から順に半導体膜、不純物
    ドープ半導体膜、ソース・ドレイン用金属膜を堆積させ
    る工程と、前記ソース・ドレイン用金属膜上に第１レジ
    スト膜及び第２レジスト膜を順に堆積し、前記第１レジ
    スト膜のみの領域と前記第１レジスト膜の上に前記第２
    レジスト膜が積層した領域が前記第１レジスト膜で連結
    した形状に前記第１レジスト膜及び前記第２レジスト膜
    をパターニングし前記第１レジスト膜のみからなる領域
    をＴＦＴのチャネル形成予定領域の上方に位置するよう
    第１のレジストマスクを形成する工程と、前記第１のレ
    ジストマスクをマスクとして、少なくとも前記ソース・
    ドレイン用金属膜をエッチング除去して前記ソース・ド
    レイン用金属膜からなる電極パターンを形成する工程
    と、前記第１のレジストマスクをエッチングして前記第
    １レジスト膜のみからなる領域を除去し、前記第１のレ
    ジストマスクを前記第１レジスト膜及び前記第２レジス
    ト膜からなる残存レジストマスクとして残して前記第１
    レジスト膜のみからなる領域の下の前記ソース・ドレイ
    ン用金属膜を露出させる工程と、前記残存レジストマス
    クをマスクとして、前記第１レジスト膜のみからなる領
    域の下の前記ソース・ドレイン用金属膜、前記不純物ド
    ープ半導体膜及び前記半導体膜を選択的にエッチングし
    て前記ソース・ドレイン用金属膜及びその下の不純物ド
    ープ半導体膜を少なくとも除去してＴＦＴのチャネル領
    域を形成すると同時にドレイン電極を含むドレイン配線
    及びソース電極を形成する工程とを有する製造方法によ
    りＴＦＴ基板を形成し、続いて、前記第１基板の前記Ｔ
    ＦＴの形成された側に前記第１基板と対向する第２基板
    を配置して対向基板を形成し、さらに、前記ＴＦＴ基板
    と前記対向基板との間に液晶組成物を充填する液晶表示
    装置の製造方法において、前記残存レジストマスクを形
    成する工程が、前記第１のレジストマスクのうち前記第
    １レジスト膜のみからなる領域を除去するときには前記
    第２レジスト膜の少なくとも一部が前記第１レジスト膜
    よりもエッチング耐性のあるレジスト膜となっているこ
    とを特徴とする液晶表示装置の製造方法。
  22. 【請求項２２】 前記ゲート配線及びゲート電極を形成
    する工程において、前記ゲート配線及びゲート電極と共
    に櫛歯状の共通電極を形成し、前記第１のレジストマス
    クを形成する工程において、前記共通電極の櫛歯状の電
    極間に画素電極が形成されるべく画素電極形成用に画素
    電極形成予定領域のソース・ドレイン用金属膜上にも前
    記第１のレジストマスクが形成される請求項２１記載の
    液晶表示装置の製造方法。
  23. 【請求項２３】 前記第１のレジストマスクを形成する
    工程において、前記ソース・ドレイン用金属膜上に第１
    レジスト膜及び第２レジスト膜を順に堆積する際、前記
    第２レジスト膜の少なくとも一部が、前記第１レジスト
    膜よりもエッチング耐性のあるレジスト膜として堆積さ
    れる請求項２１又は２２記載の液晶表示装置の製造方
    法。
  24. 【請求項２４】 前記残存レジストマスクを形成する工
    程において、前記第１のレジストマスクのうち前記第２
    レジスト膜の少なくとも一部が、前記第１レジスト膜よ
    りもエッチング耐性のある改質レジスト膜とされた後
    に、前記第１レジスト膜のみからなる領域をエッチング
    除去することにより行われる請求項２１又は２２記載の
    液晶表示装置の製造方法。
  25. 【請求項２５】 前記改質レジスト膜の形成が、前記第
    ２レジスト膜の中にシリコンを含有させて前記第２レジ
    スト膜の少なくとも一部をシリコン含有第２レジスト膜
    とし、少なくとも酸素を含む混合ガス中でのドライエッ
    チング処理により前記シリコン含有第２レジスト膜をシ
    リコン酸化膜に変換すると共に、前記第１レジスト膜の
    みからなる領域を除去することにより行われる請求項２
    ４記載の液晶表示装置の製造方法。
  26. 【請求項２６】 前記チャネル領域を形成する工程の後
    に、前記ＴＦＴのチャネル領域を形成する際に用いられ
    た前記残存レジストマスクを除去し、続いて、前記ゲー
    ト絶縁膜を覆う保護絶縁膜を堆積させる工程と、前記保
    護絶縁膜上に第３レジスト膜及び第４レジスト膜を順に
    堆積し、前記ドレイン配線を取り出すドレイン端子の上
    方の開口予定領域の第４レジスト膜を除去して前記ドレ
    イン端子の上方の開口予定領域に第３レジスト膜のみを
    残し、前記ゲート端子の上方の開口予定領域の第３レジ
    スト膜及び第４レジスト膜を除去して前記ゲート端子の
    上方の開口予定領域の保護絶縁膜を露出させる工程と、
    前記第４レジスト膜をマスクとして前記ゲート端子上の
    保護絶縁膜及びゲート絶縁膜からなる絶縁膜の一部をエ
    ッチングしながら前記ドレイン端子上の第３レジスト膜
    を除去すると共に、前記第４レジスト膜及びその下の前
    記第３レジスト膜を残す工程と、前記第４レジスト膜及
    びその下の前記第３レジスト膜をマスクとして前記ドレ
    イン端子の上の保護絶縁膜を除去すると共に前記ゲート
    端子上に残る絶縁膜を除去する工程とを有し、前記第４
    レジスト膜及びその下の前記第３レジスト膜を残す工程
    が、前記第４レジスト膜の中にシリコンを含有させて前
    記第４レジスト膜をシリコン含有第４レジスト膜とし、
    前記ドレイン端子上の前記第３レジスト膜の除去が、酸
    素ガス中でのドライエッチング処理により前記シリコン
    含有第４レジスト膜をシリコン酸化膜に変換すると共
    に、前記ドレイン端子の上方の開口予定領域に位置する
    第３レジスト膜を除去することにより行われる請求項２
    １乃至２５のいずれかに記載の液晶表示装置の製造方
    法。
  27. 【請求項２７】 前記チャネル領域を形成する工程の後
    に、前記ＴＦＴのチャネル領域を形成する際に用いられ
    た前記残存レジストマスクを除去し、続いて、前記ゲー
    ト絶縁膜を覆う保護絶縁膜を堆積させる工程と、前記保
    護絶縁膜上に第３レジスト膜及び第４レジスト膜を順に
    堆積し、前記第３レジスト膜及び前記第４レジスト膜を
    開口して前記ゲート端子及び前記ドレイン端子上方に第
    ４レジスト膜の開口部が第３レジスト膜の開口部を包含
    する形に形成する工程と、前記第３レジスト膜及び前記
    第４レジスト膜をマスクとして前記ゲート端子上の保護
    絶縁膜及びゲート絶縁膜、前記ドレイン端子上の保護絶
    縁膜をそれぞれ除去してコンタクトホールを形成する工
    程と、前記第４レジスト膜の開口部に露出している第３
    レジスト膜をエッチング除去すると共に、前記第４レジ
    スト膜及びその下の第３レジスト膜を残す工程と、前記
    第４レジスト膜及びその下の第３レジスト膜を及び前記
    コンタクトホールを覆って上層金属膜を堆積させる工程
    と、前記第４レジスト膜及びその下の第３レジスト膜を
    除去して前記第４レジスト膜及びその下の第３レジスト
    膜の上の前記上層金属膜を除去し前記コンタクトホール
    を覆う上部電極を形成する工程とを有し、前記第４レジ
    スト膜及びその下の第３レジスト膜を形成する工程が、
    前記第４レジスト膜の中にシリコンを含有させて前記第
    ４レジスト膜をシリコン含有第４レジスト膜とし、前記
    第４レジスト膜の開口部に露出している第３レジスト膜
    の除去が、酸素を含む混合ガス中でのドライエッチング
    処理により前記シリコン含有第４レジスト膜をシリコン
    酸化膜に変換すると共に、前記シリコン酸化膜に覆われ
    ない第３レジスト膜を除去することにより行われる請求
    項２１乃至２５のいずれかに記載の液晶表示装置の製造
    方法。
  28. 【請求項２８】 前記保護絶縁膜上に第３レジスト膜及
    び第４レジスト膜を順に堆積する工程において、前記第
    ４レジスト膜の少なくとも一部が、前記第３レジスト膜
    よりもエッチング耐性のあるレジスト膜として堆積され
    る請求項２６又は２７記載の液晶表示装置の製造方法。
  29. 【請求項２９】 前記第４レジスト膜及びその下の前記
    第３レジスト膜を残す工程において、前記第４レジスト
    膜の少なくとも一部が、前記第３レジスト膜よりもエッ
    チング耐性のある改質レジスト膜とされた後に、前記第
    ４レジスト膜に覆われない第３レジスト膜をエッチング
    除去することにより行われる請求項２６又は２７記載の
    液晶表示装置の製造方法。
  30. 【請求項３０】 前記改質レジスト膜の形成が、前記第
    ４レジスト膜の中にシリコンを含有させて前記第４レジ
    スト膜の少なくとも一部をシリコン含有第４レジスト膜
    とし、少なくとも酸素を含む混合ガス中でのドライエッ
    チング処理により前記シリコン含有第４レジスト膜をシ
    リコン酸化膜に変換すると共に、前記第４レジスト膜に
    覆われない第３レジスト膜を除去することにより行われ
    る請求項２９記載の液晶表示装置の製造方法。
JP2001058138A 2001-03-02 2001-03-02 パターン形成方法及びそれを用いた液晶表示装置の製造方法 Expired - Fee Related JP4462775B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001058138A JP4462775B2 (ja) 2001-03-02 2001-03-02 パターン形成方法及びそれを用いた液晶表示装置の製造方法
TW097148507A TW200919092A (en) 2001-03-02 2002-02-21 Process for forming pattern
TW091103004A TWI312884B (en) 2001-03-02 2002-02-21 Process for forming pattern
US10/084,848 US6767694B2 (en) 2001-03-02 2002-02-25 Process for forming pattern and method for producing liquid crystal apparatus employing process for forming pattern
KR10-2002-0011112A KR100433462B1 (ko) 2001-03-02 2002-02-28 패턴형성방법 및 이 패턴형성방법을 이용한액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001058138A JP4462775B2 (ja) 2001-03-02 2001-03-02 パターン形成方法及びそれを用いた液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002258486A true JP2002258486A (ja) 2002-09-11
JP4462775B2 JP4462775B2 (ja) 2010-05-12

Family

ID=18917908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001058138A Expired - Fee Related JP4462775B2 (ja) 2001-03-02 2001-03-02 パターン形成方法及びそれを用いた液晶表示装置の製造方法

Country Status (4)

Country Link
US (1) US6767694B2 (ja)
JP (1) JP4462775B2 (ja)
KR (1) KR100433462B1 (ja)
TW (2) TWI312884B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891997B1 (ko) * 2002-11-20 2009-04-07 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치의 제조방법
US7537953B2 (en) 2005-11-11 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microstructure and microelectromechanical system
JP2017147329A (ja) * 2016-02-17 2017-08-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3564417B2 (ja) * 2000-05-31 2004-09-08 Ｎｅｃ液晶テクノロジー株式会社 カラー液晶表示装置及びその製造方法
KR101090249B1 (ko) * 2004-10-06 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
JP4309331B2 (ja) * 2004-11-26 2009-08-05 Ｎｅｃ液晶テクノロジー株式会社 表示装置の製造方法及びパターン形成方法
KR100667017B1 (ko) * 2004-12-15 2007-01-10 주식회사 대우일렉트로닉스 유기 전계 발광 소자의 제조 방법
KR20130055607A (ko) * 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112011101395B4 (de) 2010-04-23 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
KR20180054919A (ko) 2010-04-23 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102227564B1 (ko) * 2014-01-20 2021-03-15 삼성디스플레이 주식회사 포토레지스트 조성물
CN103779232B (zh) * 2014-01-28 2016-08-17 北京京东方光电科技有限公司 一种薄膜晶体管的制作方法
KR20160063484A (ko) * 2014-11-26 2016-06-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN105914183B (zh) * 2016-06-22 2019-04-30 深圳市华星光电技术有限公司 Tft基板的制造方法
JP2022124908A (ja) * 2021-02-16 2022-08-26 東京エレクトロン株式会社 エッチング方法及びエッチング装置
CN113193022B (zh) * 2021-04-26 2022-09-09 睿馨（珠海）投资发展有限公司 一种高分辨率amoled显示器件及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199331A (ja) * 1984-10-19 1986-05-17 Sumitomo Chem Co Ltd 微細パタ−ン形成法
DE68923247T2 (de) * 1988-11-04 1995-10-26 Fujitsu Ltd Verfahren zum Erzeugen eines Fotolackmusters.
KR910006040B1 (ko) * 1989-06-03 1991-08-12 삼성전자 주식회사 포토레지스트의 측벽 프로파일 개선방법
KR910020833A (ko) * 1990-05-10 1991-12-20 문정환 옥사이드 마스크에 의한 드라이 에칭 방법
JP4015756B2 (ja) * 1998-06-30 2007-11-28 ユーディナデバイス株式会社 半導体装置の製造方法
JP3449232B2 (ja) * 1998-08-03 2003-09-22 信越化学工業株式会社 レジスト材料及びその製造方法
TW413844B (en) 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US6287899B1 (en) 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891997B1 (ko) * 2002-11-20 2009-04-07 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치의 제조방법
US7537953B2 (en) 2005-11-11 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microstructure and microelectromechanical system
JP2017147329A (ja) * 2016-02-17 2017-08-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
WO2017141736A1 (ja) * 2016-02-17 2017-08-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
KR20180099803A (ko) * 2016-02-17 2018-09-05 가부시키가이샤 스크린 홀딩스 기판 처리 장치 및 기판 처리 방법
CN108604536A (zh) * 2016-02-17 2018-09-28 株式会社斯库林集团 基板处理装置及基板处理方法
US10591820B2 (en) 2016-02-17 2020-03-17 SCREEN Holdings Co., Ltd. Substrate processing apparatus and substrate processing method
KR102207790B1 (ko) * 2016-02-17 2021-01-26 가부시키가이샤 스크린 홀딩스 기판 처리 장치 및 기판 처리 방법
CN108604536B (zh) * 2016-02-17 2023-02-14 株式会社斯库林集团 基板处理装置及基板处理方法

Also Published As

Publication number Publication date
TW200919092A (en) 2009-05-01
KR20020070891A (ko) 2002-09-11
US20020123241A1 (en) 2002-09-05
TWI312884B (en) 2009-08-01
US6767694B2 (en) 2004-07-27
KR100433462B1 (ko) 2004-05-31
JP4462775B2 (ja) 2010-05-12

Similar Documents

Publication Publication Date Title
KR100325079B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
US8049218B2 (en) TFT LCD array substrate and manufacturing method thereof
KR100482735B1 (ko) 패턴형성방법 및 액정표시장치 제조방법
JP3616584B2 (ja) パターン形成方法及びそれを用いた表示装置の製造方法
US7755739B2 (en) Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole
JP4462775B2 (ja) パターン形成方法及びそれを用いた液晶表示装置の製造方法
JP2008010810A (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
CN106653774B (zh) 阵列基板及其制造方法、掩膜版、显示装置
KR20010091119A (ko) 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
JP2002055362A (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
KR20000034859A (ko) 액정표시장치 및 그 제조방법
WO2019184400A1 (zh) 阵列基板及其制造方法、显示装置
JP3190878B2 (ja) 薄膜トランジスタの製造方法
KR100653467B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
KR100640211B1 (ko) 액정표시장치의 제조방법
WO2019179128A1 (zh) 阵列基板的制造方法、阵列基板、显示面板和显示装置
JP2014140033A (ja) 薄膜トランジスタ及びアレイ基板の製造方法
US7125756B2 (en) Method for fabricating liquid crystal display device
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
US6335781B2 (en) Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer
JP2001264798A (ja) アクティブマトリックス基板及びそれを用いた光学変調素子
KR100590925B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
KR20060125137A (ko) Ｔｆｔ 어레이 기판의 제조방법
JP3071964B2 (ja) 液晶表示装置の製造方法
KR100615437B1 (ko) 배리어층을 가지는 구리 배선의 식각 방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060518

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070124

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070419

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees