KR100640211B1 - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100640211B1
KR100640211B1 KR1020030021139A KR20030021139A KR100640211B1 KR 100640211 B1 KR100640211 B1 KR 100640211B1 KR 1020030021139 A KR1020030021139 A KR 1020030021139A KR 20030021139 A KR20030021139 A KR 20030021139A KR 100640211 B1 KR100640211 B1 KR 100640211B1
Authority
KR
South Korea
Prior art keywords
photoresist
active layer
source
forming
layer
Prior art date
Application number
KR1020030021139A
Other languages
English (en)
Other versions
KR20040086946A (ko
Inventor
조흥렬
장윤경
류순성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030021139A priority Critical patent/KR100640211B1/ko
Priority to US10/814,186 priority patent/US7256076B2/en
Publication of KR20040086946A publication Critical patent/KR20040086946A/ko
Application granted granted Critical
Publication of KR100640211B1 publication Critical patent/KR100640211B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Abstract

본 발명은 액정표시장치의 제조방법에 관한 것으로, 특히 액정표시장치의 박막트랜지스터를 3마스크를 적용하여 제작하는 액정표시장치의 제조방법에 관한 것이다. 이를 위해 본 발명의 액정표시장치의 제조방법은 기판 상에 제 1 마스크를 적용하여 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연막과 액티브층을 연속하여 형성하는 단계; 상기의 액티브층 상에 포토레지스트를 도포하고 제 2 마스크를 적용하여 소오스/드레인 전극 영역의 포토레지스트를 제거하는 단계; 상기 소오스/드레인 전극 영역에 존재하는 액티브층을 제거하는 단계; 상기 결과물 상에 소오스/드레인 전극을 형성하는 단계; 상기의 결과물 상에 보호막과 포토레지스트를 연속하여 형성하고 제 3 마스크를 적용하여 화소전극 영역을 정의하는 단계; 상기 화소전극 영역에 존재하는 보호막과 액티브층과 게이트 절연막을 제거하는 단계; 상기의 결과물 상에 화소전극을 형성하는 단계를 포함한다.
리프트 오프(lift off), 3 마스크

Description

액정표시장치의 제조방법{MANUFACTURING METHOD OF THE LIQUID CRYSTAL DISPLAY DEVICE}
도 1a ~ 1e는 일반적인 5마스크를 통하여 액정표시장치의 박막트랜지스터를 제조하는 공정을 나타내는 수순도.
도 2a ~ 2h는 일반적인 4마스크를 통하여 액정표시장치의 박막트랜지스터를 제조하는 공정을 나타내는 수순도.
도 3a ~ 3j는 본 발명의 3마스크를 통하여 액정표시장치의 박막트랜지스터를 제조하는 공정을 나타내는 수순도.
****** 도면의 중요부분에 대한 부호의 간단한 설명 ******
300: 기판 301: 게이트 전극
302: 게이트 절연막 303a: 채널영역
306a: 소오스 전극 306b: 드레인 전극
307: 보호막 309a: 화소전극
본 발명은 액정표시장치의 스위칭소자로 사용되는 박막트랜지스터(Thin Film Transistor)를 제조하는 공정에 관한 것으로서, 특히 박막트랜지스터의 제조를 위한 마스크의 숫자를 줄임으로써 공정을 단축하게 하도록 한 액정표시장치의 제조방법에 관한 것이다.
액정표시장치는 TFT어레이 기판 상의 화소전극과 컬러필터 상의 공통전극 사이에 인가되는 전계에 따라 회전하는 성질을 가진 액정의 배열을 조절함으로써 화면에 원하는 정보를 표시하는 장치이다. 이때, TFT어레이 기판에 존재하는 화소전극에 전압을 인가하고 데이터 신호를 스위칭하는 것이 박막트랜지스터인데, 본 발명은 이 박막트랜지스터의 제조공정에 관한 것이다.
액정정표시장치의 제조에 있어서 마스크의 숫자는 공정의 수와 직결되는 것으로써, 공정의 수를 줄이는 것이 생산량과 수율을 향상하는데 지대한 영향을 주기 때문에 박막트랜지스터의 제조를 위한 마스크의 수를 줄이는 노력이 계속되어 왔다.
오늘날에는 주로 5마스크 또는 4마스크를 적용하여 박막트랜지스터를 제조하는 방법이 제시되고 있다.
이하, 일반적인 액정표시장치의 박막트랜지스터(Thin Film Transistor,TFT)의 제조공정을 도면을 참조하여 설명한다.
도 1a ~ 1e는 5마스크를 사용하여 박막트랜지스터를 제조하는 공정을 나타낸다.
먼저, 도 1a에 도시한 바와 같이, 기판(1) 전면에 소정의 게이트 전극물질로 금속막(도면상에 미도시)을 형성한다. 보통 게이트 전극물질은 금속으로서 스퍼터링(sputtering)방법에 의하여 기판 위에 형성한다. 통상, 금속막은 스퍼터링 방법에 의해 증착을 한다.
이때, 상기 기판(1) 위에 곧바로 금속막을 증착하지 않고 기판(1) 내의 불순물이 소자영역으로 확산하는 것을 차단하기 위하여 상기 기판(1) 상에 산화막을 형성할 수도 있다.
상기의 게이트 배선을 형성하기 위한 금속막은 소정의 시간 동안 박막트랜지스터에 전압을 유지시키기 위한 저장영역의 배선과 게이트 패드부로써의 역할도 수행한다.
상기의 게이트 금속막을 형성한 다음, 포토레지스트(도면상에 미도시)를 상기 금속막 위에 증착하고 제 1 마스크(도면상에 미도시)를 통해 포토리소그래피 (photolithography)를 실시하여 기판(1)의 채널영역, 저장영역 및 게이트 패드부 패턴(2)을 선택적으로 형성한다.
그리고, 도 1b에 도시한 바와 같이, 상기 결과물의 상부에 SiNx 재질을 갖는 게이트 절연막(3)과 액티브층(4)을 순차적으로 형성한 다음, 제 2 마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 액티브층(4)이 상기 채널영역 상부의 소정영역에 잔류하도록 선택적으로 식각한다. 이때, 액티브층(4)은 비정질 실리콘(a-Si)과 고농도의 n+ 도핑된 비정질 실리콘을 적층하여 형성한다.
상기의 절연층(SiNx) 및 액티브층의 증착은 통상 플라즈마화학기상증착(plasma enhanced chemical vapor deposition: PECVD)방법에 의해 이루어진다.
상기 PECVD방법이란 전기장에서 가속되는 플라즈마 상태의 불활성 기체의 이온들이 반응 가스와 충돌하여 반응 가스들을 여기 시키고 여기된 반응가스들이 기판의 용융점 이하에서도 증착될 수 있게 하는 증착방법이다.
그리고, 도 1c에 도시한 바와 같이, 상기 결과물의 상부에 소오스/드레인 전극물질을 형성한 다음, 제 3 마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 소오스/드레인 전극물질이 상기 채널영역 상에서는 상기 액티브층(4)의 양측에 이격되어 소오스/드레인 전극(5, 6)으로 적용될 수 있도록 식각하고, 상기 저장영역 상에서는 게이트 절연막(3)의 상부에 잔류하는 저장 전극(7)으로 적용될 수 있도록 식각하여 하부의 게이트 패턴(2)과 함께 게이트 절연막(3)을 통해 저장 커패시터로 적용함과 아울러 데이터 패드부의 게이트 절연막(3) 상부에 잔류하는 데이터 패드 전극(8)으로 적용될 수 있도록 선택적으로 식각한다.
그리고, 도 1d에 도시한 바와 같이, 상기 결과물의 상부에 보호막(9)을 형성한 다음, 제 4 마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 채널영역의 드레인 전극(6), 저장영역의 저장 전극(7), 게이트 패드부의 게이트 패턴(2) 및 데이터 패드부의 데이터 패드 전극(8)이 노출되도록 선택적으로 식각한다.
그리고, 도 1e에 도시한 바와 같이, 상기 결과물의 상부에 전극물질을 형성한 다음, 제5 마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 채널영역의 드레인 전극(6)과 저장영역의 저장 전극(7)을 접속시키는 화소전극(10)을 형성함과 아울러 게이트 패드부의 게이트 패턴(2)과 연결되는 게이트 패드 배선(11) 및 데이터 패드부의 데이터 패드 전극(8)과 연결되는 데이터 패드 배선(12)을 동시에 형성할 수 있도록 선택적으로 식각한다.
상기한 바와 같은 액정표시장치의 제조방법은 5개의 마스크를 적용하여 포토리소그래피를 실시함에 따라 제조비용의 절감 및 공정 단순화 등에 한계를 갖는 문제점이 있었다.
따라서, 4개의 마스크가 적용되는 액정표시장치의 제조방법이 제안되었다. 4개의 마스크를 적용한 일반적인 액정표시장치의 제조방법을 첨부한 도 2a 내지 도 2h를 참조하여 상세히 설명한다.
먼저, 도 2a에 도시된 바와 같이, 유리 기판(21)의 상부에 전극물질을 형성한 다음 제 1 마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 기판(21)의 채널영역, 저장영역 및 게이트 패드부 상에 게이트 패턴(22)을 선택적으로 형성한다.
그리고, 도 2b에 도시한 바와 같이, 상기 결과물의 상부에 SiNx 재질의 게이트 절연막(23), 액티브층(24) 및 전극물질로 이루어진 전극층(25)을 순차적으로 형성한다. 이때, 액티브층(24)은 비정질 실리콘(a-Si)과 고농도의 n+ 도핑된 비정질 실리콘을 적층하여 형성한다.
그리고, 도 2c에 도시한 바와 같이, 상기 전극층(25)의 상부에 감광막(PR21)을 형성한 다음 제 2 마스크(M2)를 통해 포토리소그래피를 실시하여 상기 채널영역, 저장영역 및 데이터 패드부 상에 선택적으로 잔류하는 감광막(PR21)의 패턴을 형성한다. 이때, 상기 채널영역 게이트 패턴(22) 상의 전극층(25) 상부에서는 감광막(PR21)에 회절노광을 적용하여 다른 영역의 감광막(PR21) 패턴에 비해 얇은 두께를 갖도록 한다. 상기의 과정에서 게이트 전극(즉, 채널영역의 게이트 패턴(22)) 상부의 회절노광된 포토레지스트는 일부가 제거됨으로 향후 서로 다른 식각율을 나타낼 수 있다.
도 2d는 상기 감광막(PR21)의 패턴을 통해 포토레지스트가 제거되고 노출된 영역의 적층막을 상기 게이트 절연막(23)이 노출될 때까지 식각한 것을 나타낸다.
그리고, 도 2e에 도시한 바와 같이, 상기 회절노광이 적용되어 다른 영역의 감광막(PR21) 패턴에 비해 얇은 두께를 갖는 채널영역 게이트 패턴(22) 상의 전극층(25) 상부 감광막(PR21)을 선택적으로 제거한다.
그리고, 도 2f에 도시한 바와 같이, 상기 감광막(PR21) 패턴이 선택적으로 제거되어 노출된 전극층(25)을 식각하고, 계속해서 액티브층(24)을 소정의 두께만큼 식각하여 액티브층(24)의 양측 상부에 이격되는 소오스/드레인 전극(26, 27)을 형성한 다음 상기 잔류하는 감광막(PR21)의 패턴을 제거한다.
그리고, 도 2g에 도시한 바와 같이 상기 결과물의 상부전면에 SiNx 재질의 보호막(28)을 형성한 다음, 제 3 마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 채널영역의 드레인 전극(27), 저장영역의 전극층(25), 게이트 패드부의 게이트 패턴(22) 및 데이터 패드부의 전극층(25)이 노출되도록 선택적으로 식각한다.
그리고, 도 2h에 도시한 바와 같이, 상기 결과물의 상부에 전극물질을 형성한 다음 제 4 마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 채널영역의 드레인 전극(27)과 저장영역의 전극층(25)을 접속시키는 화소전극(29)을 형성함과 아울러 게이트 패드부의 게이트 패턴(22)과 연결되는 게이트 패드 배선(30) 및 데이터 패드부의 전극층(25)과 연결되는 데이터 패드 배선(31)을 동시에 형성할 수 있도록 선택적으로 식각한다.
상기한 바와 같은 4개의 마스크를 적용하여 포토리소그래피를 실시한 액정표시장치의 제조방법은 5개의 마스크를 적용하는 것에 비해 제조비용을 절감시키고, 공정을 단순화할 수 있게 된다.
즉, 마스크의 사용개수를 최소화하는 것이 제조비용 절감 및 공정 단순화에 기여할 수 있다.
본 발명은 상기와 같이 일반적인 액정표시장치의 박막트랜지스터의 제조공정에 사용되는 5마스크 및 4마스크 공정보다도 마스크의 수를 더욱 줄임으로써 공정의 단순화를 이루어 비용을 절감하고 수율을 향상시킨 액정표시장치의 제조방법을 제공하는 것을 그 목적으로 한다.
본 발명은 상기와 같이 마스크 수를 줄여 3마스크를 사용하고도 박막트랜지스터를 제조할 수 있는 기술을 제시한다.
이를 위해 본 발명의 액정표시장치의 제조방법은 기판 상에 제 1 마스크를 적용하여 게이트 전극을 형성하는 단계; 기 게이트 전극 상에 게이트 절연막과 액티브층을 연속하여 형성하는 단계; 상기의 액티브층 상에 포토레지스트를 도포하고 제 2 마스크를 적용하여 소오스/드레인 전극 영역의 포토레지스트를 제거하는 단계; 상기 소오스/드레인 전극 영역에 존재하는 액티브층을 제거하는 단계; 상기 결과물 상에 소오스/드레인 전극을 형성하는 단계; 상기의 결과물 상에 보호막과 포토레지스트를 연속하여 형성하고 제 3 마스크를 적용하여 화소전극 영역을 정의하는 단계; 상기 화소전극 영역에 존재하는 보호막과 액티브층과 게이트 절연막을 제거하는 단계; 상기의 결과물 상에 화소전극을 형성하는 단계를 포함한다.
이하, 본 발명의 액정표시장치의 제조방법의 바람직한 실시예를 다음의 제조 공정을 통하여 상세히 설명한다.
도 3a 내지도 3j는 본 발명의 3마스크를 통하여 액정표시장치의 박막트랜지스터를 제조하는 공정을 나타내는 수순도이다.
도 3a에 도시한 바와 같이, 먼저 기판(300) 상에 게이트 전극 형성용 박막을 스퍼터링 방법에 의해 증착한다. 스퍼터링 방법은 전기장에 의해 가속된 전자를 비활성 기체와 충돌시켜 비활성 기체를 이온화시킨 다음, 비활성 기체를 전기장에 의한 가속시키고 타겟 물질에 충돌시킴으로써 타겟물질을 비산시켜 기판에 증착하는 방법이다.
그리고, 게이트 전극 형성용 금속막 상에 포토레지스트를 도포한다. 상기 포토레지스트에 제 1 마스크(도면상에 미도시)를 적용하여 포토리소그래피 공정에 의해 게이트 전극(301)을 형성한다.
다음으로, 도 3b에 도시한 바와 같이, 상기의 게이트 전극(301) 상에 게이트 절연막(302)과 비정질 실리콘막(303)과 고농도의 n+층(304)으로 이루어진 액티브층을 순차적으로 형성한다. 다음으로, 상기의 결과물에 포토레지스트(305)를 도포하고 소오스/드레인 전극이 형성될 영역을 패터닝한다. 소오스/드레인 전극 형성 영역의 패턴은 제 2 마스크(도면상에 미도시)를 포토레지스트(305)상에 위치하고 포토리소그래피 공정에 의해 선택적으로 오픈 함으로써 이루어진다.
제 2 마스크는 소오스/드레인 전극 패턴을 포함하는 것으로써, 상기 제 2 마스크를 통하여 상기 포토레지스트(305)에 노광이 이루어지면 이후의 포토레지스트 현상(developing)공정에서 제거가 되어 소오스/드레인 전극 영역이 오픈 된다.
상기에서 광에 의해 노광된 영역의 포토레지스트가 현상공정시 제거되는 것을 포지티브 포토레지스트(positive PR)라고 한다. 반대로 노광에 의해 광에 노출된 영역이 포토레지스트 현상공정시 제거되지 않는 포토레지스트는 네거티브 포토레지스트(negative PR)라고 한다.
다음으로 도 3c에서 도시한 바와 같이, 소오스/드레인 전극이 형성될 영역을 선택적으로 식각을 실시한다.
상기의 식각 결과, 포토레지스트(305)는 소오스/드레인 전극이 형성될 영역 이외의 영역과 채널이 형성될 영역을 덮고 있게 되는데 소오스/드레인 전극을 형성하기 위해서는 채널영역의 가장자리의 포토레지스트(PR)를 일부 제거할 필요가 있다.
이후, 도 3d에 도시한 바와 같이, 상기의 목적을 위하여 산소(O2)분위기에서 포토레지스트(305)의 일부를 산화시킴으로써 제거한다. 그 결과, 상기 포토레지스트(305)는 전체로 그 크기가 줄어들고 채널 형성 영역의 상부 가장자리 부분이 노출되게 된다.
상기에서 산소 분위기에서 포토레지스트(305)를 산화시키는 공정을 애싱(ashing)공정이라 하는데 이는 산소를 포함하는 가스를 챔버 내에 불어넣어 줌으로써 산화 반응과 함께 반응한 물질을 제거하는 공정이다. 상기 도 3d의 공정에서는 포토레지스트(305)의 일부만 제거가 되도록 애싱 시간과 온도 등을 조절하여 채널 영역 가장자리의 일부가 노출될 수 있도록 한다.
다음으로, 도 3d의 결과물에 도전막(306)을 형성한다.
상기의 결과, 도 3e에 도시된 바와 같이, 포토레지스트(305)상에 도전막(306)이 증착된 구조를 하고 있다.
본 발명은 상기의 포토레지스트(305)와 그 상부에 형성되어 있는 도전막(306)을 동시에 제거하기 위하여 리프트 오프(lift off)공정을 적용한다.
즉, 도 3e의 결과물에 리프트 오프 공정을 적용하면 포토레지스트(305)와 포토레지스트(305) 상부에 형성되어 있는 도전막(306)은 동시에 제거되고 소오스/드레인 전극 패턴만이 남게 된다.
리프트 오프(lift off)공정이란 포토레지스트로 패턴을 미리 형성하고 그 위에 금속막을 형성한 다음, 포토레지스트 제거기(PR stripper)를 통해 포토레지스트를 제거할 때 상기 포토레지스트 상부의 금속막도 한꺼번에 뜯겨져 나가게 하는 공정이다.
도 3f는 도 3e의 결과물에서 리프트 오프 공정을 적용하여 포토레지스트(305)와 상기 포토레지스트(305)상의 도전막을 동시에 제거하고 소오스 전극(306a)과 드레인 전극(306b) 패턴이 형성된 모습을 도시하고 있다.
다음으로, 도 3g에서 도시한 바와 같이, 리프트 오프 공정에 의해 소오스/드레인 전극이 형성된 기판 상에 보호막(307)을 형성한다. 상기 보호막(307) 상에 포토레지스트를 도포하고 제 3 마스크를 적용하여 박막트랜지스터가 형성되는 영역 위에 포토레지스트 패턴이 남도록 포토리소그래피 공정을 실시한다. 그 결과, 도면에 도시한 바와 같이 박막트랜지스터가 형성되는 영역의 상부에 소정의 포토레지스트 패턴(308)이 형성된다.
상기 도 3g의 포토레지스트 패턴(308)을 마스크로 적용하여 식각공정을 진행하여 화소전극이 형성될 영역 상의 액티브층(303)과 보호막(307) 및 게이트 절연막(302)을 제거한다. 상기의 결과, 화소전극이 형성될 영역은 기판(300)이 노출되고 이후 투명전극을 증착하여 화소전극을 형성하게 된다.
상기 공정 이후에 화소전극 형성용 투명전극을 증착하는데 투명전극과 드레인 전극(306b)은 일부가 오버랩됨으로써 전기적으로 연결되어야 한다. 이때, 상기 드레인 전극(306b)의 일부를 노출시키기 위하여 플루오르(F)성분을 포함하는 가스를 적용하여 사이드 식각을 실시함으로써 드레인 전극(306a)상부의 보호막(307)을 일부 제거한다. 드레인 전극(306b)과 화소전극을 전기적을 연결시키기 위해서 드레인 전극(306b)은 1㎛내외로 노출되도록 하면 충분하다.
도 3h는 플루오르 기반의 가스를 적용하여 보호막(307)에 사이드 식각이 이루어진 모습을 도시하고 있다.
도 3h를 참조하면 소오스 전극(306a)의 일 측에 액티브층(303b)이 잔존하고 있다. 상기의 액티브층(303b)으로 인하여 데이터 배선과 화소전극이 너무 인접하게 됨으로 데이터 배선을 통하여 정보가 입력될 때 인접하는 화소전극과 상호작용을 일으켜 화소가 깜빡이는 크로스-토크(cross-talk)현상이 심하게 발생한다.
상기의 문제점을 해결하기 위해 소오스 전극(306a)의 일 측에 식각되지 않고 잔존하는 액티브층(303b)을 식각할 필요가 있다. 상기 액티브층(303b)은 염소(Cl2)가스를 기반으로 하는 식각 가스를 통하여 사이드 식각을 실시한다.
소오스 전극(306a)과 인접하는 화소전극과의 이격을 위하여 약 3㎛내외로 액티브층(303b)을 식각하여 제거한다. 도 3i에서 K영역은 상기의 사이트 에치가 이루어진 액티브(303b)층을 도시하고 있다.
상기의 액티브층(303b)의 사이드 식각과 상기 도 3h에서 도시된 바와 같이 플루오르 기반으로 한 보호막(307)의 사이드 식각은 따로따로 공정이 진행될 수도 있고, 한꺼번에 공정이 진행될 수도 있다.
상기의 도 3i는 사이드 식각이 이루어진 액티브층(303b)을 포함하고 상기의 결과물에 화소전극을 형성하기 위한 투명전극(309, 309a)을 증착한 모습을 도시하고 있다. 화소전극 형성용 투명전극(309, 309a)은 박막트랜지스터 상부의 포토레지스트(308) 상과 기판(300) 상의 화소영역과 드레인 전극의 노출 부위에 증착이 이루어진다.
상기 투명전극(309, 309a)은 도전성과 광의 투과성이 좋은 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)를 사용할 수 있다.
다음으로, 도 3i의 결과물에 존재하는 포토레지스트를 제거하는 리프트 오프(lift off)공정을 수행한다. 상기의 결과, 포토레지스트가 제거됨과 더불어 포토레지스트 상부에 형성된 투명전극(309)도 함께 뜯겨져 나가게 된다.
상기의 결과, 기판 상의 화소전극(309a) 패턴만 남고 그 이외의 영역의 투명 전극(309)은 제거되어 화소전극(309a)이 완성된다.
도 3j는 박막트랜지스터 상부의 포토레지스트와 투명전극을 리프트 오프(lift off)공정에 의해 제거하여 박막트랜지스터가 완성된 결과를 도시하고 있다.
본 발명은 상기한 바와 같이 게이트 전극 패턴을 형성할 때 제 1 마스크를 사용하여 게이트 패턴을 형성하고, 소오스/드레인 전극 영역을 패터닝하기 위하여 제 2 마스크를 사용하고, 화소영역의 패턴을 형성하기 위하여 제 3 마스크를 적용하여 박막트랜지스터를 제조함으로써 박막트랜지스터를 제조하기 위한 마스크의 수를 획기적으로 줄임으로써 공정을 단순화하고, 종래의 4마스크 공정에 사용되는 슬릿 마스크를 사용하지 않음으로써 마스크 비용을 획기적으로 줄이는 효과를 얻을 수 있다.

Claims (9)

  1. 기판 상에 제 1 마스크를 적용하여 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 게이트 절연막과 액티브층을 연속하여 형성하는 단계;
    상기의 액티브층 상에 포토레지스트를 도포하고 제 2 마스크를 적용하여 소오스/드레인 전극 영역의 포토레지스트를 제거하는 단계;
    상기 소오스/드레인 전극 영역에 존재하는 액티브층을 제거하는 단계;
    상기 결과물 상에 소오스/드레인 전극을 형성하는 단계;
    상기의 결과물 상에 보호막과 포토레지스트를 연속하여 형성하고 제 3 마스크를 적용하여 화소전극 영역을 정의하는 단계;
    상기 화소전극 영역에 존재하는 보호막과 액티브층과 게이트 절연막을 제거하는 단계;
    상기의 결과물 상에 화소전극을 형성하는 단계를 포함하는 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 제 2 마스크를 적용하여 소오스/드레인 전극 영역의 포토레지스트를 제거한 다음, 상기 결과물에 잔존하는 포토레지스트를 애싱(ashing)하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제 2 항에 있어서, 상기 애싱 결과, 액티브층의 일부가 노출되는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제 1 항에 있어서, 상기 화소전극 영역 내의 보호막과 액티브층과 게이트 절연막을 제거한 다음, 사이드 식각을 통하여 보호막의 일부를 제거하고 드레인 전극의 일부를 노출시키는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제 4 항에 있어서, 상기 보호막의 사이드 식각은 플루오르(F)이온을 포함하는 가스를 이용하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제 1 항에 있어서, 상기 화소전극 영역 내의 보호막과 액티브층과 기판상의 게이트 절연막을 제거한 다음, 사이드 식각을 통하여 소오스 전극 측면에 잔존하는 액티브층의 일부를 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 6 항에 있어서, 상기 액티브층의 제거는 염소(Cl2)가스를 포함하는 가스를 이용하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 1 항에 있어서, 상기 소오스/드레인 전극 형성단계는 소오스/드레인 전극 영역에 존재하는 액티브층을 제거한 다음, 소오스/드레인 형성용 도전막을 증착하고 상기 소오스/드레인 전극 영역 외에 존재하는 포토레지스트와 상기 포토레지스트 상부의 도전막을 동시에 제거하는 리프트 오프(lift off)공정을 적용함으로써 소오스/드레인 전극을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 1 항에 있어서, 상기 화소전극 영역을 형성하는 단계는 화소전극 영역에 존재하는 보호막과 액티브층과 게이트 절연막을 제거한 후에 상기의 결과물에 투명전극을 형성하고 리프트 오프(lift off)공정을 적용하여 화소전극 영역 외에 존재하는 포토레지스트와 상기 포토레지스트 상부의 투명전극을 동시에 제거함으로써 화소전극을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020030021139A 2003-04-03 2003-04-03 액정표시장치의 제조방법 KR100640211B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030021139A KR100640211B1 (ko) 2003-04-03 2003-04-03 액정표시장치의 제조방법
US10/814,186 US7256076B2 (en) 2003-04-03 2004-04-01 Manufacturing method of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030021139A KR100640211B1 (ko) 2003-04-03 2003-04-03 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20040086946A KR20040086946A (ko) 2004-10-13
KR100640211B1 true KR100640211B1 (ko) 2006-10-31

Family

ID=33095628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030021139A KR100640211B1 (ko) 2003-04-03 2003-04-03 액정표시장치의 제조방법

Country Status (2)

Country Link
US (1) US7256076B2 (ko)
KR (1) KR100640211B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007686B1 (ko) * 2003-12-11 2011-01-13 엘지디스플레이 주식회사 액정표시패널의 제조방법
KR100663624B1 (ko) * 2004-04-29 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100685803B1 (ko) * 2004-12-14 2007-02-22 삼성에스디아이 주식회사 유기전계발광소자의 제조 방법
KR101107245B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR100930921B1 (ko) * 2005-06-30 2009-12-10 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR101189271B1 (ko) * 2005-07-12 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20070070718A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판의 제조방법
TWI294177B (en) * 2005-12-30 2008-03-01 Au Optronics Corp Method for manufacturing pixel structure
CN100380634C (zh) * 2006-02-07 2008-04-09 友达光电股份有限公司 像素结构的制作方法
KR100978264B1 (ko) 2006-12-26 2010-08-26 엘지디스플레이 주식회사 반사투과형 액정표시장치 및 그 제조방법
TWI326486B (en) * 2008-06-27 2010-06-21 Au Optronics Corp Method for manufacturing pixel structure
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
US9530808B2 (en) 2013-09-12 2016-12-27 Boe Technology Group Co., Ltd. TFT array substrate, manufacturing method thereof, and display device
CN103474399B (zh) * 2013-09-12 2015-12-02 北京京东方光电科技有限公司 Tft阵列基板制作方法及tft阵列基板、显示设备
CN104393002A (zh) * 2014-10-29 2015-03-04 合肥京东方光电科技有限公司 一种显示基板及其制作方法、显示装置
CN107146818B (zh) * 2017-06-27 2020-02-18 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3994793A (en) * 1975-05-22 1976-11-30 International Business Machines Corporation Reactive ion etching of aluminum
KR0161731B1 (ko) * 1994-10-28 1999-02-01 김주용 반도체소자의 미세콘택 형성방법
US6004874A (en) * 1996-06-26 1999-12-21 Cypress Semiconductor Corporation Method for forming an interconnect
TW441133B (en) * 2000-02-25 2001-06-16 Hannstar Display Corp Manufacturing method of thin-film transistor with three photomask processes
TWI253538B (en) * 2000-09-30 2006-04-21 Au Optronics Corp Thin film transistor flat display and its manufacturing method
JP2004212933A (ja) * 2002-12-31 2004-07-29 Lg Phillips Lcd Co Ltd 液晶表示装置及びアレイ基板の製造方法
KR100904270B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100760939B1 (ko) * 2003-05-23 2007-09-21 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
US7256076B2 (en) 2007-08-14
KR20040086946A (ko) 2004-10-13
US20040197966A1 (en) 2004-10-07

Similar Documents

Publication Publication Date Title
JP4994014B2 (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
US5976902A (en) Method of fabricating a fully self-aligned TFT-LCD
KR100640211B1 (ko) 액정표시장치의 제조방법
US6818923B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR101154488B1 (ko) Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조방법
US8040452B2 (en) Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island
JP4553920B2 (ja) 液晶表示装置の製造方法
KR20070122158A (ko) Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
US20100208156A1 (en) Tft-lcd array substrate and method of manufacturing the same
JP2776378B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法
US20070218576A1 (en) Method for fabricating polysilicon liquid crystal display device
US7388227B2 (en) Method for fabricating liquid crystal display device using two masks
KR100595454B1 (ko) 액정표시소자 및 그 제조방법
KR100606449B1 (ko) 액정표시소자 제조방법
KR20070080569A (ko) 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널
KR101268388B1 (ko) 액정표시소자 제조방법
US7163868B2 (en) Method for forming a lightly doped drain in a thin film transistor
US20070145436A1 (en) Thin film transistor substrate of liquid crystal display and method for fabricating same
US7749821B2 (en) Method of fabricating pixel structure
KR100837884B1 (ko) 액정표시장치의 제조방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP2009267296A (ja) 金属配線の製造方法、ｔｆｔの製造方法、及びそれを用いて製造されたｔｆｔ
KR20000061175A (ko) 액정표시장치의 제조방법
KR101015335B1 (ko) ２마스크를 이용한 액정표시소자 제조방법
WO2004053822A2 (en) Display pixel, display apparatus having an image pixel and method of manufacturing display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee