CN103474399B - Tft阵列基板制作方法及tft阵列基板、显示设备 - Google Patents
Tft阵列基板制作方法及tft阵列基板、显示设备 Download PDFInfo
- Publication number
- CN103474399B CN103474399B CN201310415138.3A CN201310415138A CN103474399B CN 103474399 B CN103474399 B CN 103474399B CN 201310415138 A CN201310415138 A CN 201310415138A CN 103474399 B CN103474399 B CN 103474399B
- Authority
- CN
- China
- Prior art keywords
- layer
- active layer
- grid
- region
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 56
- 238000009413 insulation Methods 0.000 claims abstract description 31
- 239000012212 insulator Substances 0.000 claims abstract description 25
- 230000008021 deposition Effects 0.000 claims abstract description 24
- 239000000203 mixture Substances 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 9
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 5
- 238000013461 design Methods 0.000 abstract description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000000059 patterning Methods 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- 229910001182 Mo alloy Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000035699 permeability Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种TFT阵列基板制作方法及TFT阵列基板、显示设备，涉及液晶显示技术，在进行栅极层、栅绝缘层、有源层的图案制作时，依次沉积栅极层材料、栅绝缘层材料、有源层材料，通过一次构图实现栅极层、栅绝缘层、有源层的制作，节省了至少一次掩膜，降低了工艺流程复杂度。
Description
技术领域
本发明涉及液晶显示技术，尤其涉及一种TFT阵列基板制作方法及TFT阵列基板、显示设备。
背景技术
TFT-LCD（ThinFilmTransistorLiquidCrystalDisplay，薄膜晶体管液晶显示）是目前唯一在亮度、对比度、功耗、寿命、体积和重量等综合性能上全面赶上和超过CRT（CathodeRayTube）的显示器件，发展多年来受到人们的广泛关注，同时对性能也提出了越来越高的要求。目前高分辨率，低功耗TFT-LCD产品成为发展的重点和研发的热点。
但是，目前在进行TFT阵列基板制作时，通常是首先通过一次掩膜形成栅极层图案，再通过一次掩膜形成有源层图案，掩膜次数较多，其工艺流程较复杂。
发明内容
本发明实施例提供一种TFT阵列基板制作方法及TFT阵列基板、显示设备，以降低工艺流程复杂度。
本发明实施例提供的一种TFT阵列基板制作方法，包括：
在基板上依次沉积栅极层材料、栅绝缘层材料、有源层材料；
通过一次构图，形成栅极层和有源层，并保留有源层区域的掩膜图案；
再次沉积栅绝缘层材料；
剥离剩余的掩膜图案。
通过一次构图实现栅极层、栅绝缘层、有源层的制作，节省了至少一次掩膜，降低了工艺流程复杂度。
进一步，所述通过一次构图，形成栅极层图案和有源层图案，并保留有源层区域的掩膜图案，具体包括：
通过半色调或灰阶掩模工艺形成栅极层和有源层，其中，有源层区域下方保留有栅绝缘层材料，有源层区域上方保留有掩膜图案。
为进一步减少掩膜次数，剥离剩余的掩膜图案后，还包括：
沉积氧化铟锡层，并通过一次构图，形成像素电极和栅绝缘层过孔。
较佳的，对暴露出的氧化铟锡进行刻蚀，形成像素电极后，还包括：
形成源漏金属层图案、钝化层以及公共电极。
较佳的，所述栅极层材料具体为：
钼金属、钼合金、铝金属、铝合金、铜金属、铜合金、铬金属或铬合金。
进一步，所述有源层包括：
非晶硅层和欧姆接触层。
较佳的，所述氧化铟锡层的厚度为
较佳的，所述形成源漏金属层图案，具体包括：
沉积源漏金属层；
掩膜后，进行湿法刻蚀和欧姆接触层刻蚀，形成源漏金属层图案。
本发明实施例还提供一种TFT阵列基板，包括：
基板、设置在基板上的栅极层、设置在栅极层上的栅绝缘层以及设置在所述栅绝缘层上的有源层，其中：
所述栅绝缘层位于有源层下方的区域和所述栅绝缘层的其它区域是通过两次沉积形成的。
进一步地，所述栅绝缘层通过两次沉积形成包括：
通过一次半色调或灰阶掩模工艺形成栅极层和有源层，其中，有源层区域下方保留有栅绝缘层材料，有源层区域上方保留有掩膜图案；
然后再次沉积栅绝缘层材料，剥离剩余的掩膜图案。
由于栅绝缘层位于有源层下方的区域和所述栅绝缘层的其它区域是通过两次沉积形成的，使得栅极层和有源层可以通过一次构图形成，节省了至少一次掩膜，减小了工艺复杂度。
进一步，TFT阵列基板还包括：
设置在有源层及栅绝缘层上的像素电极，以及设置在栅极层上的栅绝缘层过孔，其中，所述像素电极和所述栅绝缘层过孔通过一次构图形成。
进一步，TFT阵列基板还包括：
源漏金属层图案、钝化层以及公共电极。
较佳的，所述栅极层材料具体为：
钼金属、钼合金、铝金属、铝合金、铜金属、铜合金、铬金属或铬合金。
进一步，所述有源层包括：
非晶硅层和欧姆接触层。
较佳的，所述氧化铟锡层的厚度为
本发明实施例还提供一种显示设备，包括上述TFT阵列基板。
本发明实施例提供一种TFT阵列基板制作方法及TFT阵列基板、显示设备，在进行栅极层、栅绝缘层、有源层的图案制作时，依次沉积栅极层材料、栅绝缘层材料、有源层材料，通过一次构图实现栅极层、栅绝缘层、有源层的制作，节省了至少一次掩膜，降低了工艺流程复杂度。
附图说明
图1为本发明实施例提供的TFT阵列基板制作方法流程图之一；
图2为本发明实施例提供的制作栅极层图案和有源层图案过程中，进行半色调掩膜后的TFT阵列基板结构示意图；
图3为本发明实施例提供的制作栅极层图案和有源层图案过程中，进行第一次刻蚀后的TFT阵列基板结构示意图；
图4为本发明实施例提供的制作栅极层图案和有源层图案过程中，进行第二次刻蚀后的TFT阵列基板结构示意图；
图5为本发明实施例提供的制作栅极层图案和有源层图案过程中，再次进行栅绝缘层材料沉积后的TFT阵列基板结构示意图；
图6为本发明实施例提供的制作栅极层图案和有源层图案过程中，进行掩膜图案剥离后的TFT阵列基板结构示意图；
图7为本发明实施例提供的TFT阵列基板制作方法流程图之二；
图8为本发明实施例提供的制作像素电极和栅绝缘层过孔的过程中，进行半色调掩膜后的TFT阵列基板结构示意图；
图9为本发明实施例提供的制作像素电极和栅绝缘层过孔的过程中，进行灰化处理后的TFT阵列基板结构示意图；
图10为本发明实施例提供的制作像素电极和栅绝缘层过孔的过程中，进行掩膜图案剥离后的TFT阵列基板结构示意图；
图11为本发明实施例提供的形成源漏金属层图案后的TFT阵列基板结构示意图；
图12为本发明实施例提供的形成钝化层和公共电极后的TFT阵列基板结构示意图。
具体实施方式
本发明实施例提供一种TFT阵列基板制作方法及TFT阵列基板、显示设备，在进行栅极层、栅绝缘层、有源层的图案制作时，依次沉积栅极层材料、栅绝缘层材料、有源层材料，通过一次构图实现栅极层、栅绝缘层、有源层的制作，节省了至少一次掩膜，降低了工艺流程复杂度。
如图1所示，本发明实施例提供一种TFT阵列基板制作方法，包括：
步骤S101、在基板上依次沉积栅极层材料、栅绝缘层材料、有源层材料；
步骤S102、通过一次构图，形成栅极层和有源层，并保留有源层区域的掩膜图案；
步骤S103、再次沉积栅绝缘层材料；
步骤S104、剥离剩余的掩膜图案。
其中，有源层包括非晶硅层和欧姆接触层，可以依次沉积非晶硅层材料和欧姆接触层材料，实现有源层材料的沉积，栅极层材料可以具体采用钼金属、钼合金、铝金属、铝合金、铜金属、铜合金、铬金属或铬合金。
通过上述步骤，即可实现一次掩膜完成栅极层图案和有源层图案的制作。
步骤S102中，可以通过半色调或灰阶掩模工艺形成栅极和有源层，其中，有源层区域下方保留有栅绝缘层材料，有源层区域上方保留有掩膜图案。
具体的，首先进行半色调掩膜，掩膜图案为：有源层区域不透光，栅极区域部分透光，其它区域全透光，进行刻蚀后对所述掩膜图案进行灰化处理；将暴露出的有源层材料及栅绝缘层材料刻蚀掉后，即形成了栅极层和有源层，且有源层区域下方保留有栅绝缘层材料，有源层区域上方保留有掩膜图案。
如图2所示，在基板1上依次沉积栅极层2、栅绝缘层3、非晶硅层4、欧姆接触层5后，再进行半色调掩膜，掩膜图案6在有源层区域不透光、栅极区域部分透光、其它区域全透光，部分透光的区域的掩膜厚度小于不透光的区域的掩膜厚度。
对透光区域进行刻蚀，形成如图3所示的结构，然后对掩膜图案6进行灰化处理，使得非有源层区域的有源层材料暴露出来，有源层区域仍然被掩膜图案覆盖，对暴露出的有源层材料进行刻蚀，形成如图4所示的结构，再次沉积栅绝缘层材料后，形成如图5所示的结构，再对剩余的掩膜图案进行剥离，在剥离掩膜图案时，掩膜图案上的栅绝缘层材料随同掩膜图案一并被剥离，形成如图6所示的结构。
在如图6所示的结构上继续制作像素电极、源漏极、钝化层、公共电极即可完成阵列基板的制作。
随着产品分辨率的增加，以及窄边框产品的需求，像素尺寸越来越小，使得外围布线精密程度越来越高。而过孔尺寸是衡量外围布线精密程度的标准之一。为了减少周边过孔尺寸，在TFT阵列基板制作方法中，在完成栅极层、有源层之后，接着进行栅绝缘层过孔刻蚀（其作用是在外围电路，ESD等区域将源漏金属直接与栅极金属导通），然后是源、漏电极，像素电极，钝化层以及公共电极的制作。从上述流程可以看出，现有生产工艺需要7次掩膜。
为了进一步减少掩膜次数，可以通过一次掩膜形成像素电极和栅绝缘层过孔，此时，在剥离剩余的掩膜图案后，可以继续沉积氧化铟锡层，并通过一次构图，形成像素电极和栅绝缘层过孔。
具体的，可以通过半色调或灰阶掩模工艺形成像素电极和栅绝缘层过孔，如图7所示，剥离剩余的掩膜图案后，还包括：
步骤S701、沉积氧化铟锡层，并进行半色调掩膜，掩膜图案为：像素电极区域不透光，栅绝缘层过孔（GIHole）处全透光，其它区域部分透光，此时的阵列基板结构如图8所示，包括氧化铟锡层7，以及掩膜图案6；
步骤S702、刻蚀形成GIHole后，对掩膜图案进行灰化处理，此时的阵列基板结构如图9所示；
步骤S703、对暴露出的氧化铟锡进行刻蚀，形成像素电极，在剥离剩余的掩膜图案后，阵列基板结构如图10所示。
在步骤S702中，刻蚀形成GIHole时，为提高制作效率，可以先通过湿法刻蚀去除GIHole区域的ITO（氧化铟锡），再通过干法刻蚀去除GIHole区域的栅绝缘层材料。
步骤S701中，所沉积的氧化铟锡层的厚度为较佳。
在本发明实施例中，掩膜图案可以具体为：光刻胶掩膜图案或者感光树脂掩膜图案，在实际应用中，也可以采用其它合适的材料实现掩膜。
在对暴露出的氧化铟锡进行刻蚀，形成像素电极后，可以继续形成源漏金属层图案、钝化层以及公共电极，完成阵列基板的制作。
其中，形成源漏金属层图案，具体包括：沉积源漏金属层；并在掩膜后，进行湿法刻蚀和欧姆接触层刻蚀，形成如图11所示的源漏金属层图案8。
如图12所示，通过沉积形成钝化层9、通过掩膜形成公共电极10后，即完成了TFT阵列基板的制作。
本发明实施例还相应提供一种TFT阵列基板，通过本发明实施例提供的方法制作形成。
本发明实施例还相应提供一种TFT阵列基板，如图6所示，包括：
基板1、设置在基板1上的栅极层2、设置在栅极层2上的栅绝缘层3以及设置在栅绝缘层3上的有源层（图6中有源层包括非晶硅层4和欧姆接触层5），其中：
栅绝缘层3位于有源层下方的区域和栅绝缘层3的其它区域是通过两次沉积形成的。
由于通过两次沉积形成栅绝缘层3，使得栅极层2和有源层可以通过一次构图形成，减少了至少一次掩膜，减小了工艺复杂度。
其中，所述栅绝缘层3通过两次沉积形成包括：
通过一次半色调或灰阶掩模工艺形成栅极层2和有源层，其中，有源层区域下方保留有栅绝缘层材料，有源层区域上方保留有掩膜图案；
然后再次沉积栅绝缘层材料，剥离剩余的掩膜图案。
进一步，如图10所示，该阵列基板还包括：
设置在有源层及栅绝缘层3上的像素电极7，以及设置在栅极层1上的栅绝缘层过孔，其中，像素电极7和栅绝缘层过孔通过一次构图形成。
进一步，如图12所示，该阵列基板还包括：
源漏金属层图案8、钝化层9以及公共电极10。
较佳的，栅极层材料可以具体为：
钼金属、钼合金、铝金属、铝合金、铜金属、铜合金、铬金属或铬合金。
如图6所示，有源层可以具体包括：
非晶硅层4和欧姆接触层5。
较佳的，氧化铟锡层的厚度为
本发明实施例还相应提供一种显示设备，包括本发明实施例提供的TFT阵列基板。
本发明实施例提供一种TFT阵列基板制作方法及TFT阵列基板、显示设备，在进行栅极层、栅绝缘层、有源层的图案制作时，依次沉积栅极层材料、栅绝缘层材料、有源层材料，通过一次构图实现栅极层、栅绝缘层、有源层的制作，节省了至少一次掩膜，降低了工艺流程复杂度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (6)
1.一种TFT阵列基板制作方法，其特征在于，包括：
在基板上依次沉积栅极层材料、栅绝缘层材料、有源层材料；
通过一次构图，形成栅极层和有源层，并保留有源层区域的掩膜图案；
对掩膜图案进行灰化处理，使得非有源层区域的有源层材料暴露出来，有源层区域仍然被掩膜图案覆盖，对暴露出的有源层材料和栅极绝缘层材料进行刻蚀；
再次沉积栅绝缘层材料；
剥离剩余的掩膜图案；
剥离剩余的掩膜图案后，沉积氧化铟锡层，并通过一次构图，形成像素电极和栅绝缘层过孔。
2.如权利要求1所述的方法，其特征在于，所述通过一次构图，形成栅极层图案和有源层图案，并保留有源层区域的掩膜图案，具体包括：
通过半色调或灰阶掩模工艺形成栅极层和有源层，其中，有源层区域下方保留有栅绝缘层材料，有源层区域上方保留有掩膜图案。
3.如权利要求1所述的方法，其特征在于，所述形成像素电极和栅绝缘层过孔后，还包括：
形成源漏金属层图案、钝化层以及公共电极。
4.如权利要求3所述的方法，其特征在于，所述形成源漏金属层图案，具体包括：
沉积源漏金属层；
掩膜后，进行湿法刻蚀和欧姆接触层刻蚀，形成源漏金属层图案。
5.一种TFT阵列基板，其特征在于，包括：
基板、设置在基板上的栅极层、设置在栅极层上的栅绝缘层以及设置在所述栅绝缘层上的有源层，设置在有源层及栅绝缘层上的像素电极，以及设置在栅极层上的栅绝缘层过孔，其中：
所述栅绝缘层位于有源层下方的区域和所述栅绝缘层的其它区域是通过两次沉积形成的；其中，所述栅绝缘层通过两次沉积形成包括：通过一次半色调或灰阶掩模工艺形成栅极层和有源层，其中，有源层区域下方保留有栅绝缘层材料，有源层区域上方保留有掩膜图案；对掩膜图案进行灰化处理，使得非有源层区域的有源层材料暴露出来，有源层区域仍然被掩膜图案覆盖，对暴露出的有源层材料和栅极绝缘层材料进行刻蚀；然后再次沉积栅绝缘层材料，剥离剩余的掩膜图案；
所述像素电极和所述栅绝缘层过孔通过一次构图形成。
6.一种显示设备，其特征在于，包括如权利要求5所述的TFT阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310415138.3A CN103474399B (zh) | 2013-09-12 | 2013-09-12 | Tft阵列基板制作方法及tft阵列基板、显示设备 |
| US14/387,686 US9530808B2 (en) | 2013-09-12 | 2013-12-09 | TFT array substrate, manufacturing method thereof, and display device |
| PCT/CN2013/088906 WO2015035715A1 (zh) | 2013-09-12 | 2013-12-09 | Tft阵列基板制作方法及tft阵列基板、显示设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310415138.3A CN103474399B (zh) | 2013-09-12 | 2013-09-12 | Tft阵列基板制作方法及tft阵列基板、显示设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103474399A CN103474399A (zh) | 2013-12-25 |
| CN103474399B true CN103474399B (zh) | 2015-12-02 |
Family
ID=49799196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310415138.3A Expired - Fee Related CN103474399B (zh) | 2013-09-12 | 2013-09-12 | Tft阵列基板制作方法及tft阵列基板、显示设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103474399B (zh) |
| WO (1) | WO2015035715A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715138B (zh) * | 2013-12-31 | 2017-01-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
| CN109817578A (zh) * | 2019-02-27 | 2019-05-28 | 深圳市华星光电半导体显示技术有限公司 | 有机发光二极管背板的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101078842A (zh) * | 2006-05-23 | 2007-11-28 | 京东方科技集团股份有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| CN101078843A (zh) * | 2006-05-23 | 2007-11-28 | 京东方科技集团股份有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100640211B1 (ko) * | 2003-04-03 | 2006-10-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| KR101003577B1 (ko) * | 2003-12-29 | 2010-12-23 | 엘지디스플레이 주식회사 | 마스크 및 이를 이용한 액정표시소자 제조방법 |
| CN101587861A (zh) * | 2009-06-19 | 2009-11-25 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板制造方法 |
| CN102629569B (zh) * | 2011-05-03 | 2015-05-27 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法 |
| CN102299104A (zh) * | 2011-09-20 | 2011-12-28 | 深圳市华星光电技术有限公司 | Tft阵列基板的制作方法及tft阵列基板 |
-
2013
- 2013-09-12 CN CN201310415138.3A patent/CN103474399B/zh not_active Expired - Fee Related
- 2013-12-09 WO PCT/CN2013/088906 patent/WO2015035715A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101078842A (zh) * | 2006-05-23 | 2007-11-28 | 京东方科技集团股份有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| CN101078843A (zh) * | 2006-05-23 | 2007-11-28 | 京东方科技集团股份有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103474399A (zh) | 2013-12-25 |
| WO2015035715A1 (zh) | 2015-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN103236440B (zh) | 薄膜晶体管、阵列基板及其制造方法、显示装置 | |
| CN103489876B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN102890378B (zh) | 一种阵列基板及其制造方法 | |
| CN102709234B (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| CN103107133B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN103295970A (zh) | 阵列基板、其制造方法及显示装置 | |
| CN101630640A (zh) | 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 | |
| WO2017012306A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| CN103022056B (zh) | 一种阵列基板及制备方法、显示装置 | |
| CN103489918A (zh) | 一种薄膜晶体管和阵列基板及其制造方法 | |
| CN103227148B (zh) | 一种阵列基板制备方法及阵列基板和显示装置 | |
| CN103137558A (zh) | 一种tn型阵列基板及其制作方法、显示装置 | |
| CN105047723A (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
| CN103515375B (zh) | 阵列基板及其制造方法、以及显示装置 | |
| CN103293776A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN102842587A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102768990A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104900656A (zh) | 一种阵列基板及其制备方法、显示面板和显示装置 | |
| CN102629592A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102723309B (zh) | 一种阵列基板及其制造方法和显示装置 | |
| CN105448824A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102646630B (zh) | 一种制造tft-lcd阵列基板的方法及其产品 | |
| CN104810321A (zh) | 一种tft阵列基板及显示装置的制备方法 | |
| CN110854205A (zh) | 一种薄膜晶体管及制作方法、显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20151202 Termination date: 20210912 |