CN102299104A - Tft阵列基板的制作方法及tft阵列基板 - Google Patents
Tft阵列基板的制作方法及tft阵列基板 Download PDFInfo
- Publication number
- CN102299104A CN102299104A CN2011102801636A CN201110280163A CN102299104A CN 102299104 A CN102299104 A CN 102299104A CN 2011102801636 A CN2011102801636 A CN 2011102801636A CN 201110280163 A CN201110280163 A CN 201110280163A CN 102299104 A CN102299104 A CN 102299104A
- Authority
- CN
- China
- Prior art keywords
- layer
- array substrate
- tft array
- semiconductor layer
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 239000010409 thin film Substances 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 238000001259 photo etching Methods 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 67
- 238000000059 patterning Methods 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 15
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 229910004205 SiNX Inorganic materials 0.000 claims description 10
- 238000005137 deposition process Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 abstract description 15
- 239000010408 film Substances 0.000 abstract description 14
- 238000005516 engineering process Methods 0.000 abstract description 10
- 238000001312 dry etching Methods 0.000 abstract description 2
- 238000005520 cutting process Methods 0.000 abstract 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Abstract
本发明公开了一种TFT阵列基板的制作方法及TFT阵列基板,该制作方法包括以下步骤:依次沉积金属薄膜、绝缘层和半导体层,用构图方法制作栅线和栅极;沉积绝缘层,用构图方法制作沟道区域保护层;依次沉积掺杂半导体层、金属层,用构图方法形成源极、漏极和数据线,并切断掺杂半导体层及金属层形成通电沟道;沉积ITO层,用构图方法使ITO层形成像素电极。本发明由于采用4次构图技术,通过一次构图完成栅极、栅线及有源层的制作,并且像素电极、数据线、源极、漏极及沟道等都是通过完全显影的光刻或干刻直接形成,降低了阵列基板的制作难度和生产成本,提高了生产效率。其形成的TFT器件为背沟道保护型,有利于减小器件关态电流。
Description
技术领域
本发明涉及液晶显示领域,更具体的说,涉及-种液晶面板的TFT阵列基板的制作方法及TFT阵列基板。
背景技术
LCD液晶面板是液晶显示器的重要组件之一,现有的TFT-LCD由于其功耗低,体积小,无辐射等优点,被广泛用于液晶显示器中。
液晶面板包括阵列基板和彩膜基板,液晶位于两者之间。目前,制作TFT阵列基板(TFT ARRAY基板)主要是通过构图工艺在玻璃基板上制作成结构所需要的图形,来形成TFT元件以及相应的布线。由于TFT元件及玻璃基板上的布线具有多层次,因而需要实施多次构图工艺才能完成阵列基板的制作,最初的阵列基板需要7次构图工艺才能完成阵列基板的制作,而现在,经过技术的发展和改善,已经形成了只需4次构图的工艺技术,大大减低了液晶面板的制作成本及提高了生产效率,但是,目前的4次构图工艺技术其制程仍然较为复杂,还需使用半曝光技术,制作难度较高,此外还需要使用OC层作为绝缘材料,增加了生产的难度。
发明内容
本发明所要解决的技术问题是提供一种效率较高,且制作难度较低的TFT阵列基板的制作方法。
本发明的目的是通过以下技术方案来实现的:
一种TFT阵列基板的制作方法,包括以下步骤:
A、依次沉积金属薄膜、绝缘层和半导体层后,用构图方法制作栅线和栅极;
B、沉积绝缘层,用构图方法制作沟道区域保护层;
C、依次沉积掺杂半导体层、金属层,用构图方法形成源极、漏极和数据线,并切断掺杂半导体层及金属层形成通电沟道;
D、沉积ITO层,用构图方法使ITO层形成像素电极。
优选的,所述的步骤A中,先采用溅射法形成一层金属薄膜,再用气相沉积法在金属薄膜上依次沉积SiNx绝缘层和a-Si半导体层。金属薄膜作用于制作栅极以及栅线,通过溅射法所获得的薄膜结合好,纯度高,致密性好,满足栅极及栅线的要求,绝缘层和半导体层通过常用气相沉积法形成,制程简单。
优选的,所述的步骤A中,通过光刻法作为构图方法形成栅线和栅极。使用光刻法形成栅极、栅线及有源层较为方便。
优选的,所述步骤B中,所述绝缘层为SiNx层,所述的SiNx层通过气相沉积法在半导体层上沉积形成。溅射法所获得的薄膜结合好,纯度高,致密性好,使将作为背沟道保护的绝缘层具有较好内部结构,效果更好。
优选的,所述的步骤B中,通过光刻法作为构图方法形成TFT的沟道区域保护层。
优选的,所述步骤C中,使用气相沉积法沉积N+a-Si形成掺杂半导体层,再用溅射法在该掺杂半导体层上沉积金属层。溅射法所获得的薄膜结合好,纯度高,致密性好。
优选的,所述的步骤C中,通过光刻法作为构图方法形成TFT的源极、漏极和数据线。使用光刻法形成源极、漏极和数据线较为方便。
优选的,所述的步骤C中,通过干刻的方法切断掺杂半导体层形成通电沟道。干刻制程简单快速。
优选的,所述步骤D中,所述ITO层是通过溅射法沉积形成的。
优选的,所述的步骤D中,通过光刻法作为构图方法使ITO层形成像素电极,并使像素电极与漏极相连接,并在数据线、源极和漏极上分别形成与之相同的图案的ITO层。
一种使用上述TFT阵列基板的制作方法制成的TFT阵列基板。
本发明由于采用4次构图技术,通过第一次构图完成栅极、栅线及有源层的制作,并且像素电极、数据线、源极、漏极及沟道等都是通过完全显影的光刻或干刻直接形成,不需要使用半曝光技术,且不需要使用OC作为绝缘层,大大降低了阵列基板的制作难度,减少了使用的材料,从而降低了阵列基板的生产成本,提高了生产效率。其形成的TFT器件为背沟道保护型,有利于减小器件关态电流。
附图说明
图1是本发明实施例的步骤1形成的结构示意图,
图2是本发明实施例的步骤2形成的结构示意图,
图3是本发明实施例的步骤3形成的结构示意图,
图4是本发明实施例的步骤4形成的结构示意图,
图5是本发明实施例的制作流程示意图。
其中:1、玻璃基板;2、金属薄膜;3、绝缘层;4、半导体层;5、SiNx层;6、掺杂半导体层;7、源极;8、漏极;9、ITO层。
具体实施方式
下面结合附图和较佳的实施例对本发明作进一步说明。
本发明实施例中的TFT阵列基板的制作方法流程如图1-图5所示,包括以下步骤:
第一步,如图1所示,先使用纯水或热硫酸等清洗液将玻璃基板洗净,采用溅射法(sputter)在玻璃基板1上形成一层金属薄膜2用于制作栅极,再用气相沉积法(CVD)方式在金属薄膜上依次沉积SiNx绝缘层3和a-Si半导体层4用于制作有源层;之后,再通过光刻法形成栅线和栅极,可具体操作如下:在形成的a-Si半导体层上涂上光致抗蚀剂(photoresist)如感光性树脂等材料,进行对所涂的光致抗蚀剂实施曝光、显影得到所希望的形状;通过刻蚀形成栅线和栅极。在此步骤中,栅极、栅线以及有源层的图案通过一次构图工艺完成,减少了构图的次数,提高了生产效率。
第二步,如图2所示,使用气相沉积法(CVD)方式在a-Si半导体层上沉积SiNx层5作为绝缘层,再次通过光刻的方法形成TFT的沟道区域保护层。
第三步,如图3所示,使用气相沉积法沉积N+a-Si形成掺杂半导体层6,再用溅射法(sputter)在该N+a-Si层上沉积一层金属膜,通过光刻的方式形成TFT的源极(source)7、漏极(drain)8和数据线(data line),并用干刻的方法切断N+a-Si层形成通电沟道。
第四步,如图4所示,用溅射法(sputter)方式沉积ITO层9,用光刻的方法制作形成ITO像素电极,使ITO像素电极与漏极8相连接,并在数据线(data line)、源极(source)和漏极(drain)上分别形成与之相同的图案的ITO层9。
根据上述的制作方法,可得到一种采用背沟道保护型的TFT元件的阵列基板,如图4中所示:玻璃基板1上设有金属薄膜2,在金属薄膜2之上分别设有SiNx绝缘层3和a-Si半导体层4,以形成TFT元件的栅极和有源层(绝缘层3和半导体层4)。在有源层之上,设有一层SiNx层5作为绝缘层,之上设有切断的、使沟道绝缘保护层5裸露出来的掺杂半导体层6和第二层金属层(对应于图4中的源极7和漏极8),以形成源极7和漏极8,源极7和漏极8之上还设有ITO层9,形成ITO像素电极。在本实施例中,其形成的TFT元件是背沟道保护型结构,有利于减小器件关态电流。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (11)
1.一种TFT阵列基板的制作方法,其特征在于,包括以下步骤:
A、依次沉积金属薄膜、绝缘层和半导体层后,用构图方法制作栅线和栅极;
B、沉积绝缘层,用构图方法制作沟道区域保护层;
C、依次沉积掺杂半导体层、金属层,用构图方法形成源极、漏极和数据线,并切断掺杂半导体层及金属层形成通电沟道;
D、沉积ITO层,用构图方法使ITO层形成像素电极。
2.如权利要求1所述的一种TFT阵列基板的制作方法,其特征在于,所述的步骤A中,先采用溅射法形成一层金属薄膜,再用气相沉积法在金属薄膜上依次沉积SiNx绝缘层和a-Si半导体层。
3.如权利要求2所述的一种TFT阵列基板的制作方法,其特征在于,所述的步骤A中,通过光刻法作为构图方法形成栅线和栅极。
4.如权利要求1所述的一种TFT阵列基板的制作方法,其特征在于,所述步骤B中,所述绝缘层为SiNx层,所述的SiNx层通过气相沉积法在半导体层上沉积形成。
5.如权利要求4所述的一种TFT阵列基板的制作方法,其特征在于,所述的步骤B中,通过光刻法作为构图方法形成TFT的沟道区域保护层。
6.如权利要求1所述的一种TFT阵列基板的制作方法,其特征在于,所述步骤C中,使用气相沉积法沉积N+a-Si形成掺杂半导体层,再用溅射法在该掺杂半导体层上沉积金属层。
7.如权利要求6所述的一种TFT阵列基板的制作方法,其特征在于,所述的步骤C中,通过光刻法作为构图方法形成TFT的源极、漏极和数据线。
8.如权利要求6所述的一种TFT阵列基板的制作方法,其特征在于,所述的步骤C中,通过干刻的方法切断掺杂半导体层形成通电沟道。
9.如权利要求1所述的一种TFT阵列基板的制作方法,其特征在于,所述步骤D中,所述ITO层是通过溅射法沉积形成的。
10.如权利要求9所述的一种TFT阵列基板的制作方法,其特征在于,所述的步骤D中,通过光刻法作为构图方法使ITO层形成像素电极,并使像素电极与漏极相连接,并在数据线、源极和漏极上分别形成与之相同的图案的ITO层。
11.一种使用如权利要求1-10所述的TFT阵列基板的制作方法制成的TFT阵列基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102801636A CN102299104A (zh) | 2011-09-20 | 2011-09-20 | Tft阵列基板的制作方法及tft阵列基板 |
PCT/CN2011/080504 WO2013040809A1 (zh) | 2011-09-20 | 2011-09-30 | Tft阵列基板的制作方法及tft阵列基板 |
US13/375,564 US20130071962A1 (en) | 2011-09-20 | 2011-09-30 | Method of Manufacturing TFT Array Substrate and TFT Array Substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102801636A CN102299104A (zh) | 2011-09-20 | 2011-09-20 | Tft阵列基板的制作方法及tft阵列基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102299104A true CN102299104A (zh) | 2011-12-28 |
Family
ID=45359419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011102801636A Pending CN102299104A (zh) | 2011-09-20 | 2011-09-20 | Tft阵列基板的制作方法及tft阵列基板 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102299104A (zh) |
WO (1) | WO2013040809A1 (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014005348A1 (zh) * | 2012-07-02 | 2014-01-09 | 深圳市华星光电技术有限公司 | 一种阵列基板的制作方法、阵列基板和液晶显示装置 |
US8900938B2 (en) | 2012-07-02 | 2014-12-02 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Manufacturing method of array substrate, array substrate and LCD device |
WO2015035715A1 (zh) * | 2013-09-12 | 2015-03-19 | 京东方科技集团股份有限公司 | Tft阵列基板制作方法及tft阵列基板、显示设备 |
CN105097841A (zh) * | 2015-08-04 | 2015-11-25 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
US9530808B2 (en) | 2013-09-12 | 2016-12-27 | Boe Technology Group Co., Ltd. | TFT array substrate, manufacturing method thereof, and display device |
WO2018192052A1 (zh) * | 2017-04-17 | 2018-10-25 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板结构及阵列基板的制备方法 |
US10192909B2 (en) | 2017-04-17 | 2019-01-29 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate structure and manufacturing method of array substrate |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101009248A (zh) * | 2006-01-24 | 2007-08-01 | 财团法人工业技术研究院 | 薄膜晶体管阵列的制造方法及其结构 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003017706A (ja) * | 2001-07-02 | 2003-01-17 | Idemitsu Kosan Co Ltd | Tft基板、それを用いた液晶表示装置及びその製造方法 |
CN100466266C (zh) * | 2006-04-21 | 2009-03-04 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板及制造方法 |
WO2009020168A1 (en) * | 2007-08-07 | 2009-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device having the display device, and method for manufacturing thereof |
CN101615594A (zh) * | 2009-08-14 | 2009-12-30 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板的制造方法 |
KR101711870B1 (ko) * | 2009-12-23 | 2017-03-06 | 삼성디스플레이 주식회사 | 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판 |
-
2011
- 2011-09-20 CN CN2011102801636A patent/CN102299104A/zh active Pending
- 2011-09-30 WO PCT/CN2011/080504 patent/WO2013040809A1/zh active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101009248A (zh) * | 2006-01-24 | 2007-08-01 | 财团法人工业技术研究院 | 薄膜晶体管阵列的制造方法及其结构 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014005348A1 (zh) * | 2012-07-02 | 2014-01-09 | 深圳市华星光电技术有限公司 | 一种阵列基板的制作方法、阵列基板和液晶显示装置 |
US8900938B2 (en) | 2012-07-02 | 2014-12-02 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Manufacturing method of array substrate, array substrate and LCD device |
WO2015035715A1 (zh) * | 2013-09-12 | 2015-03-19 | 京东方科技集团股份有限公司 | Tft阵列基板制作方法及tft阵列基板、显示设备 |
US9530808B2 (en) | 2013-09-12 | 2016-12-27 | Boe Technology Group Co., Ltd. | TFT array substrate, manufacturing method thereof, and display device |
CN105097841A (zh) * | 2015-08-04 | 2015-11-25 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
WO2018192052A1 (zh) * | 2017-04-17 | 2018-10-25 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板结构及阵列基板的制备方法 |
US10192909B2 (en) | 2017-04-17 | 2019-01-29 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate structure and manufacturing method of array substrate |
Also Published As
Publication number | Publication date |
---|---|
WO2013040809A1 (zh) | 2013-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102299104A (zh) | Tft阵列基板的制作方法及tft阵列基板 | |
CN103700665B (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置 | |
CN102645803B (zh) | 像素单元,阵列基板、液晶面板、显示装置及其制造方法 | |
CN102629584B (zh) | 一种阵列基板及其制造方法和显示器件 | |
CN103928406B (zh) | 阵列基板的制备方法、阵列基板、显示装置 | |
CN102956713B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
CN102629577A (zh) | 一种tft阵列基板及其制造方法和显示装置 | |
CN102709234B (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
CN103309105B (zh) | 阵列基板及其制备方法、显示装置 | |
CN101556417A (zh) | Ffs型tft-lcd阵列基板结构及其制造方法 | |
CN102629573B (zh) | 一种薄膜晶体管液晶显示器阵列基板及制作方法 | |
CN103489877A (zh) | 阵列基板及其制造方法和显示装置 | |
CN102723279A (zh) | 一种金属氧化物薄膜晶体管的制作方法 | |
CN106783737A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
CN104167365A (zh) | 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置 | |
CN103489918A (zh) | 一种薄膜晶体管和阵列基板及其制造方法 | |
CN101661941B (zh) | Tft-lcd阵列基板结构及其制备方法 | |
CN104952932A (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
CN103022056B (zh) | 一种阵列基板及制备方法、显示装置 | |
CN105068335A (zh) | 一种ffs阵列基板的制造方法 | |
CN103018977A (zh) | 一种阵列基板及其制造方法 | |
CN101013709A (zh) | 一种tft阵列结构及其制作方法 | |
CN103700663B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN103441129A (zh) | 阵列基板及其制作方法和显示装置 | |
CN102629576A (zh) | 阵列基板及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20111228 |