CN101615594A - 薄膜晶体管阵列基板的制造方法 - Google Patents

Abstract

本发明涉及一种薄膜晶体管阵列基板的制造方法，该制造方法利用第一道多灰阶光罩形成栅极线、栅极、断续的数据线、源极、漏极和沟道，然后利用等离子体处理，形成沟道保护膜，最后通过第二道光罩形成像素电极和跨接电极。本发明提供的薄膜晶体管阵列基板的制造方法，利用等离子体形成沟道保护膜，省去钝化层，将整个阵列基板制造过程降低至两道光罩，减少工艺复杂性，降低成本。

Description

薄膜晶体管阵列基板的制造方法

技术领域

本发明涉及一种晶体管的制造方法，特别是涉及一种利用两次光刻工艺的薄膜晶体管阵列基板的制造方法。

背景技术

在现有的平面显示器技术中，薄膜晶体管液晶显示器(thin film transistorliquid crystal display，TFT-LCD)是目前最被广泛使用的一种平面显示器，它主要包括薄膜晶体管阵列基板，彩色滤光基板和液晶层。其中，彩色滤光基板具有一彩色滤光片(color filter)以及一共同电极(common electrode)；阵列基板具有横向延伸的栅极线(gate line)、纵向延伸的源极线(source lines，或称数据线)、位于栅极线与源极线交叉处附近的当作是开关组件的薄膜晶体管(TFT)，以及由栅极线和源极线所定义的区域中的像素电极。每一薄膜晶体管具有一栅极、一源极和一漏极。栅极从栅极线延伸出来，而源极从源极线延伸出来。漏极通常是借助于一接触孔(contact hole)而电性连接像素电极。液晶显示器还包括垫部分(pad portions)。垫部分包含有多个栅极垫以及多个源极垫(或数据垫)，其中栅极垫用来提供信号电压至栅极线，而源极垫用来提供数据电压至源极线。这些栅极垫以及多个源极垫位于非显示区。

为了制造阵列基底，必须在阵列基板上重复进行例如是沉积、微影蚀刻等制程。然而在现有的阵列基底制程中，通常会使用4-5道的光掩膜数，因此有制造成本高以及制程复杂的缺点。若能有效地减少薄膜晶体管制程的光掩膜数，即降低薄膜晶体管组件制造的曝光制程次数，就可以减少制造时间、增加产能，进而降低制造成本且提升产品制造良率。

发明内容

本发明所要解决的技术问题是提供一种薄膜晶体管阵列基板的制造方法，减少工艺复杂性，降低成本。

本发明为解决上述技术问题而采用的技术方案是提供一种薄膜晶体管阵列基板的制造方法，包括以下步骤：

提供一基板，并在该基板上依次沉积第一金属层、栅绝缘层、非晶硅层、欧姆接触层和第二金属层，其后在金属表面上涂覆第一光刻胶层；利用第一道多灰阶光罩刻蚀形成栅极线、栅极、断续的数据线、源极、漏极、沟道、栅极焊盘、源极下焊盘和源极上焊盘；利用等离子体形成沟道保护膜；去除剩余第一光刻胶层，裸露源极、漏极和源极上焊盘；在该基板上继续沉积透明导电层，其后涂覆第二光刻胶层，利用第二道光罩刻蚀透明导电层形成像素电极和连接断续数据线的跨接电极。

上述薄膜晶体管阵列基板的制造方法中，所述利用第一道多灰阶光罩刻蚀形成栅极线、栅极、断续的数据线、源极、漏极、沟道、栅极焊盘、源极下焊盘和源极上焊盘，包括：

利用第一光罩形成第一光刻胶图案，其具有栅极垫区、薄膜晶体管区、储存电容区和源极垫区，所述薄膜晶体管区包括源极区、沟道区和漏极区，其中覆盖栅极垫区的光刻胶具有第四厚度，覆盖储存电容区的光刻胶具有第三厚度，覆盖沟道区的光刻胶具有第二厚度，覆盖源极区、漏极区和源极垫区的光刻胶具有第一厚度，且第四厚度＜第三厚度＜第二厚度＜第一厚度；

以该第一光刻胶图案为掩膜，刻蚀去除无光刻胶区的第二金属层、欧姆接触层、非晶硅层、栅极绝缘层及第一金属层，第一金属层上形成栅极焊盘、栅极线、栅极、储存电极和源极下焊盘，第二金属层上形成断续的数据线和源极上焊盘，所述数据线在和所述栅极线交汇处断开；

灰化去除第四厚度光刻胶层，同时减薄其它厚度的光刻胶层后刻蚀，裸露栅极焊盘；

灰化去除第三厚度光刻胶层，同时减薄其它厚度的光刻胶层后，刻蚀去除储存电容区的第二金属层、欧姆接触层和非晶硅层；

灰化去除第二厚度光刻胶层，同时减薄第一厚度的光刻胶层后，刻蚀沟道区的第二金属层和欧姆接触层形成源极、沟道和漏极

上述薄膜晶体管阵列基板的制造方法中，所述利用等离子体形成沟道保护膜的方法包括将沟道暴露在O2或N2等离子体中，以便形成SiOx或SiNx膜。

上述薄膜晶体管阵列基板的制造方法中，所述沉积透明导电层的方法包括通过溅射形成氧化铟锡层或氧化铟锌层。

上述薄膜晶体管阵列基板的制造方法中，所述第二道光罩为普通二灰阶光罩。

上述薄膜晶体管阵列基板的制造方法中，所述数据线下面保留的第一金属层薄膜形成浮接金属电极。

上述薄膜晶体管阵列基板的制造方法中，所述储存电容区保留的第一金属层、栅绝缘层和透明导电层薄膜形成储存电容。

本发明对比现有技术有如下的有益效果：本发明提供的薄膜晶体管阵列基板的制造方法，利用等离子体形成沟道保护膜，省去钝化层，将整个阵列基板制造过程降低至两道光罩，减少工艺复杂性；本发明刻蚀图形时，所用的掩膜采用曝光后形成的光刻胶图形或灰化后形成的光刻胶图形，不再需要牺牲层做掩膜，降低成本。此外，本发明方法制造出来的阵列基板，由于省去钝化层，降低了绝缘层厚度，有效提高了储存电容值；本发明制造出的基板的数据线下面形成有浮接金属电极，可用来修复数据线断线，提高产品良率。

附图说明

图1为本发明的一种薄膜晶体管阵列基板的上视示意图。

图2A至图2L为本发明利用第一道光掩膜板的制造流程图。

图2A为本发明沉积第一金属层、栅绝缘层、有源层、欧姆接触层、第二金属层及涂覆光刻胶层后阵列基板的截面图；

图2B为采用第一道光罩进行掩膜、曝光和显影后得到的图案；

图2C为图2B中无光刻胶覆盖区域进行刻蚀后得到的图案；

图2D为光刻胶减薄后得到的图案；

图2E为栅极垫区进行刻蚀后得到的图案；

图2F为光刻胶第二次减薄后得到的图案；

图2G为储存电容区进行刻蚀后得到的图案；

图2H为光刻胶第三次减薄后得到的图案；

图2I为薄膜晶体管沟道区进行刻蚀后得到的图案；

图2J为等离子处理的示意图；

图2K为形成沟道保护膜的图案；

图2L为本发明第一道光罩光刻胶剥离后得到的图案；

图3A至图3C为本发明利用第二道光掩膜板的制造流程图。

图3A为本发明沉积透明导电层后像素的截面图；

图3B为本发明第二道普通光罩进行掩膜、曝光和显影后得到的图案；

图3C为刻蚀ITO后阵列基板的图案。

图4为本发明提供的一像素结构的上视示意图。

图5为本发明数据线发生断路时修复示意图。

图6为沿图5 B-B’线的截面图。

图中：

1基板            2、4光掩膜板    3光刻胶层

11栅极垫区       12 TFT区        13储存电容区

14源极垫区       31、32、33、34、51光刻胶图案

61数据线         62源极          63漏极

64栅极线         65像素电极      66栅极

67储存电容线     68栅极焊盘      69源极下焊盘

70源极上焊盘     71跨接电极

81断线处         82、83焊接点    84浮接金属电极

101第一金属层    102栅绝缘层     103非晶硅层

104欧姆接触层    105第二金属层   106沟道保护膜

107透明导电层

具体实施方式

下面结合附图及典型实施例对本发明作进一步说明。

图1为本发明的一种薄膜晶体管阵列基板的上视示意图。其中，11为一栅极垫区、12为一薄膜晶体管区、13为一储存电容区和14为一源极垫区。图2至图3为AA′截面图的阵列基板各部分的制作流程图。

本发明的制作流程如下：

第一道光罩

首先，在阵列基板1(玻璃等)上依次沉积第一金属层101、栅绝缘层如氮化硅(SiNx)102、有源层如非晶硅(a-Si)103、欧姆接触层(n+a-Si)104、第二金属层105，之后形成一光刻胶层3于第二金属层105上，如图2A所示。

提供一具有五种不同光穿透率的光掩膜板2，对光刻胶3进行曝光显影。在每一像素中，此实施例的光掩膜板2具有多个第一透光区21a、21b、21c，第二透光区22a，第三透光区23a，第四透光区24a和第五透光区25a、25b、25c、25d、25e，其透光性依次增强。另外光刻胶层3为正性光刻胶层。当然，本发明的光刻胶不仅局限于正性光刻胶，也可以是负性光刻胶。

显影后所产生的光刻胶图案31具有四种不同厚度，请同时参考图2B：

(1)在对应于栅极垫区11的光刻胶具有第四厚度d4；

(2)在对应于薄膜晶体管区12的沟道区处的光刻胶具有第二厚度d2，对应于源极/漏极区的光刻胶具有第一厚度d1；

(3)在对应于储存电容区13的光刻胶具有第三厚度d3；

(4)在对应于源极垫区14的光刻胶具有第一厚度d1；

(5)除了上述区域外，其余各位置处的光刻胶完全去除。

且该第一厚度d1大于第二厚度d2大于第三厚度d3大于d4。

之后，如图2C所示，依次蚀刻无光刻胶区的第二金属层105、欧姆接触层104、非晶硅层103、栅极绝缘层102、及第一金属层101。这样就可以把栅极线和数据线于交叉处断开，以免造成信号干扰。为了绝缘第一金属层与后续的透明电极，第一金属层作过刻蚀处理。

然后，对光刻胶图案31进行灰化处理，灰化后形成光刻胶图案32，如图2D所示。其中，对应于栅极垫区11的光刻胶被完全移除，储存电容区13、薄膜晶体管区12和源极垫区14的光刻胶被减薄。

接着，对栅极垫区11进行刻蚀，暴露出出第一金属层，形成如图2E所示的图形。

再对光刻胶图案32进行灰化处理，灰化后得到光刻胶图图案33，如图2F所示。其中，对应于储存电容区13的光刻胶被完全移除，其余部分的光刻胶被减薄。

然后，依次刻蚀掉储存电容区13的第二金属层105、欧姆接触层104，形成如图2G所示的图形。

再对光刻胶图案33进行灰化处理，灰化后的光刻胶图案34如图2H。其中，对应于薄膜晶体管12通道区的光刻胶被完全移除，其余部分的光刻胶被减薄。

然后，依次刻蚀掉薄膜晶体管沟道区的第二金属层105、欧姆接触层104，形成如图2I所示的图形。

接着，通过使用光刻胶图案34作为掩模将沟道部分的已暴露的半导体层103的表面暴露在O2或N2等离子体中，如图2J所示。然后，O2或N2与包含在半导体层103中的硅进行反应，由此形成SiOx或SiNx的沟道保护膜106，如图2K所示。该沟道保护膜防止由于后期形成工艺，(即剥离和清洗)中使用的剥离液和清洗液而导致沟道部分的半导体层103的损坏。

最后，将薄膜晶体管12源极/漏极区及数据接垫区14处的光刻胶34剥离掉，此时，所有图形上光刻胶已全部剥离，如图2L所示。

第二道光罩

接着，在图2L图案上沉积透明导电层，如氧化铟锡(ITO)，氧化铟锌(IZO)107于保护膜106上，如图3A所示。

然后，在图3A上涂覆一层光刻胶(未示出)，采用第二道普通光掩膜板4，该光掩膜板只有两种不同的透光区域，41a，41b，41c，41d完全透光，42a，42b，42c完全不透光。该光掩膜板为普通光罩，相对于多灰阶光罩，具有价格便宜等优点。经曝光后，形成光刻胶图案51如图3B所示。

最后，请参见图3C，利用刻蚀工艺将未受光刻胶图案51保护的透明导电层刻蚀掉，形成像素电极65和连接断续数据线的跨接电极。透明电极与栅极之间的间隙，可以保证栅极信号与透明电极信号不会发生干扰。这样，就可以完成整个阵列基板的制造过程。

如图3C所示，本发明储存电容区13保留的第一金属层、栅绝缘层和透明导电层薄膜形成储存电容。根据公知的信息，储存电容值与绝缘层厚度成反比。本发明的储存电容只包括栅绝缘层102，而没有现有的钝化层绝缘膜，因此，可大大降低绝缘层厚度，提高储存电容值，有效提高了像素开口率。

图4为本发明提供的一像素结构的上视示意图。

请同时参见图3C和图4，通过上述工艺，本发明提供一种薄膜晶体管液晶显示器阵列基板的像素结构，包括基板1、栅极线64、栅极66、栅绝缘层、有源层、欧姆接触层、数据线61、源极62、漏极63及像素电极65。实施例如图4所示，数据线61和源极62、漏极63下保留有第一金属层、栅绝缘层、有源层和欧姆接触层薄膜，数据线61呈断续状分布在栅极线64之间，通过跨接电极71连接断续的数据线。栅极线64与储存电容线67平行贯穿整个面板显示区；形成的数据线提供信号到源极62。同时，数据线下面保留的第一金属层薄膜形成浮接金属电极。

图5为本发明数据线发生断路的修复示意图。图6为图5数据线修复方法的B-B’截面图。请同时结合图5和图6说明修复数据线断路的方法。当数据线61在断线处81发生断路时，这时信号就无法到达断路下面的像素，因此造成不正常的显示，降低产品良率。采用本发明的制造方法获得的结构可有效解决断路的问题。如图5和6所示，在焊接点82和83两处采用激光修复的方法，将数据线61与浮接金属电极连接起来。这样，数据信号就可以正常到达断路下面的像素，使面板正常显示。由于浮接金属电极位于每一根数据线61的下方，因此在发生断路的位置均可以采用上述的方法进行修复，从而提高产品的良率。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (7)

1、一种薄膜晶体管阵列基板的制造方法，包括以下步骤：

提供一基板，并在该基板上依次沉积第一金属层、栅绝缘层、非晶硅层、欧姆接触层和第二金属层，其后在金属表面上涂覆第一光刻胶层；

利用第一道多灰阶光罩刻蚀形成栅极线、栅极、断续的数据线、源极、漏极、沟道、栅极焊盘、源极下焊盘和源极上焊盘；

利用等离子体形成沟道保护膜；

去除剩余第一光刻胶层，裸露源极、漏极和源极上焊盘；

在该基板上继续沉积透明导电层，其后涂覆第二光刻胶层，利用第二道光罩刻蚀透明导电层形成像素电极和连接断续数据线的跨接电极。

2、根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述利用第一道多灰阶光罩刻蚀形成栅极线、栅极、断续的数据线、源极、漏极、沟道、栅极焊盘、源极下焊盘和源极上焊盘，包括：

利用第一光罩形成第一光刻胶图案，其具有栅极垫区、薄膜晶体管区、储存电容区和源极垫区，所述薄膜晶体管区包括源极区、沟道区和漏极区，其中覆盖栅极垫区的光刻胶具有第四厚度，覆盖储存电容区的光刻胶具有第三厚度，覆盖沟道区的光刻胶具有第二厚度，覆盖源极区、漏极区和源极垫区的光刻胶具有第一厚度，且第四厚度＜第三厚度＜第二厚度＜第一厚度；

以该第一光刻胶图案为掩膜，刻蚀去除无光刻胶区的第二金属层、欧姆接触层、非晶硅层、栅极绝缘层及第一金属层，第一金属层上形成栅极焊盘、栅极线、栅极、储存电极和源极下焊盘，第二金属层上形成断续的数据线和源极上焊盘，所述数据线在和所述栅极线交汇处断开；

灰化去除第四厚度光刻胶层，同时减薄其它厚度的光刻胶层后刻蚀，裸露栅极焊盘；

灰化去除第三厚度光刻胶层，同时减薄其它厚度的光刻胶层后，刻蚀去除储存电容区的第二金属层、欧姆接触层和非晶硅层；

灰化去除第二厚度光刻胶层，同时减薄第一厚度的光刻胶层后，刻蚀沟道区的第二金属层和欧姆接触层形成源极、沟道和漏极。

3、根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述利用等离子体形成沟道保护膜的方法包括将沟道暴露在O2或N2等离子体中，以便形成SiOx或SiNx膜。

4、根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述沉积透明导电层的方法包括通过溅射形成氧化铟锡层或氧化铟锌层。

5、根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述第二道光罩为普通二灰阶光罩。

6、根据权利要求2所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述数据线下面保留的第一金属层薄膜形成浮接金属电极。

7、根据权利要求2所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述储存电容区保留的第一金属层、栅绝缘层和透明导电层薄膜形成储存电容。

Images