CN100578761C - 薄膜晶体管阵列基板制造方法 - Google Patents

薄膜晶体管阵列基板制造方法 Download PDF

Info

Publication number
CN100578761C
CN100578761C CN200810042574A CN200810042574A CN100578761C CN 100578761 C CN100578761 C CN 100578761C CN 200810042574 A CN200810042574 A CN 200810042574A CN 200810042574 A CN200810042574 A CN 200810042574A CN 100578761 C CN100578761 C CN 100578761C
Authority
CN
China
Prior art keywords
layer
film transistor
connection pad
thin
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810042574A
Other languages
English (en)
Other versions
CN101350330A (zh
Inventor
秦丹丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing CEC Panda LCD Technology Co Ltd
Original Assignee
SVA Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SVA Group Co Ltd filed Critical SVA Group Co Ltd
Priority to CN200810042574A priority Critical patent/CN100578761C/zh
Publication of CN101350330A publication Critical patent/CN101350330A/zh
Application granted granted Critical
Publication of CN100578761C publication Critical patent/CN100578761C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列基板制造方法，该制造方法在基板上依次形成第一金属层、栅绝缘层、有源层、欧姆接触层、第二金属层和透明导电层，其中在第一金属层上形成有栅极和栅极接垫，在第二金属层上形成有源极、漏极和数据接垫，在透明导电层上形成有像素电极以及和栅极接垫、数据接垫电接触的透明电极。本发明提供的薄膜晶体管阵列基板制造方法通过透明电极和接垫连接断续的栅极线、数据线，可把光罩数减少到三个，降低成本。另外，由于曝光次数的减少，每次曝光之间的误差也减少了，提高了产量和成品率。

Description

薄膜晶体管阵列基板制造方法
技术领域
本发明涉及一种液晶显示装置阵列基板制造方法，尤其涉及一种薄膜晶体管阵列基板制造方法。
背景技术
液晶显示器(liquid crystal display，LCD)是目前最被广泛使用的一种平面显示器，具有低功耗、外型薄、重量轻以及低驱动电压等特征。一般而言，LCD的显示区域包含多个子像素区域，每个子像素区域一般为两条栅极线(gate line，又称扫描线)与两条数据线(data line)交叉所定义的矩形或者其他形状区域，其内设置有薄膜晶体管(TFT)以及像素电极，薄膜晶体管充当开关元件。
然而在TFT-LCD中，薄膜晶体管阵列基板的制造工艺复杂，因为在制造过程中涉及到半导体工艺制程，需要多个掩模工艺，因此在制造薄膜晶体管时，最重要的考虑之一就是减少制造工艺步骤，进而降低制作成本。特别是，在制造工艺中所使用的光罩成本较高，因此若能减少光罩数目，则可有效降低制造成本。TFTLCD阵列基板的制造技术经历了从七道光罩技术发展到目前的五道光罩、四道光罩技术的发展过程。然而为了简化工艺步骤和节省制造成本，本领域技术人员仍然期望以更少的光掩膜数目来达到薄膜晶体管的同样效能。
发明内容
本发明所要解决的技术问题是提供一种薄膜晶体管阵列基板制造方法，能够有效减少光罩次数，从而简化制造工艺、降低制造成本。
本发明为解决上述技术问题而采用的技术方案是提供一种薄膜晶体管阵列基板的制造方法，包括以下步骤：提供一基板，并该基板上形成第一金属层、栅绝缘层、有源层、欧姆接触层、第二金属层，然后涂布光刻胶，其中所述第一金属层具有栅极接垫区和储存电容区，所述有源层具有薄膜晶体管沟道区，所述第二金属层具有数据接垫区、薄膜晶体管源极区和漏极区；
利用第一光罩形成一第一光刻胶图案，所述第一光罩使用一多灰阶掩膜板，该掩膜板对应所述数据接垫区、薄膜晶体管源极区和漏极区具有第一透光区，对应所述薄膜晶体管沟道区具有第二透光区，对应所述栅极接垫区和储存电容区具有第三透光区，其他部分具有第四透光区，第一透光区到第四透光区的透光强度依次增大，曝光后覆盖所述数据接垫区、薄膜晶体管源极区和漏极区的光刻胶层具有第一高度，覆盖所述薄膜晶体管沟道区的光刻胶具有第二高度，覆盖所述栅极接垫区和储存电容区的光刻胶层具有第三高度，该第一高度大于第二高度大于第三高度；
以该第一光刻胶图案为掩模，去除部分的该第二金属层、有源层、欧姆接触层、栅绝缘层和第一金属层；
去除该第一光刻胶图案的部分厚度，以暴露被第三高度光刻胶层所覆盖的栅极接垫区和储存电容区，经刻蚀形成栅极和储存电容；
继续去除该第一光刻胶图案的部分厚度，以暴露被第二高度光刻胶层所覆盖的薄膜晶体管沟道区，去除该沟道区的第二金属层和欧姆接触层以形成沟道；
继续去除该第一光刻胶图案的部分厚度，以暴露被第一高度光刻胶层所覆盖的薄膜晶体管的源极，漏极及数据接垫；
利用一第二光罩形成钝化层，经曝光、显影、刻蚀后，暴露栅极接垫和数据接垫；
利用一第三光罩形成像素电极，以及一透明电极于所述暴露栅极接垫之上，一透明电极于所述暴露数据接垫之上
上述薄膜晶体管阵列基板的制造方法，所述光刻胶层为正型光刻胶层。
本发明对比现有技术有如下的有益效果：本发明提供的薄膜晶体管阵列基板制造方法可把光罩数减少到三个，降低成本。另外，由于曝光次数的减少，每次曝光之间的误差也减少了，提高了产量和成品率。
附图说明
图1A为本发明沉积了第一金属层、栅绝缘层、有源层、欧姆接触层、第二金属层及涂覆光刻胶层后基板的截面图。
图1B为本发明采用第一道光罩进行掩模、曝光和显影后得到的图案。
图1C为图1B中无光刻胶覆盖区域进行刻蚀后得到的图案。
图1D为光刻胶减薄后得到的图案。
图1E为栅极接垫区和储存电容区进行刻蚀后得到的图案。
图1F为光刻胶第二次减薄后得到的图案。
图1G为薄膜晶体管沟道区进行刻蚀后得到的图案。
图1H为本发明第一道光罩光刻胶剥离后得到的图案。
图2为本发明第二道光罩形成钝化层后的图案。
图3为本发明第三道光罩形成像素电极后的图案。
图4为本发明一像素结构图案。
图5为本发明另一像素结构图案。
图中
1基板            2掩膜板          3光刻胶层
11栅极接垫区     12薄膜晶体管区   12a像素连接区
13存储电容区     14数据接垫区     21a第一透光区
21b第一透光区    21c第一透光区    22a第二透光区
23a第三透光区    23b第三透光区    24a第四透光区
24b第四透光区    24c第四透光区    24d第四透光区
24e第四透光区    31光刻胶图形     32光刻胶图形
33光刻胶图形     40栅极           41数据线
42源极           43漏极           44栅极线
45像素电极       46栅极接垫       47数据接垫
101第一金属层    102栅绝缘层      103有源层
104欧姆接触层    105第二金属层    106钝化层
d1第一厚度       d2第二厚度       d3第三厚度
具体实施方式
下面结合附图和实施例对本发明作进一步的描述。
请参照图1A至1H，其为本发明一较佳实施例的第一道光罩。
首先，如图1A所示，在基板1上依次沉积第一金属层101、栅绝缘层102、有源层103、欧姆接触层104、第二金属层105，其中基板1可以用玻璃，栅绝缘层102可以用氮化硅(SiNx)，有源层103使用非晶硅(a-Si)，欧姆接触层104为n+a-Si，之后形成一光刻胶层3于第二金属层105上。每一像素具有一栅极接垫区11、一薄膜晶体管区12、一储存电容区13和一数据接垫区14。
提供一具有四种不同光穿透度的掩膜板2，对上述光刻胶层3进行曝光显影。在每一像素中，本实施例中的掩膜板2具有多个第一透光区21a、21b、21c，第二透光区22a，第三透光区23a、23b，和第四透光区24a、24b、24c、24d、24e。第一透光区到第四透光区的透光强度依次增大。光刻胶层3为正型光刻胶层。
显影后所产生的光刻胶图形31具有三种不同厚度，请接着参考图1B：
(1)在对应于栅极接垫区11和储存电容区13的光刻胶具有第三厚度d3，而对应于栅极接垫区11和储存电容区13外围处的光刻胶完全去除；
(2)在对应于薄膜晶体管区12的沟道区处的光刻胶具有第二厚度d2，对应于源极和漏极区的光刻胶具有第一厚度d1；
(3)在对应于数据接垫区14的光刻胶具有第一厚度d1；
(4)其他处的光刻胶完全去除；
且该第一厚度d1大于第二厚度d2大于第三厚度d3。
之后，如图1C所示，依次蚀刻掉无光刻胶区的第二金属层105、欧姆接触层104、非晶硅层103、栅极绝缘层102及第一金属层101。
然后，对光刻胶图形31进行薄化处理，薄化后的光刻胶图形32如图1D。其中，对应于栅极接垫区11和储存电容区13的光刻胶被完全移除，薄膜晶体管区12和数据接垫区14的光刻胶被减薄。
接着，如图1E所示，对栅极接垫区11和储存电容区13进行刻蚀，暴露出第一金属层，形成栅极接垫和储存电容电极。
再对光刻胶图形32进行减薄处理，薄化后的光刻胶图形33如图1F。其中，对应于薄膜晶体管区12沟道区的光刻胶被完全移除，其余部分的光刻胶被减薄。
然后，如图1G所示，依次刻蚀掉薄膜晶体管沟道区的第二金属层105、欧姆接触层104，形成沟道。
接着，如图1H所示，移除掉薄膜晶体管区12源极区、漏极区及数据接垫区14处的光刻胶，以暴露被第一厚度d1光刻胶所覆盖的薄膜晶体管的源极，漏极及数据接垫，此时，所有图形上光刻胶已全部移除。
请参照图2，其为本发明第二道光罩形成钝化层后的图案。在如图1H所形成的图案上继续沉积钝化层106，经曝光、显影、刻蚀后，对应于栅极接垫区11的钝化层被移除，暴露出第一金属层；对应于数据接垫区14和晶体管像素连接区12a的钝化层被移除，暴露出第二金属层。
最后，请参照图3，形成一透明导电层(图未示)于钝化硅层106上，经过图案化后，形成一透明电极于栅极接垫区11裸露的第一金属层上，即形成一透明电极1071于栅极接垫46上；形成一透明电极于数据接垫区14及薄膜晶体管像素连接区12a裸露的第二金属层上，即形成一像素电极45于晶体管像素连接区12a上，一透明电极1072于数据接垫47上。
经过上述三道光罩，本发明提供一种薄膜晶体管液晶显示器阵列基板的像素结构如图4所示，请结合图3，本发明提供的阵列基板的像素结构包括基板1、栅极线44、栅极40、栅绝缘层102、有源层103、欧姆接触层104、数据线41、源极42、漏极43及像素电极45。其中，栅极线44、栅极40形成于第一金属层101上，第一金属层101上还形成有储存电容和栅极接垫46；源极42和漏极43形成于第二金属层102上；像素电极45形成于透明导电层上，透明导电层还形成有透明电极1071。数据线41和源极42、漏极43下保留有第一金属层101、栅绝缘层102、有源层103和欧姆接触层104，栅极线44呈断续状分布在数据线41之间，透明电极1071通过栅极接垫46连接断续的栅极线44。
本发明提供的薄膜晶体管液晶显示器阵列基板的像素结构，对数据线也可以由透明电极通过数据接垫连接，如图5所示，请结合图3，本发明提供的阵列基板的像素结构包括基板1、栅极线44、栅极40、栅绝缘层102、有源层103、欧姆接触层104、数据线41、源极42、漏极43及像素电极45。其中，栅极线44、栅极40形成于第一金属层101上；源极42和漏极43形成于第二金属层102上，第二金属层102上还形成有数据接垫47；像素电极45形成于透明导电层上，透明导电层还形成有透明电极1072。数据线41和源极42、漏极43下保留有第一金属层101、栅绝缘层102、有源层103和欧姆接触层104，数据线41呈断续状分布在栅极线44之间，透明电极1072通过数据接垫47连接断续的数据线41。
综上所述，本发明提供的薄膜晶体管阵列基板制造方法通过透明电极和接垫连接断续的栅极线、数据线，可把光罩数减少到三个，降低成本。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (2)

1.一种薄膜晶体管阵列基板的制造方法，包括以下步骤：
提供一基板，并该基板上形成第一金属层、栅绝缘层、有源层、欧姆接触层、第二金属层，然后涂布光刻胶，其中所述第一金属层具有栅极接垫区和储存电容区，所述有源层具有薄膜晶体管沟道区，所述第二金属层具有数据接垫区、薄膜晶体管源极区和漏极区；
利用第一光罩形成一第一光刻胶图案，所述第一光罩使用一多灰阶掩膜板，该掩膜板对应所述数据接垫区、薄膜晶体管源极区和漏极区具有第一透光区，对应所述薄膜晶体管沟道区具有第二透光区，对应所述栅极接垫区和储存电容区具有第三透光区，其他部分具有第四透光区，第一透光区到第四透光区的透光强度依次增大，曝光后覆盖所述数据接垫区、薄膜晶体管源极区和漏极区的光刻胶层具有第一高度，覆盖所述薄膜晶体管沟道区的光刻胶具有第二高度，覆盖所述栅极接垫区和储存电容区的光刻胶层具有第三高度，该第一高度大于第二高度大于第三高度；
以该第一光刻胶图案为掩模，去除部分的该第二金属层、有源层、欧姆接触层、栅绝缘层和第一金属层；
去除该第一光刻胶图案的部分厚度，以暴露被第三高度光刻胶层所覆盖的栅极接垫区和储存电容区，经刻蚀形成栅极和储存电容；
继续去除该第一光刻胶图案的部分厚度，以暴露被第二高度光刻胶层所覆盖的薄膜晶体管沟道区，去除该沟道区的第二金属层和欧姆接触层以形成沟道；
继续去除该第一光刻胶图案的部分厚度，以暴露被第一高度光刻胶层所覆盖的薄膜晶体管的源极，漏极及数据接垫；
利用一第二光罩形成钝化层，经曝光、显影、刻蚀后，暴露栅极接垫和数据接垫；
利用一第三光罩形成像素电极，以及一透明电极于所述暴露栅极接垫之上，一透明电极于所述暴露数据接垫之上。
2.根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述光刻胶层为正型光刻胶层。
CN200810042574A 2008-09-05 2008-09-05 薄膜晶体管阵列基板制造方法 Expired - Fee Related CN100578761C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810042574A CN100578761C (zh) 2008-09-05 2008-09-05 薄膜晶体管阵列基板制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810042574A CN100578761C (zh) 2008-09-05 2008-09-05 薄膜晶体管阵列基板制造方法

Publications (2)

Publication Number Publication Date
CN101350330A CN101350330A (zh) 2009-01-21
CN100578761C true CN100578761C (zh) 2010-01-06

Family

ID=40269044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810042574A Expired - Fee Related CN100578761C (zh) 2008-09-05 2008-09-05 薄膜晶体管阵列基板制造方法

Country Status (1)

Country Link
CN (1) CN100578761C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577254B (zh) * 2009-03-30 2011-03-23 上海广电光电子有限公司 薄膜晶体管阵列基板制造方法
CN103123910B (zh) 2012-10-31 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN102931138B (zh) * 2012-11-05 2015-04-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103178021B (zh) * 2013-02-28 2015-02-11 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板
CN104716091B (zh) * 2013-12-13 2018-07-24 昆山国显光电有限公司 阵列基板的制备方法、阵列基板和有机发光显示器件
CN103762199B (zh) * 2013-12-31 2016-05-18 深圳市华星光电技术有限公司 一种液晶显示器的阵列基板的制造方法
CN105140181A (zh) * 2015-09-21 2015-12-09 京东方科技集团股份有限公司 Tft阵列基板的制造方法、tft阵列基板及显示装置
CN108573928B (zh) 2018-04-13 2020-12-29 Tcl华星光电技术有限公司 一种tft阵列基板的制备方法及tft阵列基板、显示面板
CN113206038B (zh) * 2021-04-30 2022-04-01 北海惠科光电技术有限公司 阵列基板制造方法及显示面板制造方法

Also Published As

Publication number Publication date
CN101350330A (zh) 2009-01-21

Similar Documents

Publication Publication Date Title
CN100578761C (zh) 薄膜晶体管阵列基板制造方法
US9070848B2 (en) Array substrate and liquid crystal display
CN108231671B (zh) 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置
US11114474B2 (en) Thin film transistor, manufacturing method thereof, array substrate, and display panel
KR101398094B1 (ko) 액정 디스플레이 및 어레이 기판
KR20180076661A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
CN101359634A (zh) 薄膜晶体管阵列基板制造方法
CN102023432B (zh) Ffs型tft-lcd阵列基板及其制造方法
US7982218B2 (en) TFT array substrate and method for forming the same
CN102375277A (zh) 液晶显示装置及其制造方法
CN102466936B (zh) 阵列基板、液晶显示器及阵列基板的制造方法
CN101609236A (zh) 薄膜晶体管阵列基板制造方法
US8698148B2 (en) Display devices and fabrication methods thereof
CN100511653C (zh) 薄膜晶体管及其应用的显示元件的制造方法
CN100440539C (zh) 液晶显示装置及其制造方法
TWI335483B (en) Pixel structure and liquid crystal display panel
CN101615594A (zh) 薄膜晶体管阵列基板的制造方法
EP3690927A1 (en) Manufacturing method of tft array substrate and structure of tft array substrate
CN100552519C (zh) 半穿透反射式液晶显示阵列基板的像素结构及制造方法
CN101587861A (zh) 薄膜晶体管阵列基板制造方法
CN201251667Y (zh) 薄膜晶体管阵列基板
CN103293803A (zh) 用于ffs模式液晶显示器的阵列基板及其制造方法
CN106990592A (zh) 一种显示面板及其制造方法
CN203561812U (zh) 一种阵列基板及显示装置
CN101256985B (zh) 一种薄膜晶体管阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NANJING CEC-PANDA LCD TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SVA (GROUP) CO., LTD.

Effective date: 20110623

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 200233 BUILDING 3, NO. 757, YISHAN ROAD, XUHUI DISTRICT, SHANGHAI TO: 210038 NO. 9, HENGYI ROAD, NANJING ECONOMIC AND TECHNOLOGICAL DEVELOPMENT ZONE, NANJING CITY, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20110623

Address after: 210038 Nanjing economic and Technological Development Zone, Jiangsu Province, Hengyi Road, No. 9, No.

Patentee after: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd.

Address before: 200233, Shanghai, Yishan Road, No. 757, third floor, Xuhui District

Patentee before: SVA OPTRONICS

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100106

CF01 Termination of patent right due to non-payment of annual fee