CN201251667Y - 薄膜晶体管阵列基板 - Google Patents
薄膜晶体管阵列基板 Download PDFInfo
- Publication number
- CN201251667Y CN201251667Y CNU2008201527680U CN200820152768U CN201251667Y CN 201251667 Y CN201251667 Y CN 201251667Y CN U2008201527680 U CNU2008201527680 U CN U2008201527680U CN 200820152768 U CN200820152768 U CN 200820152768U CN 201251667 Y CN201251667 Y CN 201251667Y
- Authority
- CN
- China
- Prior art keywords
- layer
- film transistor
- connection pad
- gate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本实用新型公开了一种薄膜晶体管阵列基板，包括一绝缘基板、交叉排列的栅极线和数据线、形成于栅极线和数据线交叉位置的薄膜晶体管、由栅极线和数据线分隔区域限定的像素电极，所述栅极线形成于第一金属层、所述数据线形成于第二金属层，所述像素电极形成于透明导电层，其中，所述栅极线和/或数据线呈断续状分布，所述第一金属层还形成有栅极接垫，所述第二金属层还形成有数据接垫，所述透明导电层还形成有和所述栅极接垫和/或数据接垫电接触的透明电极。本实用新型提供的薄膜晶体管阵列基板通过透明电极和接垫连接断续的栅极线、数据线，可把光罩数减少到三个，降低成本。
Description
技术领域
本实用新型涉及一种液晶显示装置的阵列基板，尤其涉及一种薄膜晶体管阵列基板。
背景技术
液晶显示器(liquid crystal display，LCD)是目前最被广泛使用的一种平面显示器，具有低功耗、外型薄、重量轻以及低驱动电压等特征。一般而言，LCD的显示区域包含多个子像素区域，每个子像素区域一般为两条栅极线(gate line，又称扫描线)与两条数据线(data line)交叉所定义的矩形或者其他形状区域，其内设置有薄膜晶体管(TFT)以及像素电极，薄膜晶体管充当开关元件。
然而在TFT-LCD中，薄膜晶体管阵列基板的制造工艺复杂，因为在制造过程中涉及到半导体工艺制程，需要多个掩模工艺，因此在制造薄膜晶体管时，最重要的考虑之一就是减少制造工艺步骤，进而降低制作成本。特别是，在制造工艺中所使用的光罩成本较高，因此若能减少光罩数目，则可有效降低制造成本。TFTLCD阵列基板的制造技术经历了从七道光罩技术发展到目前的五道光罩、四道光罩技术的发展过程。然而为了简化工艺步骤和节省制造成本，本领域技术人员仍然期望以更少的光掩膜数目来达到薄膜晶体管的同样效能。
实用新型内容
本实用新型所要解决的技术问题是提供一种薄膜晶体管阵列基板，能够采用三道光罩制成，从而简化制造工艺、降低制造成本。
本实用新型为解决上述技术问题而采用的技术方案是提供一种薄膜晶体管阵列基板，包括一绝缘基板、交叉排列的栅极线和数据线、形成于栅极线和数据线交叉位置的薄膜晶体管、由栅极线和数据线分隔区域限定的像素电极，所述栅极线形成于第一金属层、所述数据线形成于第二金属层，所述像素电极形成于透明导电层，在第一金属层和第二金属层之间依次沉积有一栅绝缘层、一有源层和一欧姆接触层，其中，所述栅极线和/或数据线呈断续状分布，所述第一金属层还形成有栅极接垫，所述第二金属层还形成有数据接垫，所述透明导电层还形成有和所述栅极接垫和/或数据接垫电接触的透明电极。
本实用新型对比现有技术有如下的有益效果：本实用新型提供的薄膜晶体管阵列基板只需三道光罩就能制成，降低了生产成本。另外，由于曝光次数的减少，每次曝光之间的误差也减少了，提高了产量和成品率。
附图说明
图1A为本实用新型沉积了第一金属层、栅绝缘层、有源层、欧姆接触层、第二金属层及涂覆光刻胶层后基板的截面图。
图1B为本实用新型采用第一道光罩进行掩模、曝光和显影后得到的图案。
图1C为图1B中无光刻胶覆盖区域进行刻蚀后得到的图案。
图1D为光刻胶减薄后得到的图案。
图1E为栅极接垫区和储存电容区进行刻蚀后得到的图案。
图1F为光刻胶第二次减薄后得到的图案。
图1G为薄膜晶体管沟道区进行刻蚀后得到的图案。
图1H为本实用新型第一道光罩光刻胶剥离后得到的图案。
图2为本实用新型第二道光罩形成钝化层后的图案。
图3为本实用新型第三道光罩形成像素电极后的图案。
图4为本实用新型一像素结构图案。
图5为本实用新型另一像素结构图案。
图中
1 基板 2 掩膜板 3 光刻胶层
11 栅极接垫区 12 薄膜晶体管区 12a 像素连接区
13 存储电容区 14 数据接垫区 21a 第一透光区
21b 第一透光区 21c 第一透光区 22a 第二透光区
23a 第三透光区 23b 第三透光区 24a 第四透光区
24b 第四透光区 24c 第四透光区 24d 第四透光区
24e 第四透光区 31 光刻胶图形 32 光刻胶图形
33 光刻胶图形 40 栅极 41 数据线
42 源极 43 漏极 44 栅极线
45 像素电极 46 栅极接垫 47 数据接垫
101 第一金属层 102 栅绝缘层 103 有源层
104 欧姆接触层 105 第二金属层 106 钝化层
d1 第一厚度 d2 第二厚度 d3 第三厚度
具体实施方式
下面结合附图和实施例对本实用新型作进一步的描述。
请参照图1A至1H，其为制作本实用新型一较佳实施例的第一道光罩。
首先，如图1A所示，在基板1上依次沉积第一金属层101、栅绝缘层102、有源层103、欧姆接触层104、第二金属层105，其中基板1可以用玻璃，栅绝缘层102可以用氮化硅(SiNx)，有源层103使用非晶硅(a-Si)，欧姆接触层104为n+a-Si，之后形成一光刻胶层3于第二金属层105上。每一像素具有一栅极接垫区11、一薄膜晶体管区12、一储存电容区13和一数据接垫区14。
提供一具有四种不同光穿透度的掩膜板2，对上述光刻胶层3进行曝光显影。在每一像素中，本实施例中的掩膜板2具有多个第一透光区21a、21b、21c，第二透光区22a，第三透光区23a、23b，和第四透光区24a、24b、24c、24d、24e。第一透光区到第四透光区的透光强度依次增大。光刻胶层3为正型光刻胶层。
显影后所产生的光刻胶图形31具有三种不同厚度，请接着参考图1B：
(1)在对应于栅极接垫区11和储存电容区13的光刻胶具有第三厚度d3，而对应于栅极接垫区11和储存电容区13外围处的光刻胶完全去除；
(2)在对应于薄膜晶体管区12的沟道区处的光刻胶具有第二厚度d2，对应于源极和漏极区的光刻胶具有第一厚度d1；
(3)在对应于数据接垫区14的光刻胶具有第一厚度d1；
(4)其他处的光刻胶完全去除；
且该第一厚度d1大于第二厚度d2大于第三厚度d3。
之后，如图1C所示，依次蚀刻掉无光刻胶区的第二金属层105、欧姆接触层104、非晶硅层103、栅极绝缘层102及第一金属层101。
然后，对光刻胶图形31进行薄化处理，薄化后的光刻胶图形32如图1D。其中，对应于栅极接垫区11和储存电容区13的光刻胶被完全移除，薄膜晶体管区12和数据接垫区14的光刻胶被减薄。
接着，如图1E所示，对栅极接垫区11和储存电容区13进行刻蚀，暴露出第一金属层，形成栅极接垫和储存电容电极。
再对光刻胶图形32进行减薄处理，薄化后的光刻胶图形33如图1F。其中，对应于薄膜晶体管区12沟道区的光刻胶被完全移除，其余部分的光刻胶被减薄。
然后，如图1G所示，依次刻蚀掉薄膜晶体管沟道区的第二金属层105、欧姆接触层104，形成沟道。
接着，如图1H所示，移除掉薄膜晶体管区12源极区、漏极区及数据接垫区14处的光刻胶，以暴露被第一厚度d1光刻胶所覆盖的薄膜晶体管的源极，漏极及数据接垫，此时，所有图形上光刻胶已全部移除。
请参照图2，其为本实用新型第二道光罩形成钝化层后的图案。在如图1H所形成的图案上继续沉积钝化层106，经曝光、显影、刻蚀后，对应于栅极接垫区11的钝化层被移除，暴露出第一金属层；对应于数据接垫区14和晶体管像素连接区12a的钝化层被移除，暴露出第二金属层。
最后，请参照图3，形成一透明导电层(图未示)于钝化硅层106上，经过图案化后，形成一透明电极于栅极接垫区11裸露的第一金属层上，即形成一透明电极1071于栅极接垫46上；形成一透明电极于数据接垫区14及薄膜晶体管像素连接区12a裸露的第二金属层上，即形成一像素电极45于晶体管像素连接区12a上，一透明电极1072于数据接垫47上。
经过上述三道光罩，本实用新型提供一种薄膜晶体管液晶显示器阵列基板的像素结构如图4所示，请结合图3，本实用新型提供的阵列基板的像素结构包括基板1、栅极线44、栅极40、栅绝缘层102、有源层103、欧姆接触层104、数据线41、源极42、漏极43及像素电极45。其中，栅极线44、栅极40形成于第一金属层101上，第一金属层101上还形成有储存电容和栅极接垫46；源极42和漏极43形成于第二金属层102上；像素电极45形成于透明导电层上，透明导电层还形成有透明电极1071。数据线41和源极42、漏极43下保留有第一金属层101、栅绝缘层102、有源层103和欧姆接触层104，栅极线44呈断续状分布在数据线41之间，透明电极1071通过栅极接垫46连接断续的栅极线44。
本实用新型提供的薄膜晶体管液晶显示器阵列基板的像素结构，对数据线也可以由透明电极通过数据接垫连接，如图5所述，请结合图3，第二金属层102上还形成有数据接垫47；像素电极45形成于透明导电层上，透明导电层还形成有透明电极1072。数据线41和源极42、漏极43下保留有第一金属层101、栅绝缘层102、有源层103和欧姆接触层104，数据线41呈断续状分布在栅极线44之间，透明电极1072通过数据接垫47连接断续的数据线41。
综上所述，本实用新型提供的薄膜晶体管阵列基板通过透明电极和接垫连接断续的栅极线、数据线，只需三道光罩数即可制成，降低成本。
虽然本实用新型已以较佳实施例揭示如上，然其并非用以限定本实用新型，任何本领域技术人员，在不脱离本实用新型的精神和范围内，当可作些许的修改和完善，因此本实用新型的保护范围当以权利要求书所界定的为准。
Claims (1)
1.一种薄膜晶体管阵列基板，包括一绝缘基板、交叉排列的栅极线和数据线、形成于栅极线和数据线交叉位置的薄膜晶体管、由栅极线和数据线分隔区域限定的像素电极，所述栅极线形成于第一金属层、所述数据线形成于第二金属层，所述像素电极形成于透明导电层，在第一金属层和第二金属层之间依次沉积有一栅绝缘层、一有源层和一欧姆接触层，其特征在于，所述栅极线和/或数据线呈断续状分布，所述第一金属层还形成有栅极接垫，所述第二金属层还形成有数据接垫，所述透明导电层还形成有和所述栅极接垫和/或数据接垫电接触的透明电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2008201527680U CN201251667Y (zh) | 2008-09-05 | 2008-09-05 | 薄膜晶体管阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2008201527680U CN201251667Y (zh) | 2008-09-05 | 2008-09-05 | 薄膜晶体管阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201251667Y true CN201251667Y (zh) | 2009-06-03 |
Family
ID=40747339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2008201527680U Expired - Fee Related CN201251667Y (zh) | 2008-09-05 | 2008-09-05 | 薄膜晶体管阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201251667Y (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016123935A1 (zh) * | 2015-02-06 | 2016-08-11 | 京东方科技集团股份有限公司 | 一种掩膜板及阵列基板的制造方法 |
-
2008
- 2008-09-05 CN CNU2008201527680U patent/CN201251667Y/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016123935A1 (zh) * | 2015-02-06 | 2016-08-11 | 京东方科技集团股份有限公司 | 一种掩膜板及阵列基板的制造方法 |
| US9905593B2 (en) | 2015-02-06 | 2018-02-27 | Boe Technology Group Co., Ltd. | Mask plate and method for manufacturing array substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108231795B (zh) | 阵列基板、制作方法、显示面板及显示装置 | |
| CN100578761C (zh) | 薄膜晶体管阵列基板制造方法 | |
| CN108231671B (zh) | 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置 | |
| CN101581861B (zh) | 液晶显示装置及其制造方法 | |
| CN103268878B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
| KR101398094B1 (ko) | 액정 디스플레이 및 어레이 기판 | |
| CN100454122C (zh) | 能够减小漏电流的液晶显示装置及其制造方法 | |
| CN102023432B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN103187423B (zh) | 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板 | |
| CN104201152A (zh) | 制作显示面板的方法 | |
| CN101359634A (zh) | 薄膜晶体管阵列基板制造方法 | |
| CN104914640A (zh) | 一种阵列基板及其制作方法、显示面板、显示装置 | |
| CN101609236A (zh) | 薄膜晶体管阵列基板制造方法 | |
| KR20060113324A (ko) | 박막트랜지스터 및 이를 이용한 액정표시장치 | |
| CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
| US7982218B2 (en) | TFT array substrate and method for forming the same | |
| JP2010061095A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP2019504338A (ja) | 液晶パネルに用いられるアレイ基板及びその製造方法 | |
| CN104076567A (zh) | 阵列基板及其制造方法、显示装置 | |
| US8698148B2 (en) | Display devices and fabrication methods thereof | |
| WO2022193692A1 (zh) | 显示面板与显示装置 | |
| CN101645417A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN102569185A (zh) | 阵列基板及其制造方法和液晶显示器 | |
| CN102779783A (zh) | 一种像素结构及其制造方法、显示装置 | |
| CN101615594A (zh) | 薄膜晶体管阵列基板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090603 Termination date: 20100905 |