CN101587861A - 薄膜晶体管阵列基板制造方法 - Google Patents
薄膜晶体管阵列基板制造方法 Download PDFInfo
- Publication number
- CN101587861A CN101587861A CNA2009100533950A CN200910053395A CN101587861A CN 101587861 A CN101587861 A CN 101587861A CN A2009100533950 A CNA2009100533950 A CN A2009100533950A CN 200910053395 A CN200910053395 A CN 200910053395A CN 101587861 A CN101587861 A CN 101587861A
- Authority
- CN
- China
- Prior art keywords
- layer
- light shield
- photoresist layer
- substrate
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种薄膜晶体管阵列基板制造方法,该制造方法对栅层和硅岛层合用一道光罩,钝化层和透明导电层合用一道光罩,从而由5道光罩变为3道光罩实现,因而减少了两道光罩工序,简化制造过程,降低成本,提高产量。
Description
技术领域
本发明涉及一种半导体元件的制造方法,尤其涉及薄膜晶体管阵列基板制造方法。
背景技术
现在的液晶显示器主要以薄膜晶体管液晶显示器(TFT LCD)为主流,TFT LCD(Thin Film Transistor Liquid Crystal Display)的一般结构是具有彼此相对的薄膜晶体管阵列基板和彩膜基板,在两个基板之间设置衬垫料以保持盒间隙,并在该盒间隙之间填充液晶。
目前量产的TFT阵列基板通常采用五道或四道光罩工序。图1是现有TFT阵列基板五道光罩工艺流程图,图2是采用现有技术五道光罩工序的TFT阵列基板的平面图,图3A~3E是现有技术的TFT阵列基板的制作流程剖视图。参照图2和图3所示,现有技术的阵列基板在基板1上形成有彼此交叉的栅线11和数据线52,栅线11与数据线52的交叉区形成TFT 91。TFT 91包括栅极10、源极51和漏极50。所述栅极10形成在与基板1直接接触的第一金属层上,在栅极10上依次覆盖有栅绝缘层20、半导体层30、欧姆接触40、源极51、漏极50和钝化层60。栅极10连接到栅线11,源极51连接到数据线52。在由栅极10和数据线52交叉限定的像素区域中形成像素电极78,所述像素电极78通过接触孔70和TFT 91的漏极50相连。
以下将参照图1、图2和图3A~3E详细说明采用五道光罩工序的液晶面板的TFT阵列基板的制造方法。
步骤S101:提供一基板,溅射第一金属层(Gate金属层,栅层);
步骤S102:采用第一道光罩形成栅极,请参照图3A,采用第一道光罩在基板1上形成第一导电图案组,包括Gate金属层成膜,在玻璃表面形成金属膜;PR涂布后通过第一道光罩形成Gate图案,湿刻剥离后使第一金属层出现gate层图形,形成栅极10,扫描线,扫描线焊盘12;
步骤S103:制作栅绝缘层和半导体层(I层,硅岛层);
步骤S104:硅岛(a-Si)成型,请参照图3B,继续在基板上形成SiN层20、a-Si层30、n-Si层40;PR涂布后进行I-mask曝光,使光刻胶层出现Island层图形;干刻剥离后形成硅岛;
步骤S105:溅射第二金属层(Data金属层);
步骤106:源漏极(S/D)成型,请参照图3C,Data金属层成膜,PR涂布后通过data光罩曝光,使光刻胶层出现data层图形;湿刻后使金属层出现data层图形,形成源极51,漏极50,数据线52,数据线焊盘;然后利用干刻,刻蚀a-Si层,形成沟道91。
步骤107:制作钝化层;
步骤108:钝化刻蚀形成接触孔,请参照图3D,PA-SiN成膜,形成SiN绝缘层60;通过第四道光罩形成C层图形;利用接触孔干刻,刻蚀SiN层,形成像素内接触孔61,扫描线与数据线焊盘上接触孔;
步骤109:制作ITO透明导电层;
步骤110:像素电极成型;请参照图3E,ITO成膜,形成ITO透明导电层70;PR涂布,且PI光罩曝光后,使光刻胶层出现PI层图形;通过湿刻,在ITO透明导电层出现PI层图形、扫描线焊盘72和数据焊盘;
在液晶显示器中,由于TFT阵列基板需要半导体工序和多轮光罩工序,其制造工序很复杂并因此制造成本比较高,主要原因在于一轮光罩工序包括诸如薄膜沉积工序、清洗工序、光刻工序、蚀刻工序、光刻胶剥离和检查工序等多个工序。
为了解决这个问题,希望能够提供一种可以减少光罩工序数量的TFT阵列基板的制造方法。
发明内容
本发明所要解决的技术问题是提供一种采用多灰阶光罩而减少光罩工序数量的薄膜晶体管阵列基板制造方法。
本发明为解决上述技术问题而采用的技术方案是提供一种薄膜晶体管阵列基板制造方法,包括以下步骤:
提供一基板,并在该基板上连续沉积第一层金属、栅绝缘层、半导体层和一第一光刻胶层,利用一第一光罩形成栅线、栅极、栅焊盘以及硅岛,所述硅岛上留有光刻胶层;
在该基板上二次沉积栅绝缘层覆盖栅线、栅极和栅焊盘,之后进行剥离,露出硅岛;
在该基板上继续沉积第二金属层和一第二光刻胶层,利用一第二光罩形成数据线、源极、漏极和数据焊盘;
在该基板上继续沉积钝化层和一第三光刻胶层,利用一第三光罩形成接触孔,并通过灰化,去掉像素区域的光刻胶,保留其他区域光刻胶;
在该基板上沉积ITO透明导电层,经过剥离工序,使得非像素区的ITO与光刻胶一起被剥离掉,形成像素电极。
上述方法中,所述第一光罩为多灰阶光罩,经过第一光罩后硅岛上的光刻胶层具有较高高度,经过减薄光刻胶层部分厚度使得硅岛上留有光刻胶层。
上述方法中,所述第三光罩为多灰阶光罩,经过第三光罩后像素区域的光刻胶层具有较低高度,经过减薄光刻胶层部分厚度保留其他区域光刻胶。
上述方法中,所述减薄光刻胶层部分厚度的方法包括等离子体灰化工序。
本发明对比现有的五道光罩工序的薄膜晶体管阵列基板的制造方法有如下的有益效果:本发明使栅层和硅岛层合用一道光罩,钝化层和透明导电层合用一道光罩,从而由5道光罩变为3道光罩实现,因而减少了两道光罩工序,简化制造过程,降低成本,提高产量。
附图说明
图1是现有TFT阵列基板五道光罩工艺流程图。
图2是采用现有技术五道光罩工序的TFT阵列基板的平面图。
图3A~3E是现有技术的TFT阵列基板的制作流程剖视图。
图4是本发明TFT阵列基板三道光罩工艺流程图。
图5A本发明的第一道光罩工序的平面示意图。
图5B~5C是本发明第一道光罩工序及后续工序的流程剖视图。
图6A是本发明的第二道光罩工序的平面示意图。
图6B是本发明第二道光罩工序流程剖视图。
图7A是本发明的第三道光罩工序的平面示意图。
图7B~7D是本发明的第三道光罩工序及后续工序的流程剖视图。
具体实施方式
下面结合附图及典型实施例对本发明作进一步说明。
图4是本发明TFT阵列基板三道光罩工艺流程图,具体过程如下:
步骤S401:提供一基板,溅射第一金属层(Gate金属层);
步骤S402:制作栅绝缘层和半导体层;
步骤S403:涂布第一光刻胶层,采用第一道光罩形成栅极,硅岛(a-Si),所述硅岛区域保留有光刻胶;
步骤S404:二次制作栅绝缘层覆盖保护栅极;
步骤S405:剥离剩余的第一光刻胶层露出硅岛;
步骤406:溅射第二金属层(Data金属层);
步骤407:涂布第二光刻胶层,采用第二道光罩形成源漏极(S/D);
步骤408:制作钝化层;
步骤409:涂布第三光刻胶层,采用第三道光罩形成接触孔,非像素区域保留光刻胶;
步骤410:制作ITO透明导电层;
步骤110:剥离剩余的第三光刻胶层形成像素电极。
图3所示为根据本发明的TFT阵列基板中制造第一导电图案包括栅焊盘102,以及半导体层硅岛的平面图和截面图。
图5A本发明的第一道光罩工序的平面示意图;图5B~5C是本发明第一道光罩工序及后续工序的流程剖视图。
通过诸如溅射和PECVD的方法在下基板上依次形成栅金属层100、栅绝缘层200和a-Si层300以及n+Si层400。在G-PR的时候用HTM光罩,使得栅线、栅焊盘上的光刻胶的厚度只有硅岛部分的一半,其他部分没有光刻胶保护。通过干刻,没有光刻胶的地方的栅绝缘层和a-Si层、n+Si层被刻掉,再经过湿刻后,这些地方的栅层金属也被刻掉了,从而留下栅极、栅线和栅焊盘。接下来采用氧气等离子体执行灰化工序去除栅焊盘、栅线处光刻胶图案,并且降低硅岛301处光刻胶801的高度,再通过干刻去除栅线和栅焊盘处的半导体层和栅绝缘层,露出栅线和栅焊盘,形成第一导电层图案,如图5B。然后又在基板上沉积一层栅绝缘层200,之后进行剥离,即可将硅岛部上面的栅绝缘通过Lift off的方式去除掉,露出硅岛301。这样使得栅层(Gate层)和硅岛层(I层)的图形能够通过一道光罩形成,如图5C。
图6A是本发明的第二道光罩工序的平面示意图;图6B是本发明第二道光罩工序流程剖视图。
在之前形成的第一导电层(Gate层)和半导体层(I层)基板上溅射第二金属层500。其后通过第二道光罩的光刻工序和蚀刻工序,形成包括数据线502,源极501、漏极500和数据焊盘下电极503的第二导电图案,并通过干刻在源漏极之间形成沟道。
图7A是本发明的第三道光罩工序的平面示意图;图7B~7D是本发明的第三道光罩工序及后续工序的流程剖视图。
采用诸如PECVD方法在第二导电层阵列基板上沉积保护层,形成接触孔后通过诸如溅射或其他方法形成透明导电层,该透明导电层由氧化铟锡(ITO)、氧化锡(TO)、氧化铟锡锌(ITZO)或者氧化铟锌(IZO)形成。
如图7B,沉积保护层600后,通过第三道HTM光罩的光刻工序使得像素接触孔601、栅焊盘接触孔602、数据焊盘接触孔处没有光刻胶,需要ITO的地方的光刻胶803具有第一高度,不需要ITO的地方的光刻胶802具有第二高度,第一高度是第二高度的一半,通过孔刻形成接触孔。灰化后去除第一高度光刻胶同时降低第二高度光刻胶802,接着溅射第三导电层700,即透明导电层ITO,如图7C。通过剥离后,使得有光刻胶的地方的ITO和光刻胶一起被剥离掉,从而形成包括像素电极708、数据焊盘上电极702、漏极上电极700、栅焊盘上电极701的第三导电图案,参照图7D。像素电极直接和漏极上电极700相连,从而也和漏极下电极500相连。
参照图7A、7D,根据本发明的TFT阵列基板包括形成于下基板上的栅绝缘层200、形成于各交叉部的TFT901、形成于由向交叉结构限定的像素区域中的像素电极708。
而且该TFT阵列基板还包括形成于栅线101和像素电极708重叠区域的存储电容、与栅线101连接的栅焊盘102以及连接到数据线502上的数据焊盘503。
施加栅信号的栅线101和施加数据信号的数据线502交叉以限定像素区域708。
该TFT响应栅线101信号向像素电极708施加数据线502上的像素信号。
该TFT拥有连接到栅线101的栅极100、连接到数据线502的源极501以及连接到像素电极708的漏极500。
此外,TFT还具有在源极501和漏极500之间形成沟道的有源层300,其中该有源层300与其下的栅绝缘层200和栅极100重叠,该有源层300上还与数据线重叠502。在该有源层300上还形成用于欧姆接触的欧姆接触层400。
该像素电极708连接到TFT901的漏极500并形成在像素区域708内。
因此在通过TFT901施加像素信号的像素电极708和施加基准电压的公共电极之间形成电场。由于该电场,位于下阵列基板和彩膜基板之间的液晶分子由于各向异性而旋转。像素区域的透射比按照液晶分子的旋转程度而变化,从而显示各种灰阶。
栅焊盘102连接到栅驱动器以向栅线101施加栅信号。栅焊盘102包括延伸自栅线的栅焊盘下电极102、栅焊盘上电极701,在透明导电层上形成栅焊盘上电极701并且通过贯穿栅绝缘层200接触孔与栅焊盘下电极102接触。
数据焊盘503连接到数据驱动器以向数据线502施加数据信号。数据焊盘503包括延伸自数据线502的数据焊盘下电极503和数据焊盘上电极702,在透明导电层上形成像素电极708、数据焊盘上电极702、漏极上电极700和源极上电极703透明导电图案。数据焊盘、源极和漏极的上电极和下电极直接接触,像素电极直接和漏极上电极700相连,从而也和漏极下电极500相连。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的修改和完善,因此本发明的保护范围当以权利要求书所界定的为准。
Claims (4)
1.一种薄膜晶体管阵列基板制造方法,其特征在于,所述方法包括以下步骤:
提供一基板,并在该基板上连续沉积第一层金属、栅绝缘层、半导体层和一第一光刻胶层,利用一第一光罩形成栅线、栅极、栅焊盘以及硅岛,所述硅岛上留有光刻胶层;
在该基板上二次沉积栅绝缘层覆盖栅线、栅极和栅焊盘,之后进行剥离,露出硅岛;
在该基板上继续沉积第二金属层和一第二光刻胶层,利用一第二光罩形成数据线、源极、漏极和数据焊盘;
在该基板上继续沉积钝化层和一第三光刻胶层,利用一第三光罩形成接触孔,并通过灰化,去掉像素区域的光刻胶,保留其他区域光刻胶;
在该基板上沉积ITO透明导电层,经过剥离工序,使得非像素区的ITO与光刻胶一起被剥离掉,形成像素电极。
2.如权利要求1所述的薄膜晶体管阵列基板制造方法,其特征在于,所述第一光罩为多灰阶光罩,经过第一光罩后硅岛上的光刻胶层具有较高高度,经过减薄光刻胶层部分厚度使得硅岛上留有光刻胶层。
3.如权利要求1所述的薄膜晶体管阵列基板制造方法,其特征在于,所述第三光罩为多灰阶光罩,经过第三光罩后像素区域的光刻胶层具有较低高度,经过减薄光刻胶层部分厚度保留其他区域光刻胶。
4.如权利要求2或3所述的薄膜晶体管阵列基板制造方法,其特征在于,所述减薄光刻胶层部分厚度的方法包括等离子体灰化工序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2009100533950A CN101587861A (zh) | 2009-06-19 | 2009-06-19 | 薄膜晶体管阵列基板制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2009100533950A CN101587861A (zh) | 2009-06-19 | 2009-06-19 | 薄膜晶体管阵列基板制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101587861A true CN101587861A (zh) | 2009-11-25 |
Family
ID=41372023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2009100533950A Pending CN101587861A (zh) | 2009-06-19 | 2009-06-19 | 薄膜晶体管阵列基板制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101587861A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103123910A (zh) * | 2012-10-31 | 2013-05-29 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
WO2015035715A1 (zh) * | 2013-09-12 | 2015-03-19 | 京东方科技集团股份有限公司 | Tft阵列基板制作方法及tft阵列基板、显示设备 |
WO2015055054A1 (zh) * | 2013-10-16 | 2015-04-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
US9530808B2 (en) | 2013-09-12 | 2016-12-27 | Boe Technology Group Co., Ltd. | TFT array substrate, manufacturing method thereof, and display device |
-
2009
- 2009-06-19 CN CNA2009100533950A patent/CN101587861A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103123910A (zh) * | 2012-10-31 | 2013-05-29 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
CN103123910B (zh) * | 2012-10-31 | 2016-03-23 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
US9620646B2 (en) | 2012-10-31 | 2017-04-11 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
WO2015035715A1 (zh) * | 2013-09-12 | 2015-03-19 | 京东方科技集团股份有限公司 | Tft阵列基板制作方法及tft阵列基板、显示设备 |
US9530808B2 (en) | 2013-09-12 | 2016-12-27 | Boe Technology Group Co., Ltd. | TFT array substrate, manufacturing method thereof, and display device |
WO2015055054A1 (zh) * | 2013-10-16 | 2015-04-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
US10128281B2 (en) | 2013-10-16 | 2018-11-13 | Boe Technology Group Co., Ltd. | Array substrate, fabrication method thereof and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100399193C (zh) | 掩模 | |
CN101957529B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
CN103268878B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
US11114474B2 (en) | Thin film transistor, manufacturing method thereof, array substrate, and display panel | |
CN100530606C (zh) | 薄膜晶体管阵列基板的制造方法 | |
CN100538999C (zh) | 采用水平电场的薄膜晶体管基板及其制造方法 | |
CN101556935B (zh) | 薄膜晶体管阵列基板制造方法 | |
CN102629608B (zh) | 一种阵列基板及其制造方法和显示装置 | |
CN101609236A (zh) | 薄膜晶体管阵列基板制造方法 | |
CN102468231B (zh) | 阵列基板及其制造方法和有源显示器 | |
CN102468243B (zh) | Tft阵列基板、制造方法及液晶显示装置 | |
CN103762199A (zh) | 一种液晶显示器的阵列基板的制造方法 | |
CN101645417A (zh) | 薄膜晶体管阵列基板的制造方法 | |
CN101436601A (zh) | 薄膜晶体管阵列基板 | |
CN102723309B (zh) | 一种阵列基板及其制造方法和显示装置 | |
CN101692439B (zh) | 薄膜晶体管数组基板的制作方法 | |
CN101615594A (zh) | 薄膜晶体管阵列基板的制造方法 | |
CN101625492B (zh) | 薄膜晶体管阵列基板制造方法 | |
CN101710579A (zh) | 薄膜晶体管阵列基板制造方法 | |
CN106024705B (zh) | Tft基板的制作方法 | |
CN101236932A (zh) | 薄膜晶体管阵列基板的制造方法 | |
CN103280428A (zh) | Tft-lcd阵列面板结构及其制造方法 | |
CN101587861A (zh) | 薄膜晶体管阵列基板制造方法 | |
CN102044490B (zh) | 制造薄膜晶体管阵列基板的方法 | |
CN101577255A (zh) | Tft阵列基板制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20091125 |