CN103762199B - 一种液晶显示器的阵列基板的制造方法 - Google Patents

一种液晶显示器的阵列基板的制造方法 Download PDF

Info

Publication number
CN103762199B
CN103762199B CN201310747724.8A CN201310747724A CN103762199B CN 103762199 B CN103762199 B CN 103762199B CN 201310747724 A CN201310747724 A CN 201310747724A CN 103762199 B CN103762199 B CN 103762199B
Authority
CN
China
Prior art keywords
photoresist
thickness
underlay substrate
source
transmitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310747724.8A
Other languages
English (en)
Other versions
CN103762199A (zh
Inventor
徐向阳
张伟闵
曾勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201310747724.8A priority Critical patent/CN103762199B/zh
Priority to PCT/CN2014/070385 priority patent/WO2015100776A1/zh
Priority to US14/346,433 priority patent/US20150187825A1/en
Publication of CN103762199A publication Critical patent/CN103762199A/zh
Application granted granted Critical
Publication of CN103762199B publication Critical patent/CN103762199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例公开了一种阵列基板的制造方法，包括步骤：在衬底基板上形成栅金属薄膜，并采用第一单色调掩膜板，形成包括有栅极扫描线及栅电极的图案；在形成上述图案的衬底基板上连续沉积栅绝缘层薄膜、有源层薄膜和源漏金属薄膜，在所述源漏金属薄膜上涂覆光刻胶，并采用一灰阶掩膜板对光刻胶进行曝光显影，并利用光刻胶灰化工艺及刻蚀，形成源电极、漏电极、沟道以及公共电极引线连接区及栅极引线连接区的过孔，其中，所述灰阶掩膜板对应有三种以上的光线透过率；在形成上述图案的衬底基板上通过光刻工艺形成钝化层；在形成上述图案的衬底基板上通过光刻工艺形成像素电极。根据本发明的实施例，可以降低制造阵列基板的成本，以及提高阵列基板的性能。

Description

一种液晶显示器的阵列基板的制造方法
技术领域
本发明涉及薄膜晶体管液晶显示器（ThinFilmTransistorliquidcrystaldisplay，TFT-LCD）的制造技术，特别涉及一种液晶显示器的阵列基板的制造方法。
背景技术
薄膜晶体管液晶显示器是目前主流的液晶显示器。
现有的薄膜晶体管液晶显示器的液晶面板包括有阵列基板和彩膜基板。阵列基板的典型结构是包括衬底基板；衬底基板上形成有横向及纵向交叉的数据线和栅线；数据线和栅线围设形成矩阵形式排列的像素单元；每个像素单元包括TFT开关和像素电极；TFT开关包括栅电极、源电极、漏电极和有源层；栅电极连接栅线，源电极连接数据线，漏电极连接像素电极，有源层形成在源电极和漏电极与栅电极之间。衬底基板上一般还形成有公共电极线，用于向公共电极输入公共电压。
为了提高TFT-LCD阵列基板的制造良率，通常会在形成源电极、漏电极之后增加一道栅极引线连接区（pad区）的过孔掩模工艺，这无疑会增加基板的制造成本，另外，会增加由于均匀性不良而导致的源/漏层短路的几率。
发明内容
本发明所要解决的技术问题在于，提供一种液晶显示器的阵列基板的制造方法，可以降低成本，并能改善阵列基板的性能。
为了解决上述技术问题，本发明的实施例的一方面提供了一种阵列基板的制造方法，包括：
在衬底基板上形成栅金属薄膜，在所述栅金属薄膜上涂覆光刻胶，并采用第一单色调掩膜板，形成包括有栅极扫描线及栅电极的图案，并通过灰化去除相应光刻胶；
在形成上述图案的衬底基板上连续沉积栅绝缘层薄膜、有源层薄膜和源漏金属薄膜，在所述源漏金属薄膜上涂覆光刻胶，并采用一灰阶掩膜板对光刻胶进行曝光显影，并利用光刻胶灰化工艺及刻蚀，形成源电极、漏电极、沟道以及公共电极引线连接区及栅极引线连接区的过孔，其中，所述灰阶掩膜板对应有三种以上的光线透过率；
在形成上述图案的衬底基板上通过光刻工艺形成钝化层；
在形成上述图案的衬底基板上通过光刻工艺形成像素电极；
其中，在形成上述图案的衬底基板上连续沉积栅绝缘层薄膜、有源层薄膜和源漏金属薄膜，在所述源漏金属薄膜上涂覆光刻胶，并采用一灰阶掩膜板对光刻胶进行曝光显影，并利用光刻胶灰化工艺及刻蚀，形成源电极、漏电极、沟道以及公共电极引线连接区及栅极引线连接区的过孔的步骤，具体为：
在形成上述图案的衬底基板上连续沉积栅绝缘层薄膜、有源层薄膜和源漏金属薄膜，在所述源漏金属薄膜上涂覆光刻胶，并采用一灰阶掩膜板对光刻胶进行曝光显影，通过所述灰阶掩膜板至少在源电极区域、漏电极区域形成第一厚度区域，在沟道区域上方形成第二厚度区域，在公共电极引线连接区及栅极引线连接区的上方形成第四厚度区域，在其他区域形成第三厚度区域的光刻胶图案；
进行刻蚀，刻蚀掉所述第四厚度区域处的源漏金属薄膜、半导体层薄膜和栅绝缘层薄膜，形成及公共电极引线连接区及栅极引线连接区的过孔，并通过灰化去除所述第三厚度区域的光刻胶；
进行刻蚀，刻蚀掉所述第三厚度区域处的源漏金属薄膜和半导体层薄膜，并通过灰化去除所述第二厚度区域的光刻胶；
进行刻蚀，刻蚀所述第二厚度区域处的源漏金属薄膜，以形成沟道，并将剩余光刻胶剥离，以形成源电极、漏电极。
其中，所述灰阶掩膜板对应于所述第一厚度区域对光线具有第一透过率，对应于所述第二厚度区域对光线具有第二透过率，对应于所述第三厚度区域对光线具有第三透过率，对应于所述第四厚度区域对光线具有第四透过率。
其中，所述第一厚度大于所述第二厚度，所述第二厚度大于所述第三厚度，所述第三厚度大于所述第四厚度；所述第一透过率小于所述第二透过率，所述第二透过率小于所述第三透过率，所述第三透过率小于所述第四透过率。
其中，所述第四厚度为零；所述第一透过率为0/3，所述第二透过率为1/3，所述第三透过率为2/3，所述第四透过率为3/3。
其中，其特征在于，所述在衬底基板上形成栅金属薄膜的步骤包括：
采用溅射或热蒸发的方法在所述衬底基板上沉积厚度为1000?~6000?的栅金属薄膜。
其中，所述在形成上述图案的衬底基板上连续沉积栅绝缘层薄膜、有源层薄膜和源漏金属薄膜的步骤包括：
采用化学气相沉积方法，在所述衬底基板上依次沉积厚度为2000?~5000?的栅绝缘层薄膜、厚度为1000?~3000?的半导体层薄膜，然后采用磁控溅射或热蒸发方法，沉积厚度为1000?~6000?的源漏金属薄膜。
其中，在形成上述图案的衬底基板上通过光刻工艺形成钝化层的步骤包括，包括：
采用化学气相沉积方法，在所述衬底基板上沉积厚度为1000?~3000?的绝缘保护层薄膜；
在所述绝缘保护层薄膜上涂覆光刻胶，并采用第二单色调掩膜板对光刻胶进行曝光显影、刻蚀，形成钝化层图形及过孔；
并剥离相应光刻胶。
其中，所述在形成上述图案衬底基板上通过光刻工艺形成像素电极的步骤，包括：
在形成上述图案的衬底基板上沉积100?~1000?厚度的透明电极层，在所述透明电极层上涂覆光刻胶，采用第三单色调掩膜板对光刻胶进行曝光显影，至少形成位于像素电极区域上方、栅线引线连接区域上方以及数据线引线连接区域上方的光刻胶图案；
采用湿法刻蚀工艺进行刻蚀，并剥离刻胶，形成像素电极的图案。
其中，在所述衬底基板上形成包括有栅极扫描线及栅电极的图案的步骤中采用的为湿法刻蚀工艺。
实施本发明的实施例，具有如下的有益效果：
本发明的实施例中，通过在沉积有栅绝缘层薄膜、有源层薄膜和源漏金属薄膜的衬底基板上，采用一个具有多种光线透过率的灰阶掩膜板对光刻胶进行曝光显影以及刻蚀，通过减少掩膜板的数量，从而降低了制造阵列基板的成本；通过对栅极过孔、源漏层过孔以及沟道分别进行刻蚀，可以获得优良的薄膜晶体管源漏层沟道的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明提供的一种液晶显示器的阵列基板制造方法的一个实施例的主流程示意图；
图2是本发明提供的一种液晶显示器的阵列基板制造方法中在衬底基板上形成的栅电极的示意图；
图3是对图2沉积栅绝缘层的示意图；
图4是对图2沉积栅绝缘层、、有源层薄膜和源漏金属薄膜，并采用灰阶掩膜板形成光刻胶图案的示意图；
图5是图4中的形成光刻胶图案后的示意图；
图6是对图5中在第三厚度区域进行刻蚀的示意图；
图7是对图6进行第一次灰化的示意图；
图8是对图7中第二厚度区域进行刻蚀的示意图；
图9是对图8进行第二次灰化的示意图；
图10是对图9中第一厚度区域进行刻蚀的示意图；
图11是对图10中剩余的光刻胶进行剥离的示意图；
图12是对图11通过光刻工艺形成钝化层的示意图。
具体实施方式
下面参考附图对本发明的优选实施例进行描述。
如图1所示，示出了本发明提供的液晶显示器的阵列基板的制造方法的一个实施例中的主流程示意图；在该实施例中，该液晶显示器的阵列基板制造方方法包括如下的步骤：
步骤S10，在衬底基板10上形成栅金属薄膜，在所述栅金属薄膜上涂覆光刻胶，并采用第一单色调掩膜板对光刻胶进行曝光显影、刻蚀，形成包括有栅极扫描线及栅电极11的图案，并通过灰化去除相应光刻胶；具体地，在一个实施例中，可以采用溅射或热蒸发的方法在玻璃的衬底基板10上沉积厚度为1000?~6000?的栅金属薄膜，其中，该栅金属薄膜可以为Cr、Mo、Al、Cu、Ti、Ta的单层膜，或Cr、Mo、Al、Ti、Ta和Cu任意组合所构成的复合膜。其中刻蚀可以采用湿法刻蚀工艺。最后在衬底基板10形成包含有栅电极11的图案，以及形成与栅电极11连通的栅极引线连接区111（pad区），具体可参见图1所示。
步骤S11，在形成上述图案的衬底基10上连续沉积栅绝缘层薄膜12、有源层薄膜13和源漏金属薄膜14，并在源漏金属薄膜上涂覆光刻胶3，并采用一灰阶掩膜板2对光刻胶进行曝光显影，并利用光刻胶灰化工艺及刻蚀，形成源电极、漏电极、沟道以及公共电极引线连接区及栅极引线连接区的过孔。
具体地，首先，采用化学气相沉积方法，在衬底基板10上依次沉积厚度为2000?~5000?的栅绝缘层薄膜12（例如SiNx层）、厚度为1000?~3000?的半导体层薄膜13（例如a-Si层），然后采用磁控溅射或热蒸发方法，沉积厚度为1000?~6000?的源漏金属薄膜14；并在源漏金属薄膜14上涂覆光刻胶3；
然后采用一灰阶掩膜板2对光刻胶3进行曝光显影，以形成光刻胶图案。其中，该灰阶掩膜板2包含至少三种以上透过率的区域，以使在紫外线（UV）的照射下使光光刻胶3上形成不同厚度的图案。具体地，通过该灰阶掩膜板2在源电极区域141、漏电极区域140、数据线区域形成第一厚度区域（a区域）、在沟道区域上方形成第二厚度区域（b区域）、在公共电极引线连接区112及栅极引线连接区111的上方形成第4厚度区域（d区域），其他区域形成为第三厚度区域（c区域），其中，第一厚度大于第二厚度，第二厚度大于第三厚度，第三厚度大于第四厚度，在一个实施例中，该第四厚度区域的厚度可以接近或等于零；相应地，在灰阶掩膜板2上，对应于第一厚度的区域的地方对光线具有第一透过率20，在对应于第二厚度区域的地方对光线具有第二透过率21，在对应于第三厚度区域的地方对光线具有第三透过率22，在对应于第四厚度区域的地方对光线具有第四透过率23，其中，第一透过率小于第二透过率，第二透过率小于第三透过率，第三透过率小于第四透过率，例如，在一个实施例中，第一透过率为0/3，第二透过率为1/3，第三透过率为2/3，第四透过率为3/3。具体图案请详见图4及图5。
接着，进行刻蚀，刻蚀掉第三厚度区域对应的源漏金属薄膜、半导体层薄膜和栅绝缘层薄膜，形成及公共电极引线连接区112的过孔1120及栅极引线连接区111的过孔1110，并灰化去除所述第三厚度区域的相应光刻胶，露出部份第三厚度区域的源漏金属薄膜，请参见图6及图7所示；
进行刻蚀，刻蚀掉第三厚度区域对应的源漏金属薄膜和半导体层薄膜，并按照进行灰化去除所述第二厚度区域的相应光刻胶，露出第二厚度区域的源漏金属薄膜，请参见图8及图9；
进行刻蚀，刻蚀掉第二厚度区域对应的源漏金属薄膜，以形成沟道15，并将剩余的光刻胶剥离，以形成源电极141、漏电极140以及数据数据线区域130，请参见图10及图11。
步骤S12，在形成上述图案的衬底基板上通过光刻工艺形成钝化层；具体地，包括：
采用化学气相沉积方法，在所述衬底基板上沉积厚度为1000?~3000?的绝缘保护层薄膜16（如SiNx层）；在所述绝缘保护层薄膜16上涂覆光刻胶，并采用第二单色调掩膜板对光刻胶进行曝光显影、刻蚀，形成钝化层图形及过孔160，请参见图12。
步骤S13，在形成上述图案的衬底基板上通过光刻工艺形成像素电极，具体地，包括：
在形成上述图案的衬底基板上沉积100?~1000?厚度的透明电极层（如ITO或IZO层），在该透明电极层上涂覆光刻胶，采用第三单色调掩膜板对光刻胶进行曝光显影，至少形成位于像素电极区域上方、栅线引线连接区域上方以及数据线引线连接区域上方的光刻胶图案；
采用湿法刻蚀工艺进行刻蚀，并剥离光刻胶，形成像素电极的图案。
实施本发明，具有如下的有益效果：
本发明的实施例中，通过在沉积有栅绝缘层薄膜、有源层薄膜和源漏金属薄膜的衬底基板上，采用一个具有多种光线透过率的灰阶掩膜板对光刻胶进行曝光显影以及刻蚀，通过减少掩膜板的数量，从而降低了制造阵列基板的成本；通过对栅极过孔、源漏层过孔以及沟道分别进行刻蚀，可以获得优良的薄膜晶体管源漏层沟道的性能。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此等同变化，仍属本发明所涵盖的范围。

Claims (9)

1.一种阵列基板的制造方法，其特征在于，包括：
在衬底基板上形成栅金属薄膜，在所述栅金属薄膜上涂覆光刻胶，并采用第一单色调掩膜板对光刻胶进行曝光显影、刻蚀，形成包括有栅极扫描线及栅电极的图案，并通过灰化去除相应光刻胶；
在形成上述图案的衬底基板上连续沉积栅绝缘层薄膜、有源层薄膜和源漏金属薄膜，在所述源漏金属薄膜上涂覆光刻胶，并采用一灰阶掩膜板对光刻胶进行曝光显影，并利用光刻胶灰化工艺及刻蚀，形成源电极、漏电极、沟道以及公共电极引线连接区及栅极引线连接区的过孔，其中，所述灰阶掩膜板对应有三种以上的光线透过率；
在形成上述图案的衬底基板上通过光刻工艺形成钝化层；
在形成上述图案的衬底基板上通过光刻工艺形成像素电极；
其中，在形成上述图案的衬底基板上连续沉积栅绝缘层薄膜、有源层薄膜和源漏金属薄膜，在所述源漏金属薄膜上涂覆光刻胶，并采用一灰阶掩膜板对光刻胶进行曝光显影，并利用光刻胶灰化工艺及刻蚀，形成源电极、漏电极、沟道以及公共电极引线连接区及栅极引线连接区的过孔的步骤，具体为：
在形成上述图案的衬底基板上连续沉积栅绝缘层薄膜、有源层薄膜和源漏金属薄膜，在所述源漏金属薄膜上涂覆光刻胶，并采用一灰阶掩膜板对光刻胶进行曝光显影，通过所述灰阶掩膜板至少在源电极区域、漏电极区域形成第一厚度区域，在沟道区域上方形成第二厚度区域，在公共电极引线连接区及栅极引线连接区的上方形成第四厚度区域，在其他区域形成第三厚度区域的光刻胶图案；
进行刻蚀，刻蚀掉所述第四厚度区域处的源漏金属薄膜、半导体层薄膜和栅绝缘层薄膜，形成及公共电极引线连接区及栅极引线连接区的过孔，并通过灰化去除所述第三厚度区域的光刻胶；
进行刻蚀，刻蚀掉所述第三厚度区域处的源漏金属薄膜和半导体层薄膜，并通过灰化去除所述第二厚度区域的光刻胶；
进行刻蚀，刻蚀所述第二厚度区域处的源漏金属薄膜，以形成沟道，并将剩余光刻胶剥离，以形成源电极、漏电极。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述灰阶掩膜板对应于所述第一厚度区域对光线具有第一透过率，对应于所述第二厚度区域对光线具有第二透过率，对应于所述第三厚度区域对光线具有第三透过率，对应于所述第四厚度区域对光线具有第四透过率。
3.根据权利要求2所述的阵列基板的制造方法，其特征在于，所述第一厚度大于所述第二厚度，所述第二厚度大于所述第三厚度，所述第三厚度大于所述第四厚度；所述第一透过率小于所述第二透过率，所述第二透过率小于所述第三透过率，所述第三透过率小于所述第四透过率。
4.根据权利要求2所述的阵列基板的制造方法，其特征在于，所述第四厚度为零；所述第一透过率为0/3，所述第二透过率为1/3，所述第三透过率为2/3，所述第四透过率为3/3。
5.根据权利要求1至4任一项所述的阵列基板的制造方法，其特征在于，所述在衬底基板上形成栅金属薄膜的步骤，包括：
采用溅射或热蒸发的方法在所述衬底基板上沉积厚度为1000?~6000?的栅金属薄膜。
6.根据权利要求5所述的阵列基板的制造方法，其特征在于，所述在形成上述图案的衬底基板上连续沉积栅绝缘层薄膜、有源层薄膜和源漏金属薄膜的步骤包括：
采用化学气相沉积方法，在所述衬底基板上依次沉积厚度为2000?~5000?的栅绝缘层薄膜、厚度为1000?~3000?的半导体层薄膜，然后采用磁控溅射或热蒸发方法，沉积厚度为1000?~6000?的源漏金属薄膜。
7.根据权利要求6所述的阵列基板的制造方法，其特征在于，在形成上述图案的衬底基板上通过光刻工艺形成钝化层的步骤包括，包括：
采用化学气相沉积方法，在所述衬底基板上沉积厚度为1000?~3000?的绝缘保护层薄膜；
在所述绝缘保护层薄膜上涂覆光刻胶，并采用第二单色调掩膜板对光刻胶进行曝光显影、刻蚀，形成钝化层图形及过孔；
并剥离相应光刻胶。
8.根据权利要求7所述的阵列基板的制造方法，其特征在于，所述在形成上述图案衬底基板上通过光刻工艺形成像素电极的步骤，包括：
在形成上述图案的衬底基板上沉积100?~1000?厚度的透明电极层，在所述透明电极层上涂覆光刻胶，采用第三单色调掩膜板对光刻胶进行曝光显影，至少形成位于像素电极区域上方、栅线引线连接区域上方以及数据线引线连接区域上方的光刻胶图案；
采用湿法刻蚀工艺进行刻蚀，并剥离刻胶，形成像素电极的图案。
9.根据权利要求8所述的阵列基板的制造方法，其特征在于，在所述衬底基板上形成包括有栅极扫描线及栅电极的图案的步骤中采用的为湿法刻蚀工艺。
CN201310747724.8A 2013-12-31 2013-12-31 一种液晶显示器的阵列基板的制造方法 Active CN103762199B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310747724.8A CN103762199B (zh) 2013-12-31 2013-12-31 一种液晶显示器的阵列基板的制造方法
PCT/CN2014/070385 WO2015100776A1 (zh) 2013-12-31 2014-01-09 一种液晶显示器的阵列基板的制造方法
US14/346,433 US20150187825A1 (en) 2013-12-31 2014-01-09 Method of Manufacturing Array Substrate of LCD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310747724.8A CN103762199B (zh) 2013-12-31 2013-12-31 一种液晶显示器的阵列基板的制造方法

Publications (2)

Publication Number Publication Date
CN103762199A CN103762199A (zh) 2014-04-30
CN103762199B true CN103762199B (zh) 2016-05-18

Family

ID=50529412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310747724.8A Active CN103762199B (zh) 2013-12-31 2013-12-31 一种液晶显示器的阵列基板的制造方法

Country Status (2)

Country Link
CN (1) CN103762199B (zh)
WO (1) WO2015100776A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104635416B (zh) 2015-02-06 2018-12-25 合肥京东方光电科技有限公司 一种掩膜板及阵列基板的制造方法
CN105810688A (zh) * 2016-03-14 2016-07-27 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板、灰度掩膜板和显示装置
WO2018063780A1 (en) * 2016-09-09 2018-04-05 Ntt Docomo, Inc. A manufacturing method of diffractive optical elements
CN107153324B (zh) * 2017-06-22 2019-09-13 深圳市华星光电半导体显示技术有限公司 光罩结构及阵列基板制造方法
KR102085160B1 (ko) * 2019-02-18 2020-04-24 이엘케이 주식회사 디스플레이 패널 및 그 제조방법
CN109856908A (zh) * 2019-03-05 2019-06-07 京东方科技集团股份有限公司 一种掩膜版、显示基板及其制备方法和显示装置
CN110400832A (zh) * 2019-06-12 2019-11-01 北海惠科光电技术有限公司 阵列基板的制备方法及阵列基板
CN111048525A (zh) * 2019-11-27 2020-04-21 Tcl华星光电技术有限公司 阵列基板的制备方法及阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350330A (zh) * 2008-09-05 2009-01-21 上海广电光电子有限公司 薄膜晶体管阵列基板及其制造方法
CN103123910A (zh) * 2012-10-31 2013-05-29 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103178021A (zh) * 2013-02-28 2013-06-26 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584716B1 (ko) * 2004-04-06 2006-05-29 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
CN100433338C (zh) * 2006-06-23 2008-11-12 北京京东方光电科技有限公司 一种薄膜晶体管器件阵列基板结构及其制造方法
CN101582430A (zh) * 2008-05-16 2009-11-18 上海广电Nec液晶显示器有限公司 阵列基板及其制造方法
KR20120036186A (ko) * 2010-10-07 2012-04-17 삼성전자주식회사 배선, 배선 형성 방법, 상기 배선을 이용한 표시 장치, 및 상기 표시 장치의 제조 방법
KR20120047541A (ko) * 2010-11-04 2012-05-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350330A (zh) * 2008-09-05 2009-01-21 上海广电光电子有限公司 薄膜晶体管阵列基板及其制造方法
CN103123910A (zh) * 2012-10-31 2013-05-29 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103178021A (zh) * 2013-02-28 2013-06-26 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板

Also Published As

Publication number Publication date
CN103762199A (zh) 2014-04-30
WO2015100776A1 (zh) 2015-07-09

Similar Documents

Publication Publication Date Title
CN103762199B (zh) 一种液晶显示器的阵列基板的制造方法
CN101894807B (zh) Tft-lcd阵列基板及其制造方法
CN102148196B (zh) Tft-lcd阵列基板及其制造方法
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
US9209308B2 (en) Thin film transistor, array substrate and method for manufacturing the same, display device
CN101685229B (zh) 液晶显示器阵列基板的制造方法
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN102023432B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN102148195A (zh) Tft-lcd阵列基板及其制造方法
CN103715096A (zh) 薄膜晶体管及其制作方法、阵列基板及其制作方法
CN101630098A (zh) Tft-lcd阵列基板及其制造方法
JP2015521383A (ja) 薄膜トランジスタアレイ基板及びその製造方法、表示パネル、表示装置
CN102629569B (zh) 一种tft阵列基板及其制造方法
CN103489877A (zh) 阵列基板及其制造方法和显示装置
CN102768990B (zh) 阵列基板及其制作方法、显示装置
CN101825816A (zh) Tft-lcd阵列基板及其制造方法
CN105655359A (zh) Tft基板的制作方法
CN105161499A (zh) 一种显示基板及其制作方法和显示装置
CN102779783B (zh) 一种像素结构及其制造方法、显示装置
CN101963726B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN103887245A (zh) 一种阵列基板的制造方法
CN102637648B (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
EP2819155B1 (en) Thin film transistor array substrate and producing method thereof
CN103489874A (zh) 阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 518132 No. 9-2 Ming Avenue, Guangming New District, Guangdong, Shenzhen

Patentee after: TCL Huaxing Photoelectric Technology Co., Ltd

Address before: 518132 No. 9-2 Ming Avenue, Guangming New District, Guangdong, Shenzhen

Patentee before: Shenzhen Huaxing Optoelectronic Technology Co., Ltd.

CP01 Change in the name or title of a patent holder