CN102148195A - Tft-lcd阵列基板及其制造方法 - Google Patents

Tft-lcd阵列基板及其制造方法 Download PDF

Info

Publication number
CN102148195A
CN102148195A CN2011100202230A CN201110020223A CN102148195A CN 102148195 A CN102148195 A CN 102148195A CN 2011100202230 A CN2011100202230 A CN 2011100202230A CN 201110020223 A CN201110020223 A CN 201110020223A CN 102148195 A CN102148195 A CN 102148195A
Authority
CN
China
Prior art keywords
exposure area
electrode
zone
photoresist
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100202230A
Other languages
English (en)
Other versions
CN102148195B (zh
Inventor
宋泳锡
崔承镇
刘圣烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2011100202230A priority Critical patent/CN102148195B/zh
Publication of CN102148195A publication Critical patent/CN102148195A/zh
Application granted granted Critical
Publication of CN102148195B publication Critical patent/CN102148195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Abstract

本发明公开了一种TFT-LCD阵列基板的制造方法，包括在透明基板上沉积第一透明导电薄膜及第一金属薄膜，对既定区域进行构图，形成包括栅线、栅电极、公共电极以及公共电极线的图形；沉积栅绝缘薄膜、半导体薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括PAD区域的栅线连接孔以及半导体层的图形；沉积第二金属薄膜，对既定区域进行构图，沉积第二透明导电薄膜，进行离地剥离工艺，并刻蚀既定区域的第二金属薄膜及掺杂半导体薄膜，形成包括源电极、漏电极、TFT沟道及像素电极的图形。本发明TFT-LCD阵列基板的制造方法，通过3次构图工艺制造了TFT-LCD阵列基板，相比现有技术，减少了工艺数，极大地节省了成本，提高了市场竞争力。

Description

TFT-LCD阵列基板及其制造方法
技术领域
本发明涉及液晶显示技术，尤其涉及一种TFT-LCD阵列基板及其制造方法。
背景技术
薄膜晶体管液晶显示装置(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)是一种主要的平板显示装置(Flat Panel Display，简称为FPD)。
根据驱动液晶的电场方向，TFT-LCD分为垂直电场型和水平电场型。其中，垂直电场型TFT-LCD需要在阵列基板上形成像素电极，在彩膜基板上形成公共电极；然而水平电场型TFT-LCD需要在阵列基板上同时形成像素电极和公共电极。因此，制作水平电场型TFT-LCD的阵列基板时，需要额外增加一次形成公共电极的构图工艺。垂直电场型TFT-LCD包括：扭曲向列(TwistNematic，简称为TN)型TFT-LCD；水平电场型TFT-LCD包括：边缘场切换开关(Fringe Field Switching，简称FFS)、高级超维场开关(Advanced-SuperDimensional Switching；简称：AD-SDS)型TFT-LCD和共平面切换(In-PlaneSwitching，简称为IPS)型TFT-LCD。水平电场型TFT-LCD，尤其是FFS和AD-SDS型TFT-LCD具有广视角、开口率高等优点，广泛应用于液晶显示器领域。AD-SDS通过同一平面内像素电极边缘所产生的平行电场以及像素电极层与公共电极层间产生的纵向电场形成多维空间复合电场，使液晶盒内像素电极间、电极正上方以及液晶盒上方所有取向液晶分子都能够产生旋转转换，从而提高了平面取向系液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD画面品质，具有高透过率、宽视角、高开口率、低色差、低响应时间、无挤压水波纹(push Mura)波纹等优点。
目前，FFS或AD-SDS型TFT-LCD阵列基板是通过多次构图工艺形成结构图形来完成，每一次构图工艺中又分别包括掩膜、曝光、显影、刻蚀和剥离等工艺，其中刻蚀工艺包括干法刻蚀和湿法刻蚀，所以构图工艺的次数可以衡量制造TFT-LCD阵列基板的繁简程度，减少构图工艺的次数就意味着制造成本的降低。现有技术的FFS或AD-SDS型TFT-LCD阵列基板六次构图工艺包括：公共电极构图、栅线和栅电极构图、有源层构图、源电极/漏电极构图、过孔构图和像素电极构图。
现有技术中公开有大量的，通过减少构图工艺次数来降低制造成本，并通过工艺的简化来提高生产效率的技术文献。
现有的4次构图工艺制造FFS或AD-SDS型液晶显示器的阵列基板的方法如下：
步骤1、沉积第一金属薄膜，通过第一构图工艺利用普通掩膜板形成栅线、公共电极线和栅电极的图形；
步骤2、沉积栅绝缘薄膜、有源层(半导体层和掺杂半导体层)薄膜，通过第二构图工艺利用普通掩膜板形成有源层(ACTIVE)的图形；
步骤3、依次沉积第一透明导电薄膜和第二金属薄膜，通过第三次构图工艺利用双调掩膜板形成像素电极、源电极、漏电极及TFT沟道；
步骤4、沉积钝化层及第二透明导电层，通过第四次构图工艺利用双调掩膜板形成钝化层、连接孔(用于将公共电极与公共电极线连接)、PAD区域连接孔(PAD区域为将驱动电路板的引线和阵列基板进行压接的区域，通过PAD区域连接孔将引线与阵列基板上的栅线、数据线及公共电极线等电连接)以及公共电极的图形。
为了增强市场竞争力，提高市场的占有率，需要不断研发更加低成本的TFT-LCD阵列基板。
虽然，上述的液晶显示器的阵列基板的制造方法中，虽然仅通过一次构图工艺就完成了像素电极、源电极、漏电极及TFT沟道的图形，节省了成本，但是本发明的发明人在实践中发现，这种现有的方法的到的会导致液晶显示器的显示性能降低的缺陷。
下面结合附图1A和图1B详述此缺陷。
请一并参阅图1A、图1B，图1A为现有的FFS或AD-SDS型TFT-LCD阵列基板的平面示意图。图1B为图1的A-A向剖面图。
如图1A所示，现有的FFS或AD-SDS型TFT-LCD阵列基板(ArraySubstrate)包括：栅线1、数据线2、薄膜晶体管(Thin Firm Transistor，简称为TFT)3、像素电极4、公共电极6以及公共电极线5。栅线1横向设置在透明基板10上，数据线2纵向设置在透明基板10之上，栅线1与数据线2的交叉处设置有TFT3。TFT3为有源开关元件。像素电极4为板状电极，公共电极6为狭缝电极。公共电极6位于像素电极4的上方，且大部分重叠，与像素电极4形成用于驱动液晶的电场。公共电极线5与公共电极6通过连接孔连接。值得一提的是，图1A中，附图标记“4”所指并非是长条状的狭缝，而是狭缝的下方的板状像素电极。
如图1B所示，现有的FFS或AD-SDS型TFT-LCD阵列基板具体还包括：透明基板10、像素电极4、公共电极6、栅电极11、栅绝缘层12、有源层(半导体层13和掺杂半导体层14)、第一透明导电部15、源电极16、漏电极17、TFT沟道18以及钝化层19。栅电极11与栅线1一体成型，源电极16与数据线2一体成型，漏电极17与像素电极4直接连接。当栅线1中输入导通信号时，有源层导电，数据线2的数据信号可从源电极16经TFT沟道(channel)18到达漏电极17，最终输入至像素电极4。像素电极4得到信号后与公共电极6形成用于驱动液晶转动的电场。由于公共电极6具有狭缝，因此与像素电极4形成水平电场。
但是，从图1B可知，在源电极16与有源层之间，具有形成像素电极所沉积的透明导电部15(刻蚀透明导电薄膜形成像素电极时所残留的部分)。液晶显示器领域中，像素电极采用ITO或IZO形成，但是这种材料比金属导电性差，因此会阻碍信号从源电极传输至有源层中，影响液晶显示器的响应时间，对液晶显示器的显示品质照成影响。
发明内容
本发明提供一种TFT-LCD阵列基板的制造方法，通过3MASK工艺以实现降低成本的目的。
本发明提供一种TFT-LCD阵列基板的制造方法，还解决了现有技术中，源电极和有源层之间传输阻碍问题。
本发明提供一种TFT-LCD阵列基板的制造方法，其包括：
步骤1、在透明基板上沉积第一透明导电薄膜及第一金属薄膜，对既定区域进行构图，形成包括栅线、栅电极、公共电极以及公共电极线的图形；
步骤2、沉积栅绝缘薄膜、半导体薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括PAD区域的栅线连接孔以及半导体层的图形；
步骤3、沉积第二金属薄膜，对既定区域进行构图，沉积第二透明导电薄膜，进行离地剥离工艺，并刻蚀既定区域的第二金属薄膜及掺杂半导体薄膜，形成包括源电极、漏电极、TFT沟道以及像素电极的图形。
本发明提供另一种TFT-LCD阵列基板的制造方法，其包括：
步骤100、在透明基板上沉积第一透明导电薄膜及第一金属薄膜，对既定区域进行构图，形成包括栅线、栅电极、像素电极以及公共电极线的图形；
步骤200、沉积栅绝缘薄膜、半导体薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括过孔、PAD区域的栅连接孔以及半导体层的图形；
步骤300、沉积第二金属薄膜，对既定区域进行构图，沉积第二透明导电薄膜，进行离地剥离工艺，并刻蚀既定区域的第二金属薄膜及掺杂半导体薄膜，形成包括源电极、漏电极、TFT沟道以及公共电极的图形。
本发明的TFT-LCD阵列基板的制造方法，通过3次构图工艺制造了TFT-LCD阵列基板，相比现有技术，减少了工艺数，极大地节省了成本，提高了市场竞争力。
另外，本发明的TFT-LCD阵列基板的制造方法，先沉积第二金属薄膜，后沉积第二透明导电层，即TFT沟道上形成了源电极和漏电极，像素电极形成于漏电极上。因此，没有形成如现有技术中所述的源电极和有源层之间的透明导电部，从数据线的信号可以直接通过源电极进入TFT沟道，不受透明导电部的阻碍，提高了液晶显示器的显示品质。
本发明提供一种TFT-LCD阵列基板，包括形成在基板上的栅线、栅电极、公共电极、源电极、漏电极以及像素电极，像素电极直接形成在漏电极之上，像素电极上设置有狭缝。
本发明还提供另一种TFT-LCD阵列基板，包括形成在基板上的栅线、栅电极、公共电极、源电极、漏电极以及像素电极，用于连接漏电极和像素电极的连接线直接形成在漏电极之上，且与带有狭缝的公共电极同层设置。所以没有形成如现有技术中所述的源电极和有源层之间的透明导电部，从数据线的信号可以直接通过源电极进入TFT沟道，不受透明导电部的阻碍，提高了液晶显示器的显示品质。
附图说明
图1A为现有的FFS型或AD-SDS型TFT-LCD阵列基板的平面示意图；
图1B为图1A的A-A向剖面图；
图2为本发明TFT-LCD阵列基板的制造方法的实施例1的流程图；
图3A-图3C为在透明基板上沉积了第一透明导电薄膜及第一金属薄膜后的剖面图，其中图3A所示为像素区域的截面图，图3B所示为PAD区域的栅线的截面图，图3C所示为PAD区域的数据线的截面图；
图4A-图4C为在图3A-图3C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；
图5A-图5C为对图4A-图4C的结构进行了第一刻蚀工艺后的剖面图；
图6A-图6C为对图5A-图5C的光刻胶进行了灰化工艺后的剖面图；
图7A-图7C为对图6A-图6C的结构进行了第二刻蚀工艺后的剖面图；
图8A-图8C为剥离掉图7A-图7C的光刻胶后的剖面图；
图9A-图9C为在图8A-图8C的结构上沉积了栅绝缘薄膜、半导体薄膜及掺杂半导体薄膜后的剖面图；
图10A-图10C为在图9A-图9C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；
图11A-图11C为对图10A-图10C的结构进行了第三刻蚀工艺后的剖面图；
图12A-图12C为对图11A-图11C的光刻胶进行了灰化工艺后的剖面图；
图13A-图13C为在图12A-图12C的结构进行了第四刻蚀工艺后的剖面图；
图14A-图14C为剥离图13A-图13C的光刻胶后的剖面图；
图15A-图15C为对图14A-图14C的结构沉积了第二金属薄膜后的剖面图；
图16A-图16C为在图15A-图15C的结构上涂覆了光刻胶并进行了曝光和显影处理后的剖面图；
图17A-图17C为在图16A-图16C的结构上进行了第五刻蚀工艺后的剖面图；
图18A-图18C对图17A-图17C的光刻胶进行了灰化工艺后的剖面图；
图19A-图19C为对图18A-图18C的结构沉积了第二透明导电薄膜后的剖面图；
图20A-图20C为对图19A-图19C的结构进行了离地剥离工艺(lift off)后的剖面图；
图21A-图21C为在图20A-图20C的结构进行了第六及第七刻蚀工艺后的剖面图；
图22为本发明TFT-LCD阵列基板的制造方法的实施例2的流程图；
图23A-图23C为在透明基板上沉积了第一透明导电薄膜及第一金属薄膜后的剖面图，其中图23A所示为像素区域的截面图，图23B所示为PAD区域的栅线的截面图，图23C所示为PAD区域的数据线的截面图；
图24A-图24C为在图23A-图23C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；
图25A-图25C为对图24A-图24C的结构进行了第一刻蚀工艺后的剖面图；
图26A-图26C为对图25A-图25C的光刻胶进行了灰化工艺后的剖面图；
图27A-图27C为对图26A-图26C的结构进行了第二刻蚀工艺后的剖面图；
图28A-图28C为剥离掉图27A-图27C的光刻胶后的剖面图；
图29A-图29C为在图28A-图28C的结构上沉积了栅绝缘薄膜、半导体薄膜及掺杂半导体薄膜后的剖面图；
图30A-图30C为在图29A-图29C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；
图31A-图31C为对图30A-图30C的结构进行了第三刻蚀工艺后的剖面图；
图32A-图32C为对图31A-图31C的光刻胶进行了灰化工艺后的剖面图；
图33A-图33C为在图32A-图312C的结构进行了第四刻蚀工艺后的剖面图；
图34A-图34C为剥离图33A-图33C的光刻胶后的剖面图；
图35A-图35C为对图34A-图34C的结构沉积了第二金属薄膜后的剖面图；
图36A-图36C为在图35A-图35C的结构上涂覆了光刻胶并进行了曝光和显影处理后的剖面图；
图37A-图37C为在图36A-图36C的结构上进行了第五刻蚀工艺后的剖面图；
图38A-图38C对图37A-图37C的光刻胶进行了灰化工艺后的剖面图；
图39A-图39C为对图38A-图38C的结构沉积了第二透明导电薄膜后的剖面图；
图40A-图40C为对图39A-图39C的结构进行了离地剥离工艺(lift off)后的剖面图；
图41A-图41C为在图40A-图40C的结构进行了第六及第七刻蚀工艺后的剖面图。
附图标记：
1-栅线；          2-数据线；            3-薄膜晶体管；
4-像素电极；      5-公共电极线；        6-公共电极；
10-透明基板；     11-栅电极；           12-栅绝缘层；
13-半导体层；     14-掺杂半导体层；     15-透明导电部；
16-源电极；       17-漏电极；           18-TFT沟道；
19-钝化层；       100-第一透明导电薄膜；200-第一金属薄膜；
300-栅绝缘薄膜；  400-半导体薄膜；      500-掺杂半导体薄膜；
600-第二金属薄膜；700-第二透明导电薄膜；
1000、2000、3000、4000-光刻胶。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明实施例以FFS型或AD-SDS型阵列基板举例说明。
实施例1：
图2为本发明TFT-LCD阵列基板的制造方法的实施例1的流程图。如图2所示，本发明TFT-LCD阵列基板的制造方法，包括：
步骤1、在透明基板上沉积第一透明导电薄膜及第一金属薄膜，对既定区域进行构图，形成包括栅线、栅电极、公共电极以及公共电极线的图形；
步骤2、沉积栅绝缘薄膜、半导体薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括PAD区域的栅连接孔以及半导体层的图形；
步骤3、沉积第二金属薄膜，对既定区域进行构图，沉积第二透明导电薄膜，进行离地剥离工艺，并刻蚀既定区域的第二金属薄膜及掺杂半导体薄膜，形成包括源电极、漏电极、TFT沟道以及像素电极的图形。
本发明的TFT-LCD阵列基板的制造方法，通过3次构图工艺制造了TFT-LCD阵列基板，相比现有技术，减少了工艺数，极大地节省了成本，提高了市场竞争力。
下面结合图3A-图21C详细说明本发明TFT-LCD阵列基板实施例1的制造方法。
首先根据图3A-图8C详细说明本发明TFT-LCD阵列基板的制造方法的实施例1的第一构图工艺。图3A-图3C为在透明基板上沉积了第一透明导电薄膜及第一金属薄膜后的剖面图，其中图3A所示为像素区域的截面图，图3B所示为PAD区域的栅线的截面图，图3C所示为PAD区域的数据线的截面图；图4A-图4C为在图3A-图3C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；图5A-图5C为对图4A-图4C的结构进行了第一刻蚀工艺后的剖面图；图6A-图6C为对图5A-图5C的光刻胶进行了灰化工艺后的剖面图；图7A-图7C为对图6A-图6C的结构进行了第二刻蚀工艺后的剖面图；图8A-图8C为剥离掉图7A-图7C的光刻胶后的剖面图。
如图3A-图8C所示，本发明TFT-LCD阵列基板的制造方法的实施例1的第一构图工艺包括如下步骤：
步骤11：在透明基板10上依次沉积第一透明导电薄膜100和第一金属薄膜200，如图3A-图3C；具体为，采用等离子增强化学气相沉积(PECVD)、磁控溅射、热蒸发或其它成膜方法，在透明基板10(如玻璃基板或石英基板)上依次沉积第一透明导电薄膜100和第一金属薄膜200；第一透明导电薄膜100可以为ITO、IZO等，第一金属薄膜200可以是钼、铝、铝钕合金、钨、铬、铜等金属形成的单层薄膜，也可以是以上金属多层沉积形成的多层薄膜。
步骤12：在图3A-图3C的结构上，先涂覆光刻胶1000，并采用第一半色调掩膜板(half tone mask)进行曝光及显影处理，如图4A-图4C；半色调掩膜板根据光的透过程度或强度，可分为完全漏光区域、部分漏光区域及不漏光区域。因此，经第一半色调掩膜板进行曝光处理后，光刻胶1000形成完全曝光区域、部分曝光区域及不曝光区域，然后经显影处理，完全曝光区域的光刻胶被药剂洗去；部分曝光区域的光刻胶中，上层被曝光而洗去，留下下层光刻胶；不曝光区域保持不变。在光刻胶1000中，不曝光区域对应阵列基板的栅线、栅电极以及公共电极线的区域，部分曝光区域对应阵列基板的公共电极区域，完全曝光区域对应其余区域。
步骤13：在图4A-图4C的结构上，进行了第一刻蚀工艺，形成了包括栅线1、栅电极11、公共电极6及公共电极线(未图示)的图形，如图5A-图5C。第一刻蚀工艺，实际上包括两步刻蚀，第一步是采用金属材料刻蚀液(例如磷酸和硝酸的混合物)对第一金属薄膜200进行了刻蚀，得到了栅线1、栅电极11及公共电极线(未图示)的图形。实际生产中，刻蚀大面积图形的湿法刻蚀，是将被刻蚀物投入刻蚀液中，使得刻蚀液腐蚀掉暴露出的被刻蚀物。金属材料刻蚀液仅能刻蚀掉金属，即第一金属薄膜，因此，被光刻胶覆盖的区域，也就是部分曝光区域及不曝光区域的第一金属薄膜没有被腐蚀，仅是完全曝光区域的第一金属薄膜200，由于直接与刻蚀液接触被腐蚀掉，残留的第一金属薄膜形成栅线、栅电极及公共电极线的图形。第二步是用ITO或IZO的刻蚀液，去掉第一透明导电薄膜100，形成了公共电极6的图形，另外避免形成的栅线、栅电极及公共电极线通过第一透明导电薄膜100电性连接。
步骤14：对图5A-图5C的光刻胶1000进行灰化工艺，暴露出了部分曝光区域的第一金属薄膜200，如图6A-图6C。灰化工艺的作用为去掉一定厚度的光刻胶。此步骤中，去掉的光刻胶厚度与步骤12中光刻胶部分曝光区域的厚度相同，即灰化工艺后，光刻胶仅在不曝光区域有保留，其他区域无光刻胶剩余。
步骤15：对图6A-图6C的结构进行了第二刻蚀工艺，去掉了步骤14中暴露出的第一金属薄膜200，如图7A-图7C。去掉了公共电极上方的第二金属薄膜200，暴露出了公共电极6。
步骤16：去掉了图7A-图7C的结构中的光刻胶1000，如图8A-图8C。经步骤11-16完成第一构图工艺。
下面根据图9A-图14C详细说明本发明TFT-LCD阵列基板的制造方法的第二构图工艺。图9A-图9C为在图8A-图8C的结构上沉积了栅绝缘薄膜、半导体薄膜及掺杂半导体薄膜后的剖面图；图10A-图10C为在图9A-图9C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；图11A-图11C为对图10A-图10C的结构进行了第三刻蚀工艺后的剖面图；图12A-图12C为对图11A-图11C的光刻胶进行了灰化工艺后的剖面图；图13A-图13C为在图12A-图12C的结构进行了第四刻蚀工艺后的剖面图；图14A-图14C为剥离图13A-图13C的光刻胶后的剖面图。
如图9A-图14C所示，本发明TFT-LCD阵列基板的制造方法的实施例1的第二构图工艺包括如下步骤：
步骤21：在图8A-图8C的结构上沉积了栅绝缘薄膜300、半导体薄膜400及掺杂半导体薄膜500，如图9A-图9C。
步骤22：在图9A-图9C的结构上，先涂覆光刻胶2000，并采用第二半色调掩膜板进行曝光及显影处理，如图10A-图10C。在光刻胶2000中，不曝光区域对应TFT沟道的区域，完全曝光区域对应阵列基板的PAD区域的栅线的区域，部分曝光区域对应其余区域。所谓PAD区域即为压接区域，是将栅线、数据线及公共电极线等信号线与外部的驱动电路板的引线压接的区域，包括PAD区域的栅线、PAD区域的数据线以及PAD区域的公共电极线。PAD区域位于阵列基板的四个边中的其中一个或相邻的两个边上。为了将引线和信号线电连接，PAD区域的信号线上方必须没有绝缘层覆盖，通常是在信号线上方刻蚀形成连接孔，将信号线暴露或将信号线与导电元件连接。
步骤23：对图10A-图10C的结构进行了第三刻蚀工艺，去掉光刻胶2000完全曝光区域的掺杂半导体薄膜500、半导体薄膜400及栅绝缘薄膜300，暴露出了PAD区域的栅线1，形成了PAD区域栅线连接孔及栅绝缘层12的图形，如图11A-图11C。第三刻蚀工艺包括三步刻蚀，第一步去掉了暴露出的掺杂半导体薄膜500，第二步去掉了暴露出的半导体薄膜400，第三步去掉了暴露出的栅绝缘薄膜300，形成了栅绝缘层12的图形。刻蚀工艺所采用的试剂及方法皆为本领域常规方法，故省略。
步骤24：为对图11A-图11C的光刻胶2000进行了灰化工艺，暴露出了部分曝光区域的掺杂半导体薄膜500，如图12A-图12C。本步骤中，灰化工艺去掉相当于步骤22中光刻胶2000的部分曝光区域的厚度，使得暴露出部分曝光区域的掺杂半导体薄膜500。
步骤25：在图12A-图12C的结构进行第四刻蚀工艺，去掉了部分曝光区域的掺杂半导体薄膜500、半导体薄膜400及栅绝缘薄膜300，形成了包括半导体层13的图形，如图13A-图13C。
步骤26：剥离图13A-图13C的光刻胶2000，如图14A-图14C。通过步骤21-26，完成了第二构图工艺。
下面根据图15A-图21C详细说明本发明TFT-LCD阵列基板的制造方法的实施例1的第三构图工艺。图15A-图15C为对图14A-图14C的结构沉积了第二金属薄膜后的剖面图；图16A-图16C为在图15A-图15C的结构上涂覆了光刻胶并进行了曝光和显影处理后的剖面图；图17A-图17C为在图16A-图16C的结构上进行了第五刻蚀工艺后的剖面图；图18A-图18C对图17A-图17C的光刻胶进行了灰化工艺后的剖面图；图19A-图19C为对图18A-图18C的结构沉积了第二透明导电薄膜后的剖面图；图20A-图20C为对图19A-图19C的结构进行了离地剥离工艺(lift off)后的剖面图；图21A-图21C为在图20A-图20C的结构进行了第六及第七刻蚀工艺后的剖面图。
如图15A-图21C所示，本发明TFT-LCD阵列基板的制造方法实施例1的第三构图工艺包括如下步骤：
步骤31：在图14A-图14C的结构上沉积了第二金属薄膜600，如图15A-图15C。
步骤32：在图15A-图15C的结构上，先涂覆光刻胶3000，并采用第三半色调掩膜板进行曝光及显影处理，如图16A-图16C。在光刻胶3000中，完全曝光区域对应阵列基板的像素电极4(参见图1)的区域，部分曝光区域对应源电极16(参见图1B)、漏电极17及PAD区域的栅线1、PAD区域的数据线2(参见图1A)以及PAD区域的公共电极线的区域，不曝光区域对应其余区域。
步骤33：对图16A-图16C的结构进行第五刻蚀工艺，去掉完全曝光区域的第二金属薄膜600，如图17A-图17C。
步骤34：对图17A-图17C的光刻胶3000进行了灰化工艺，暴露出了部分曝光区域的第二金属薄膜600，如图18A-图18C。本步骤中，灰化工艺去掉相当于步骤32中光刻胶3000的部分曝光区域的厚度，使得暴露出部分曝光区域的第二金属薄膜600。
步骤35：对图18A-图18C的结构沉积了第二透明导电薄膜700，如图19A-图19C。
步骤36：对图19A-图19C的结构进行了离地剥离工艺(lift off)，形成了像素电极4的图形，如图20A-图20C。
步骤37：在图20A-图20C的结构上进行了第六刻蚀工艺，去掉了暴露出的第二金属薄膜600及掺杂半导体薄膜500，形成了TFT沟道18、源电极16和漏电极17的图形，如图21A-图21C。本步骤中，第六刻蚀工艺包括两步刻蚀，首先以金属材料刻蚀液，去掉了没有被第二透明导电薄膜700覆盖的第二金属薄膜600，形成了源电极16和漏电极17；然后，通过干法刻蚀，采用气体刻蚀剂对暴露出的掺杂半导体薄膜500进行刻蚀，形成了TFT沟道18的图形。如图21A-图21C所示为实施例1得到的TFT-LCD阵列基板结构，包括形成在基板上的栅线、栅电极、公共电极、源电极、漏电极以及像素电极，从本发明第三构图工艺的步骤31-37可以看出，本发明先沉积了第二金属薄膜，后沉积了第二透明导电层，即TFT沟道上形成了源电极和漏电极，像素电极直接形成于漏电极上。因此，没有形成如现有技术中所述的源电极和有源层(掺杂半导体层和半导体层)之间的透明导电部，从数据线的信号可以直接通过源电极进入TFT沟道，不受透明导电部的阻碍，提高了液晶显示器的显示品质。
实施例2：
图22为本发明TFT-LCD阵列基板的制造方法的实施例2的流程图。如图22所示，本发明TFT-LCD阵列基板的制造方法，包括：
步骤100、在透明基板上沉积第一透明导电薄膜及第一金属薄膜，对既定区域进行构图，形成包括栅线、栅电极、像素电极以及公共电极线的图形；
步骤200、沉积栅绝缘薄膜、半导体薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括过孔、PAD区域的栅连接孔以及半导体层的图形；
步骤300、沉积第二金属薄膜，对既定区域进行构图，沉积第二透明导电薄膜，进行离地剥离工艺，并刻蚀既定区域的第二金属薄膜及掺杂半导体薄膜，形成包括源电极、漏电极、TFT沟道以及公共电极的图形。
本发明的TFT-LCD阵列基板的制造方法，通过3次构图工艺制造了TFT-LCD阵列基板，相比现有技术，减少了工艺数，极大地节省了成本，提高了市场竞争力。
下面结合图23A-图41C详细说明本发明TFT-LCD阵列基板实施例2的制造方法。
首先根据图23A-图28C详细说明本发明TFT-LCD阵列基板的制造方法的实施例2的第一构图工艺。图23A-图23C为在透明基板上沉积了第一透明导电薄膜及第一金属薄膜后的剖面图，其中图23A所示为像素区域的截面图，图23B所示为PAD区域的栅线的截面图，图23C所示为PAD区域的数据线的截面图；图24A-图24C为在图23A-图23C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；图25A-图25C为对图24A-图24C的结构进行了第一刻蚀工艺后的剖面图；图26A-图26C为对图25A-图25C的光刻胶进行了灰化工艺后的剖面图；图27A-图27C为对图26A-图26C的结构进行了第二刻蚀工艺后的剖面图；图28A-图28C为剥离掉图27A-图27C的光刻胶后的剖面图。
如图23A-图28C所示，本发明TFT-LCD阵列基板的制造方法实施例2的第一构图工艺包括如下步骤：
步骤1100：在透明基板10上依次沉积第一透明导电薄膜100和第一金属薄膜200，如图23A-图23C；具体为，采用等离子增强化学气相沉积(PECVD)、磁控溅射、热蒸发或其它成膜方法，在透明基板10(如玻璃基板或石英基板)上依次沉积第一透明导电薄膜100和第一金属薄膜200；第一透明导电薄膜100可以为ITO、IZO等，第一金属薄膜200可以是钼、铝、铝钕合金、钨、铬、铜等金属形成的单层薄膜，也可以是以上金属多层沉积形成的多层薄膜。
步骤1200：在图23A-图23C的结构上，先涂覆光刻胶1000，并采用第一半色调掩膜板(half tone mask)进行曝光及显影处理，如图24A-图24C；半色调掩膜板根据光的透过程度或强度，可分为完全漏光区域、部分漏光区域及不漏光区域。因此，经第一半色调掩膜板进行曝光处理后，光刻胶1000形成完全曝光区域、部分曝光区域及不曝光区域，然后经显影处理，完全曝光区域的光刻胶被药剂洗去；部分曝光区域的光刻胶中，上层被曝光而洗去，留下下层光刻胶；不曝光区域保持不变。在光刻胶1000中，不曝光区域对应阵列基板的栅线、栅电极以及公共电极线的区域，部分曝光区域对应阵列基板的像素电极区域，完全曝光区域对应其余区域。在实施例2与实施例1相比，像素电极与公共电极的位置互换。还有，实施例1中狭缝设置在像素电极上，而实施例2中，狭缝设置在公共电极上。
步骤1300：在图24A-图24C的结构上，进行了第一刻蚀工艺，形成了包括栅线1、栅电极11、像素电极4及公共电极线的图形，如图25A-图25C。第一刻蚀工艺，实际上包括两步刻蚀，第一步是采用金属材料刻蚀液(例如磷酸和硝酸的混合物)对第一金属薄膜200进行了刻蚀，得到了栅线1、栅电极11及公共电极线(未图示)的图形。实际生产中，刻蚀大面积图形的湿法刻蚀，是将被刻蚀物投入刻蚀液中，使得刻蚀液腐蚀掉暴露出的被刻蚀物。金属材料刻蚀液仅能刻蚀掉金属，即第一金属薄膜，因此，被光刻胶覆盖的区域，也就是部分曝光区域及不曝光区域的第一金属薄膜没有被腐蚀，仅是完全曝光区域的第一金属薄膜200，由于直接与刻蚀液接触被腐蚀掉，残留的第一金属薄膜200形成栅线1、栅电极11及公共电极线的图形。第二步是用ITO或IZO的刻蚀液，去掉第一透明导电薄膜100，形成了像素电极4的图形，另外还能避免形成的栅线1、栅电极11及公共电极线通过第一透明导电薄膜100电性连接。
步骤1400：对图25A-图25C的光刻胶1000进行灰化工艺，暴露出了部分曝光区域的第一金属薄膜200，如图26A-图26C。灰化工艺的作用为去掉一定厚度的光刻胶。此步骤中，去掉的光刻胶厚度与步骤12中光刻胶部分曝光区域的厚度相同，即灰化工艺后，光刻胶仅在不曝光区域有保留，其他区域无光刻胶剩余。
步骤1500：对图26A-图26C的结构进行了第二刻蚀工艺，去掉了步骤14中暴露出的第一金属薄膜200，如图27A-图27C。去掉了像素电极4上方的第二金属薄膜200，暴露出了像素电极4。
步骤1600：去掉了图27A-图27C的结构中的光刻胶1000，如图28A-图28C。经步骤1100-1600完成第一构图工艺。
下面根据图29A-图34C详细说明本发明TFT-LCD阵列基板的制造方法的实施例2的第二构图工艺。图29A-图29C为在图28A-图28C的结构上沉积了栅绝缘薄膜、半导体薄膜及掺杂半导体薄膜后的剖面图；图30A-图30C为在图29A-图29C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；图31A-图31C为对图30A-图30C的结构进行了第三刻蚀工艺后的剖面图；图32A-图32C为对图31A-图31C的光刻胶进行了灰化工艺后的剖面图；图33A-图33C为在图32A-图32C的结构进行了第四刻蚀工艺后的剖面图；图34A-图34C为剥离图33A-图33C的光刻胶后的剖面图。
如图29A-图34C所示，本发明TFT-LCD阵列基板的制造方法的实施例2的第二构图工艺包括如下步骤：
步骤2100：在图28A-图28C的结构上沉积了栅绝缘薄膜300、半导体薄膜400及掺杂半导体薄膜500，如图29A-图29C。
步骤2200：在图29A-图29C的结构上，先涂覆光刻胶2000，并采用第二半色调掩膜板进行曝光及显影处理，如图30A-图30C。在光刻胶2000中，不曝光区域对应TFT沟道18(参见图21A)的区域，完全曝光区域对应阵列基板的过孔[用于使连接线4’(参见图41A)穿过，使得漏电极与像素电极电连接]的区域及PAD区域的栅线1的区域，部分曝光区域对应其余区域。
步骤2300：对图30A-图30C的结构进行了第三刻蚀工艺，去掉光刻胶2000完全曝光区域的掺杂半导体薄膜500、半导体薄膜400及栅绝缘薄膜300，暴露出了部分的像素电极4和PAD区域的栅线1，形成了包括过孔、PAD区域栅线连接孔及栅绝缘层12的图形，如图31A-图31C。第三刻蚀工艺包括三步刻蚀，第一步去掉了暴露出的掺杂半导体薄膜500，第二步去掉了暴露出的半导体薄膜400，第三步去掉了暴露出的栅绝缘薄膜300。刻蚀工艺所采用的试剂及方法皆为本领域常规方法，故省略。
步骤2400：为对图31A-图31C的光刻胶2000进行了灰化工艺，暴露出了部分曝光区域的掺杂半导体薄膜500，如图32A-图32C。本步骤中，灰化工艺去掉相当于步骤22中光刻胶2000的部分曝光区域的厚度，使得暴露出部分曝光区域的掺杂半导体薄膜500。
步骤2500：在图32A-图32C的结构进行第四刻蚀工艺，去掉了部分曝光区域的掺杂半导体薄膜500、半导体薄膜400及栅绝缘薄膜300，形成了包括半导体层13的图形，如图33A-图33C。
步骤2600：剥离图33A-图33C的光刻胶2000，如图34A-图34C。通过步骤2100-2600，完成了第二构图工艺。
下面根据图35A-图41C详细说明本发明TFT-LCD阵列基板的制造方法的实施例2的第三构图工艺。图35A-图35C为对图34A-图34C的结构沉积了第二金属薄膜后的剖面图；图36A-图36C为在图35A-图35C的结构上涂覆了光刻胶并进行了曝光和显影处理后的剖面图；图37A-图37C为在图36A-图36C的结构上进行了第五刻蚀工艺后的剖面图；图38A-图38C对图37A-图37C的光刻胶进行了灰化工艺后的剖面图；图39A-图39C为对图38A-图38C的结构沉积了第二透明导电薄膜后的剖面图；图40A-图40C为对图39A-图39C的结构进行了离地剥离工艺(lift off)后的剖面图；图41A-图41C为在图40A-图40C的结构进行了第六及第七刻蚀工艺后的剖面图。
如图35A-图41C所示，本发明TFT-LCD阵列基板的制造方法实施例2的第三构图工艺包括如下步骤：
步骤3100：在图34A-图34C的结构上沉积了第二金属薄膜600，如图35A-图35C。
步骤3200：在图35A-图35C的结构上，先涂覆光刻胶3000，并采用第三半色调掩膜板进行曝光及显影处理，如图36A-图36C。在光刻胶3000中，完全曝光区域对应阵列基板的公共电极6的区域，部分曝光区域对应源电极16(参见图21A)、漏电极17及PAD区域的栅线1、PAD区域的数据线2(参见图1A)以及PAD区域的公共电极线的区域，不曝光区域对应其余区域。
步骤3300：对图36A-图36C的结构进行第五刻蚀工艺，去掉完全曝光区域的第二金属薄膜600，如图37A-图37C。
步骤3400：对图37A-图37C的光刻胶3000进行了灰化工艺，暴露出了部分曝光区域的第二金属薄膜600，如图38A-图38C。本步骤中，灰化工艺去掉相当于步骤32中光刻胶3000的部分曝光区域的厚度，使得暴露出部分曝光区域的第二金属薄膜600。
步骤3500：对图38A-图38C的结构沉积了第二透明导电薄膜700，如图39A-图39C。
步骤3600：对图39A-图39C的结构进行了离地剥离工艺(lift off)，形成了用于连接漏电极和像素电极的连接线4’以及公共电极6的图形，如图40A-图40C。
步骤3700：在图40A-图40C的结构上进行了第六刻蚀工艺，去掉了暴露出的第二金属薄膜600及掺杂半导体薄膜500，形成了TFT沟道18、源电极16和漏电极17的图形，如图41A-图41C。本步骤中，第六刻蚀工艺包括两步刻蚀，首先以金属材料刻蚀液，去掉了没有被第二透明导电薄膜700覆盖的第二金属薄膜600，形成了源电极16和漏电极17；然后，通过干法刻蚀，采用气体刻蚀剂对暴露出的掺杂半导体薄膜500进行刻蚀，形成了TFT沟道18的图形。经步骤3100-3700完成第三构图工艺。如图41A-图41C所示的是本发明实施例2得到的TFT-LCD阵列基板，包括形成在基板上的栅线、栅电极、公共电极、源电极、漏电极以及像素电极，可见用于连接漏电极和像素电极的连接线直接形成在漏电极之上，且与带有狭缝的公共电极同层设置。
本发明的TFT-LCD阵列基板的制造方法，相比现有技术，没有形成钝化层，减少了用料，且阵列基板更加轻薄。另外，由于没有钝化层，相比现有技术可以用较少的驱动电压即可完成既定的旋转要求。
需要说明的是：
本发明所称的构图或构图工艺包括光刻胶涂覆、掩模、曝光、显影、刻蚀、光刻胶剥离等工艺，光刻胶以正性光刻胶为例；
本发明中所述的“某某的区域”是某某图形在透明基板上映射的区域，即该区域与某某图形具有相同的形状，例如栅线的区域，即为栅线的图形在透明基板上的映射的区域，也可以理解为透明基板上将要设置栅线图形的区域。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种TFT-LCD阵列基板的制造方法，其特征在于，包括：
步骤1、在透明基板上沉积第一透明导电薄膜及第一金属薄膜，对既定区域进行构图，形成包括栅线、栅电极、公共电极以及公共电极线的图形；
步骤2、沉积栅绝缘薄膜、半导体薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括PAD区域的栅线连接孔以及半导体层的图形；
步骤3、沉积第二金属薄膜，对既定区域进行构图，沉积第二透明导电薄膜，进行离地剥离工艺，并刻蚀既定区域的第二金属薄膜及掺杂半导体薄膜，形成包括源电极、漏电极、TFT沟道以及像素电极的图形。
2.根据权利要求1所述的TFT-LCD阵列基板的制造方法，其特征在于，其中所述步骤1具体包括：
步骤11：在透明基板上依次沉积第一透明导电薄膜和第一金属薄膜；
步骤12：涂覆光刻胶，并采用第一半色调掩膜板进行曝光及显影处理，使得所述光刻胶的不曝光区域对应阵列基板的栅线、栅电极以及公共电极线的区域，部分曝光区域对应阵列基板的公共电极的区域，完全曝光区域对应其余区域；
步骤13：进行第一刻蚀工艺，去掉所述完全曝光区域的第一金属薄膜及第一透明导电薄膜，形成了包括栅线、栅电极、公共电极及公共电极线的图形；
步骤14：对光刻胶进行灰化工艺，暴露出了部分曝光区域的第一金属薄膜；
步骤15：进行第二刻蚀工艺，去掉部分曝光区域的第一金属薄膜，暴露出了公共电极；
步骤16：剥离光刻胶。
3.根据权利要求1所述的TFT-LCD阵列基板的制造方法，其特征在于，其中所述步骤2具体包括：
步骤21：在步骤1的得到的结构上沉积了栅绝缘薄膜、半导体薄膜及掺杂半导体薄膜；
步骤22：涂覆光刻胶，并采用第二半色调掩膜板进行曝光及显影处理，使得光刻胶的不曝光区域对应TFT沟道的区域，完全曝光区域对应阵列基板的PAD区域的栅线的区域，部分曝光区域对应其余区域；
步骤23：进行第三刻蚀工艺，去掉所述完全曝光区域的掺杂半导体薄膜、半导体薄膜及栅绝缘薄膜，暴露出了PAD区域的栅线，形成了PAD区域栅线连接孔及栅绝缘层的图形；
步骤24：对光刻胶进行灰化工艺，暴露出部分曝光区域的掺杂半导体薄膜；
步骤25：在进行第四刻蚀工艺，去掉了所述部分曝光区域的掺杂半导体薄膜、半导体薄膜及栅绝缘薄膜，形成了包括半导体层的图形；
步骤26：剥离光刻胶。
4.根据权利要求1所述的TFT-LCD阵列基板的制造方法，其特征在于，其中所述步骤3具体包括：
步骤31：在步骤2得到的结构上沉积了第二金属薄膜；
步骤32：涂覆光刻胶，并采用第三半色调掩膜板进行曝光及显影处理，使得光刻胶的完全曝光区域对应阵列基板的像素电极的区域，部分曝光区域对应源电极、漏电极及PAD区域的栅线、PAD区域的数据线以及PAD区域的公共电极线的区域，不曝光区域对应其余区域；
步骤33：进行第五刻蚀工艺，去掉所述完全曝光区域的所述第二金属薄膜600；
步骤34：对所述光刻胶进行灰化工艺，暴露出了所述部分曝光区域的第二金属薄膜；
步骤35：沉积第二透明导电薄膜；
步骤36：进行离地剥离工艺，形成像素电极的图形；
步骤37：进行第六刻蚀工艺，去掉暴露出的第二金属薄膜及掺杂半导体薄膜，形成了源电极、漏电极以及TFT沟道的图形。
5.一种TFT-LCD阵列基板的制造方法，其特征在于，包括：
步骤100、在透明基板上沉积第一透明导电薄膜及第一金属薄膜，对既定区域进行构图，形成包括栅线、栅电极、像素电极以及公共电极线的图形；
步骤200、沉积栅绝缘薄膜、半导体薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括过孔、PAD区域的栅连接孔以及半导体层的图形；
步骤300、沉积第二金属薄膜，对既定区域进行构图，沉积第二透明导电薄膜，进行离地剥离工艺，并刻蚀既定区域的第二金属薄膜及掺杂半导体薄膜，形成包括源电极、漏电极、TFT沟道以及公共电极的图形。
6.根据权利要求5所述的TFT-LCD阵列基板的制造方法，其特征在于，其中所述步骤100具体包括：
步骤1100：在透明基板上依次沉积第一透明导电薄膜和第一金属薄膜；
步骤1200：涂覆光刻胶，并采用第一半色调掩膜板进行曝光及显影处理，使得所述光刻胶的不曝光区域对应阵列基板的栅线、栅电极以及公共电极线的区域，部分曝光区域对应阵列基板的像素电极的区域，完全曝光区域对应其余区域；
步骤1300：进行第一刻蚀工艺，去掉所述完全曝光区域的第一金属薄膜及第一透明导电薄膜，形成了包括栅线、栅电极、像素电极及公共电极线的图形；
步骤1400：对光刻胶进行灰化工艺，暴露出了部分曝光区域的第一金属薄膜；
步骤1500：进行第二刻蚀工艺，去掉部分曝光区域的第一金属薄膜，暴露出了像素电极；
步骤1600：剥离光刻胶。
7.根据权利要求5所述的TFT-LCD阵列基板的制造方法，其特征在于，其中所述步骤200具体包括：
步骤2100：在步骤100的得到的结构上沉积了栅绝缘薄膜、半导体薄膜及掺杂半导体薄膜；
步骤2200：涂覆光刻胶，并采用第二半色调掩膜板进行曝光及显影处理，使得光刻胶的不曝光区域对应TFT沟道的区域，完全曝光区域对应阵列基板的过孔的区域及PAD区域的栅线的区域，部分曝光区域对应其余区域；
步骤2300：进行第三刻蚀工艺，去掉所述完全曝光区域的掺杂半导体薄膜、半导体薄膜及栅绝缘薄膜，暴露出了暴露出了部分的像素电极和PAD区域的栅线，形成了包括过孔、PAD区域栅线连接孔及栅绝缘层的图形；
步骤2400：对光刻胶进行灰化工艺，暴露出部分曝光区域的掺杂半导体薄膜；
步骤2500：在进行第四刻蚀工艺，去掉了所述部分曝光区域的掺杂半导体薄膜、半导体薄膜及栅绝缘薄膜，形成了包括半导体层的图形；
步骤2600：剥离光刻胶。
8.根据权利要求5所述的TFT-LCD阵列基板的制造方法，其特征在于，其中所述步骤300具体包括：
步骤3100：在步骤200得到的结构上沉积了第二金属薄膜；
步骤3200：涂覆光刻胶，并采用第三半色调掩膜板进行曝光及显影处理，使得光刻胶的完全曝光区域对应阵列基板的公共电极的区域，部分曝光区域对应源电极、漏电极及PAD区域的栅线、PAD区域的数据线以及PAD区域的公共电极线的区域，不曝光区域对应其余区域；
步骤3300：进行第五刻蚀工艺，去掉所述完全曝光区域的所述第二金属薄膜600；
步骤3400：对所述光刻胶进行灰化工艺，暴露出了所述部分曝光区域的第二金属薄膜；
步骤3500：沉积第二透明导电薄膜；
步骤3600：进行离地剥离工艺，形成公共电极及连接线的图形，所述连接线用于连接漏电极与像素电极；
步骤3700：进行第六刻蚀工艺，去掉暴露出的第二金属薄膜及掺杂半导体薄膜，形成了包括源电极、漏电极以及TFT沟道的图形。
9.一种TFT-LCD阵列基板，包括形成在基板上的栅线、栅电极、公共电极、源电极、漏电极以及像素电极，其特征在于：像素电极直接形成在漏电极之上，像素电极上设置有狭缝。
10.一种TFT-LCD阵列基板，包括形成在基板上的栅线、栅电极、公共电极、源电极、漏电极以及像素电极，其特征在于：用于连接漏电极和像素电极的连接线直接形成在漏电极之上，且与带有狭缝的公共电极同层设置。
CN2011100202230A 2010-04-26 2011-01-18 Tft-lcd阵列基板及其制造方法 Active CN102148195B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011100202230A CN102148195B (zh) 2010-04-26 2011-01-18 Tft-lcd阵列基板及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201010159005.0 2010-04-26
CN201010159005 2010-04-26
CN2011100202230A CN102148195B (zh) 2010-04-26 2011-01-18 Tft-lcd阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN102148195A true CN102148195A (zh) 2011-08-10
CN102148195B CN102148195B (zh) 2013-05-01

Family

ID=44422363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100202230A Active CN102148195B (zh) 2010-04-26 2011-01-18 Tft-lcd阵列基板及其制造方法

Country Status (6)

Country Link
US (1) US8609477B2 (zh)
EP (1) EP2565917B1 (zh)
JP (1) JP5770831B2 (zh)
KR (1) KR101274628B1 (zh)
CN (1) CN102148195B (zh)
WO (1) WO2011134390A1 (zh)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315167A (zh) * 2011-09-07 2012-01-11 信利半导体有限公司 广视角液晶显示器阵列基板制作方法
CN102543863A (zh) * 2012-02-06 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102683277A (zh) * 2012-05-08 2012-09-19 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102830560A (zh) * 2012-08-27 2012-12-19 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN103022055A (zh) * 2012-12-28 2013-04-03 北京京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN103022056A (zh) * 2012-12-28 2013-04-03 北京京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN103066017A (zh) * 2012-12-28 2013-04-24 北京京东方光电科技有限公司 一种阵列基板的制备方法
WO2013116994A1 (zh) * 2012-02-07 2013-08-15 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
WO2013116990A1 (zh) * 2012-02-06 2013-08-15 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
WO2013127201A1 (zh) * 2012-02-29 2013-09-06 京东方科技集团股份有限公司 阵列基板和其制造方法以及显示装置
WO2013131284A1 (zh) * 2012-03-06 2013-09-12 深圳市华星光电技术有限公司 半穿半反液晶显示器的阵列基板制造方法
WO2013131282A1 (zh) * 2012-03-06 2013-09-12 深圳市华星光电技术有限公司 半穿半反液晶显示器的阵列基板制造方法
WO2013135062A1 (zh) * 2012-03-13 2013-09-19 京东方科技集团股份有限公司 阵列基板及其制造方法
WO2013159396A1 (zh) * 2012-04-28 2013-10-31 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
WO2014015624A1 (zh) * 2012-07-27 2014-01-30 北京京东方光电科技有限公司 平板阵列基板、传感器及平板阵列基板的制造方法
CN104617115A (zh) * 2015-03-02 2015-05-13 深圳市华星光电技术有限公司 Ffs型薄膜晶体管阵列基板及其制备方法
WO2016106881A1 (zh) * 2014-12-31 2016-07-07 深圳市华星光电技术有限公司 一种阵列基板的制备方法
CN107425009A (zh) * 2017-04-01 2017-12-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和电子设备
WO2017215039A1 (zh) * 2016-06-17 2017-12-21 深圳市华星光电技术有限公司 阵列基板及其制作方法、液晶显示器
CN110120443A (zh) * 2018-02-07 2019-08-13 山东浪潮华光光电子股份有限公司 一种反极性AlGaInP四元LED芯片的制备方法
CN111077711A (zh) * 2019-12-30 2020-04-28 Tcl华星光电技术有限公司 一种短路棒结构、阵列基板及显示装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102033379B (zh) * 2009-09-30 2012-08-15 群康科技(深圳)有限公司 液晶显示器与其制造方法
CN102270604B (zh) * 2010-06-03 2013-11-20 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
KR101877448B1 (ko) * 2011-06-30 2018-07-12 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101870986B1 (ko) * 2011-09-19 2018-06-26 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 제조방법
CN104094409B (zh) * 2012-01-31 2016-11-16 夏普株式会社 半导体装置及其制造方法
CN102544029A (zh) * 2012-02-07 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102723308B (zh) * 2012-06-08 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
CN103236419B (zh) * 2013-04-26 2014-12-17 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板以及显示装置
CN103488004A (zh) * 2013-09-26 2014-01-01 京东方科技集团股份有限公司 一种阵列基板、液晶面板及显示装置
CN103489882A (zh) * 2013-10-17 2014-01-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN103545378B (zh) * 2013-11-05 2016-09-07 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
CN103715137B (zh) * 2013-12-26 2018-02-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103745955B (zh) * 2014-01-03 2017-01-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN104766819B (zh) * 2014-01-06 2017-12-08 瀚宇彩晶股份有限公司 画素基板及其制造方法
US10134771B2 (en) 2014-06-19 2018-11-20 Boe Technology Group Co., Ltd. Array substrate, method of producing array substrate, and display panel
CN104218041B (zh) * 2014-08-15 2017-12-08 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
CN104409413B (zh) * 2014-11-06 2017-12-08 京东方科技集团股份有限公司 阵列基板制备方法
CN204314580U (zh) * 2015-01-08 2015-05-06 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板和显示装置
CN104867939A (zh) * 2015-04-13 2015-08-26 合肥京东方光电科技有限公司 像素单元及其制备方法、阵列基板和显示装置
CN106886107B (zh) 2015-12-15 2020-02-14 群创光电股份有限公司 显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472889A (en) * 1991-06-24 1995-12-05 Korea Electronics And Telecommunications Research Institute Method of manufacturing large-sized thin film transistor liquid crystal display panel
CN101256984A (zh) * 2007-03-02 2008-09-03 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
CN101533191A (zh) * 2008-03-13 2009-09-16 北京京东方光电科技有限公司 Tft-lcd阵列基板结构及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494682B1 (ko) * 1999-06-30 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자 및 그 제조방법
TWI220029B (en) * 2000-10-12 2004-08-01 Au Optronics Corp Thin film transistor liquid crystal display and its manufacturing method
KR101085136B1 (ko) * 2004-12-04 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107245B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR100614323B1 (ko) * 2004-12-30 2006-08-21 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100661725B1 (ko) 2004-12-30 2006-12-26 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101125254B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
KR100792300B1 (ko) * 2005-11-11 2008-01-07 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이기판 제조방법
KR20070096189A (ko) 2006-03-21 2007-10-02 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR101072379B1 (ko) 2007-07-20 2011-10-11 엘지디스플레이 주식회사 리프트오프 방법 및 이를 이용한 액정표시장치용 어레이기판의 제조방법
US7988871B2 (en) 2007-07-20 2011-08-02 Lg Display Co., Ltd. Method of lifting off and fabricating array substrate for liquid crystal display device using the same
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101661908B (zh) 2008-08-27 2011-06-29 北京京东方光电科技有限公司 水平电场型半透过式液晶显示装置的阵列基板制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472889A (en) * 1991-06-24 1995-12-05 Korea Electronics And Telecommunications Research Institute Method of manufacturing large-sized thin film transistor liquid crystal display panel
CN101256984A (zh) * 2007-03-02 2008-09-03 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
CN101533191A (zh) * 2008-03-13 2009-09-16 北京京东方光电科技有限公司 Tft-lcd阵列基板结构及其制备方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315167A (zh) * 2011-09-07 2012-01-11 信利半导体有限公司 广视角液晶显示器阵列基板制作方法
CN102543863A (zh) * 2012-02-06 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
WO2013116992A1 (zh) * 2012-02-06 2013-08-15 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
WO2013116990A1 (zh) * 2012-02-06 2013-08-15 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
WO2013116994A1 (zh) * 2012-02-07 2013-08-15 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
WO2013127201A1 (zh) * 2012-02-29 2013-09-06 京东方科技集团股份有限公司 阵列基板和其制造方法以及显示装置
WO2013131282A1 (zh) * 2012-03-06 2013-09-12 深圳市华星光电技术有限公司 半穿半反液晶显示器的阵列基板制造方法
WO2013131284A1 (zh) * 2012-03-06 2013-09-12 深圳市华星光电技术有限公司 半穿半反液晶显示器的阵列基板制造方法
US9190564B2 (en) 2012-03-13 2015-11-17 Boe Technology Group Co., Ltd. Array substrate and method for fabricating the same
WO2013135062A1 (zh) * 2012-03-13 2013-09-19 京东方科技集团股份有限公司 阵列基板及其制造方法
WO2013159396A1 (zh) * 2012-04-28 2013-10-31 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
WO2013166668A1 (zh) * 2012-05-08 2013-11-14 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102683277A (zh) * 2012-05-08 2012-09-19 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
WO2014015624A1 (zh) * 2012-07-27 2014-01-30 北京京东方光电科技有限公司 平板阵列基板、传感器及平板阵列基板的制造方法
CN103579219A (zh) * 2012-07-27 2014-02-12 北京京东方光电科技有限公司 一种平板阵列基板、传感器及平板阵列基板的制造方法
CN103579219B (zh) * 2012-07-27 2016-03-16 北京京东方光电科技有限公司 一种平板阵列基板、传感器及平板阵列基板的制造方法
CN102830560A (zh) * 2012-08-27 2012-12-19 京东方科技集团股份有限公司 一种阵列基板及其制作方法
US9373701B2 (en) 2012-12-28 2016-06-21 Beijing Boe Optoelectronics Technology Co., Ltd. Method for fabricating array substrate
CN103022056A (zh) * 2012-12-28 2013-04-03 北京京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN103022055A (zh) * 2012-12-28 2013-04-03 北京京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN103022056B (zh) * 2012-12-28 2015-04-29 北京京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN103066017A (zh) * 2012-12-28 2013-04-24 北京京东方光电科技有限公司 一种阵列基板的制备方法
WO2016106881A1 (zh) * 2014-12-31 2016-07-07 深圳市华星光电技术有限公司 一种阵列基板的制备方法
CN104617115A (zh) * 2015-03-02 2015-05-13 深圳市华星光电技术有限公司 Ffs型薄膜晶体管阵列基板及其制备方法
WO2016138670A1 (zh) * 2015-03-02 2016-09-09 深圳市华星光电技术有限公司 Ffs型薄膜晶体管阵列基板及其制备方法
WO2017215039A1 (zh) * 2016-06-17 2017-12-21 深圳市华星光电技术有限公司 阵列基板及其制作方法、液晶显示器
CN107425009A (zh) * 2017-04-01 2017-12-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和电子设备
CN110120443A (zh) * 2018-02-07 2019-08-13 山东浪潮华光光电子股份有限公司 一种反极性AlGaInP四元LED芯片的制备方法
CN110120443B (zh) * 2018-02-07 2020-04-21 山东浪潮华光光电子股份有限公司 一种反极性AlGaInP四元LED芯片的制备方法
CN111077711A (zh) * 2019-12-30 2020-04-28 Tcl华星光电技术有限公司 一种短路棒结构、阵列基板及显示装置

Also Published As

Publication number Publication date
US20120184060A1 (en) 2012-07-19
US8609477B2 (en) 2013-12-17
EP2565917A4 (en) 2017-06-14
WO2011134390A1 (zh) 2011-11-03
EP2565917B1 (en) 2018-12-26
EP2565917A1 (en) 2013-03-06
KR101274628B1 (ko) 2013-06-13
CN102148195B (zh) 2013-05-01
KR20120046231A (ko) 2012-05-09
JP2013525850A (ja) 2013-06-20
JP5770831B2 (ja) 2015-08-26

Similar Documents

Publication Publication Date Title
CN102148195B (zh) Tft-lcd阵列基板及其制造方法
CN102148196B (zh) Tft-lcd阵列基板及其制造方法
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN101685229B (zh) 液晶显示器阵列基板的制造方法
CN102769040B (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
CN100576550C (zh) 薄膜晶体管阵列基板及其制造方法
CN102023432B (zh) Ffs型tft-lcd阵列基板及其制造方法
US8692258B2 (en) Array substrate of TFT-LCD including a black matrix and method for manufacturing the same
CN101894807B (zh) Tft-lcd阵列基板及其制造方法
CN101995709B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN102012590B (zh) Ffs型tft-lcd阵列基板及其制造方法
US10209594B2 (en) Thin film transistor array substrate, manufacturing method therefor, and display device
CN103762199B (zh) 一种液晶显示器的阵列基板的制造方法
CN100371813C (zh) 面内切换型液晶显示装置中的液晶显示板及其制造方法
CN103219284B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN102629584B (zh) 一种阵列基板及其制造方法和显示器件
CN101963726B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN102468308A (zh) 阵列基板及其制造方法和液晶显示器
WO2015027632A1 (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN102931138B (zh) 阵列基板及其制造方法、显示装置
EP2819155A1 (en) Thin film transistor array substrate and producing method thereof
CN108646487A (zh) Ffs型阵列基板的制作方法及ffs型阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150623

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150623

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150623

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.