CN107425009A - 阵列基板及其制作方法、显示面板和电子设备 - Google Patents

阵列基板及其制作方法、显示面板和电子设备 Download PDF

Info

Publication number
CN107425009A
CN107425009A CN201710214725.4A CN201710214725A CN107425009A CN 107425009 A CN107425009 A CN 107425009A CN 201710214725 A CN201710214725 A CN 201710214725A CN 107425009 A CN107425009 A CN 107425009A
Authority
CN
China
Prior art keywords
layer
source
drain electrode
substrate
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710214725.4A
Other languages
English (en)
Inventor
舒适
徐传祥
崔承镇
罗腾
谷丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710214725.4A priority Critical patent/CN107425009A/zh
Publication of CN107425009A publication Critical patent/CN107425009A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提出了阵列基板及其制作方法、显示面板和电子设备，该阵列基板包括：基板；TFT单元，该TFT单元形成在基板的一侧，且包括栅极、源电极、漏电极和沟道；像素电极层，该像素电极层形成在TFT单元远离基板的一侧，覆盖源电极和漏电极，并且不覆盖沟道；钝化层，该钝化层形成在像素电极层远离基板的一侧，并且覆盖像素电极层的一部分和沟道。本发明所提出的阵列基板，其制造过程中能利用像素电极层直接作为掩膜板刻蚀出源电极和漏电极之间的沟道，使得阵列基板的制作工艺减少、生产成本降低，并且其沟道的刻蚀方法还能有效地保护半导体层，从而使得阵列基板的良品率更高。

Description

阵列基板及其制作方法、显示面板和电子设备
技术领域
本发明涉及显示技术领域，具体的，本发明涉及阵列基板及其制作方法、显示面板和电子设备。
背景技术
现阶段，氧化物半导体背板技术由于其具有迁移率高、可制作大尺寸产品等特点，尤其在OLED等非晶硅无法驱动的领域，成为目前最有量产前景的驱动背板技术。但是，由于源漏电极刻蚀液会对氧化物半导体材料选择性不好，或者对半导体特性有明显的影响，因而限制了氧化物背板的大范围推广。
目前，现有的解决方式有刻蚀阻挡(ESL)和背沟道刻蚀(BCE)两种方法。其中，ESL法是在氧化物半导体层上制作刻蚀阻挡层，并刻蚀过孔连接源电极和漏电极，该方式能较好的保护氧化物半导体，但增加了一次掩膜(Mask)数量，使得成本提高；而BCE方式虽工艺简单、成本降低，但很难完全避免源漏电极刻蚀液对半导体层的破坏。
所以，目前的阵列基板的制作技术仍有待改进。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
本发明是基于发明人的下列发现而完成的：
针对上述技术问题，本发明的发明人经过深入研究发现，采用氧化物半导体层和源漏电极层连续沉积并一步图案化的方法，可有效地减少一次掩膜工艺，且其后还可再通过像素电极层作为掩膜刻蚀出源电极和漏电极之间的沟道，避免了湿法刻蚀液对半导体层的影响，还对沟道具有保护效果。还可进一步通过在外围电路区增加导电层的结构，从而解决栅极周边引线和源漏电极周边引线之间搭接的技术问题。
有鉴于此，本发明的一个目的在于提出一种制作工序少、成本低、半导体层的选择性和半导体特性更好或者导电效果更佳的阵列基板。
在本发明的第一方面，本发明提出了一种阵列基板。
根据本发明的实施例，所述阵列基板包括：基板；TFT单元，所述TFT单元形成在所述基板的一侧，且包括栅极、源电极、漏电极和沟道；像素电极层，所述像素电极层形成在所述TFT单元远离所述基板的一侧，覆盖所述源电极和所述漏电极，并且不覆盖所述沟道；钝化层，所述钝化层形成在所述像素电极层远离所述基板的一侧，并且覆盖所述像素电极层的一部分和所述沟道。
发明人意外地发现，本发明实施例的阵列基板，其制造过程中能利用像素电极层直接作为掩膜板刻蚀出源电极和漏电极之间的沟道，使得阵列基板的制作工艺减少、生产成本降低，并且其沟道的刻蚀方法还能有效地保护半导体层，从而使得阵列基板的良品率更高。
另外，根据本发明上述实施例的阵列基板，还可以具有如下附加的技术特征：
根据本发明的实施例，所述阵列基板进一步包括：栅极周边引线，所述栅极周边引线与所述栅极同层设置；源漏电极周边引线，所述源漏电极周边引线与所述源电极同层设置；导电保护层，所述导电保护层形成在所述源漏电极周边引线远离所述基板的一侧；其中，所述钝化层覆盖所述导电保护层，并且所述栅极周边引线和所述源漏电极周边引线通过过孔形成电连接。
根据本发明的实施例，所述阵列基板进一步包括：导电层，所述导电层形成在所述钝化层远离所述基板的一侧，用于使所述栅极周边引线和所述源漏电极周边引线形成电连接。
根据本发明的实施例，所述TFT单元包括开关TFT和驱动TFT，其中，所述开关TFT的漏极与所述驱动TFT的栅极通过所述像素电极层形成电连接。
在本发明的第二方面，本发明提出了一种制作上述的阵列基板的方法。
根据本发明的实施例，所述方法包括：在基板的一侧形成栅极和源漏电极层；形成像素电极层，所述像素电极层具有预定图案，且位于所述源漏电极层远离所述基板的一侧，以所述像素电极层作为掩膜对所述源漏电极层进行刻蚀，形成沟道、源电极和漏电极；形成钝化层，所述钝化层位于所述像素电极层远离所述基板的一侧，并且覆盖所述像素电极层的一部分和所述沟道。
发明人意外地发现，采用本发明实施例的制作方法，获得的阵列基板的良品率更高，且该方法减少一次掩膜工艺、步骤简化且能使生产成本减低。本领域技术人员能够理解的是，前面针对阵列基板所描述的特征和优点，仍适用于该制作阵列基板的方法，在此不再赘述。
另外，根据本发明上述实施例的制作方法，还可以具有如下附加的技术特征：
根据本发明的实施例，所述刻蚀为干法刻蚀。
根据本发明的实施例，所述制作方法进一步包括：形成栅极周边引线，所述栅极周边引线与所述栅极通过一次构图工艺形成；形成源漏电极周边引线，所述源漏电极周边引线与所述源电极通过一次构图工艺形成；形成导电保护层，所述导电保护层与所述像素电极层通过一次构图工艺形成；形成过孔，所述栅极周边引线和所述源漏电极周边引线通过所述过孔形成电连接。
根据本发明的实施例，所述制作方法进一步包括：形成导电层，所述导电层形成在所述钝化层远离所述基板的一侧，用于使所述栅极周边引线和所述源漏电极周边引线形成电连接。
在本发明的第三方面，本发明提出了一种显示面板。
根据本发明的实施例，所述显示面板包括上述的阵列基板。
发明人意外地发现，本发明实施例的显示面板，其显示画质质量更高，制作成本更低。本领域技术人员能够理解的是，前面针对阵列基板所描述的特征和优点，仍适用于该显示面板，在此不再赘述。
在本发明的第四方面，本发明提出了一种电子设备。
根据本发明的实施例，所述电子设备包括上述的显示面板。
发明人意外地发现，本发明实施例的电子设备良品率更高，制作成本降低，从而使其可具有更高的竞争力。本领域技术人员能够理解的是，前面针对阵列基板、显示面板所描述的特征和优点，仍适用于该电子设备，在此不再赘述。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是根据本发明一个实施例的阵列基板的结构示意图；
图2是根据本发明一个实施例的带外围电路区的阵列基板的结构示意图；
图3是根据本发明一个实施例的双TFT结构的阵列基板的结构示意图；
图4是根据本发明另一个实施例的阵列基板的结构示意图；
图5是根据本发明一个实施例的制作阵列基板的方法流程示意图；
图6是根据本发明一个实施例的制作方法步骤S100获得的产品的结构示意图；
图7是根据本发明一个实施例的制作方法步骤S100中形成栅极和栅极周边引线的过程示意图；
图8是根据本发明一个实施例的制作方法步骤S100中形成栅绝缘层的过程示意图；
图9是根据本发明一个实施例的制作方法步骤S100中形成源漏电极层及源漏电极周边引线的过程示意图；
图10是根据本发明一个实施例的制作方法步骤S100中形成彩色滤光层和平坦化层的过程示意图；
图11是根据本发明一个实施例的制作方法步骤S200中形成像素电极层的过程示意图；
图12是根据本发明一个实施例的制作方法步骤S200获得的产品的结构示意图；
图13是根据本发明一个实施例的制作方法步骤S300中形成钝化层的过程示意图；以及
图14是根据本发明一个实施例的制作方法步骤S400中形成导电层的过程示意图。
附图标记
100 基板
200 栅极
210 第一栅极
220 第二栅极
300 源漏电极层
3010 第一源漏电极层
3020 第二源漏电极层
310 源电极
3110 第一源电极
3120 第二源电极
320 漏电极
3210 第一漏电极
3220 第二漏电极
330 沟道
3310 第一沟道
3320 第二沟道
400 像素电极层
500 钝化层
610 栅极周边引线
620 源漏电极周边引线
630 导电保护层
640 过孔
A 像素区
B 外围电路区
700 彩色滤光层
800 平坦化层
910 栅极绝缘层
920 半导体层
9210 第一半导体层
9220 第二半导体层
930 第二过孔
具体实施方式
下面详细描述本发明的实施例，本技术领域人员会理解，下面实施例旨在用于解释本发明，而不应视为对本发明的限制。除非特别说明，在下面实施例中没有明确描述具体技术或条件的，本领域技术人员可以按照本领域内的常用的技术或条件或按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可通过市购到的常规产品。
在本发明的一个方面，本发明提出了一种阵列基板。参考图1～4，对本发明的阵列基板进行详细的描述。
根据本发明的实施例，参考图1，该阵列基板包括：基板100、TFT单元、像素电极层400和钝化层500；其中，TFT单元形成在基板100的一侧，且包括栅极200、源电极310、漏电极320和沟道330；像素电极层400形成在TFT单元远离基板100的一侧，覆盖源电极310和漏电极320且不覆盖沟道330；而钝化层500形成在像素电极层400远离基板100的一侧，并且覆盖像素电极层400的一部分和沟道330。如此设置阵列基板的具体结构，其像素电极层的设置方式可使其作为刻蚀形成沟道的掩膜板，如此可降低阵列基板的生产成本，并提高阵列基板的良品率。
发明人意外地发现，在制造阵列基板的过程中可以直接以像素电极层为掩膜板刻蚀出源电极和漏电极之间的沟道，如此可减少一道掩膜，从而使阵列基板的制作工艺减少、生产成本降低，并且其沟道的上述刻蚀方法能有效地保护半导体层，从而使得阵列基板的良品率更高。
根据本发明的实施例，参考图2，阵列基板可以进一步包括外围电路区，具体的，外围电路区包括：栅极周边引线610、源漏电极周边引线620、导电保护层630和钝化层500；其中，栅极周边引线610与栅极200同层设置；源漏电极周边引线620与源电极310和漏电极320同层设置；导电保护层630形成在源漏电极周边引线620远离基板100的一侧；钝化层500覆盖导电保护层630；并且，栅极周边引线610和源漏电极周边引线620通过过孔640形成电连接。如此，通过在外围电路区设置导电保护层630的结构，从而可以避免形成沟道的步骤会对源漏电极周边引线620造成损伤。
根据本发明的实施例，参考图2，外围电路区可以进一步包括导电层650，该导电层650形成在钝化层500远离基板100的一侧，用于使栅极周边引线610和源漏电极周边引线620形成电连接。如此，通过在外围电路区增加导电层650的结构，从而可以解决栅极周边引线610和源漏电极周边引线620之间搭接的技术问题。
根据本发明的实施例，该阵列基板可以采用双TFT结构，即TFT单元包括开关TFT和驱动TFT。其中，TFT单元包括第一栅极、第一源电极、第一漏电极和第一沟道，而驱动TFT包括第二栅极、第二源电极、第二漏电极和第二沟道。具体的，参考图3，栅极包括第一栅极210和第二栅极220；源电极包括第一源电极3110和第二源电极3120；漏电极包括第一漏电极3210和第二漏电极3220；沟道包括第一沟道3310和第二沟道3320；其中，开关TFT的第一漏电极3210与驱动TFT的第二栅极220通过像素电极层400形成电连接。如此，具有上述两个TFT结构的阵列基板可用于OLED器件，且开关TFT的漏电极与驱动TFT的栅极通过像素电极层电导通，从而可实现开关TFT对驱动TFT的控制。
需要说明的是，双TFT结构的中通过开关TFT控制驱动TFT可实现对发光层电流的控制，具体的，由于开关TFT的第一漏电极3210与驱动TFT的第二栅极220通过像素电极层400电连接，通过调节开关TFT的第一漏电极3210的电压，即可调节驱动TFT的第二栅极220的电压，而驱动TFT的第二源电极3120保持恒压，所以对驱动TFT的第二栅极220电压的调节就能实现对发光层电流的调控，从而实现阵列基板对发光层的控制。
在本发明的一些实施例中，参考图4，该阵列基板具体包括：基板100，限定出像素区A和外围电路区B，其中，像素区具有双TFT结构；栅极，包括第一栅极210和第二栅极220，该栅极形成在基板100的一侧且在像素区A；栅极周边引线610，该栅极周边引线610与栅极是同层设置的，且栅极周边引线610形成在外围电路区B；栅绝缘层910，该栅绝缘层910覆盖栅极、栅极周边引线610和基板100的至少一部分；半导体层，包括第一半导体层9210和第二半导体层9220，该半导体层形成在栅绝缘层910远离基板100的一侧，且在像素区A；源电极和漏电极，源电极包括第一源电极3110和第二源电极3120，漏电极包括第一漏电极3210和第二漏电极3220，且源电极和漏电极分别形成在半导体层远离基板100的一侧；沟道，包括第一沟道3310和第二沟道3320，该沟道形成在源电极和漏电极之间；源漏电极周边引线620，该源漏电极周边引线620形成在栅绝缘层910远离基板100的一侧，且源漏电极周边引线620形成在外围电路区B；彩色滤光层700，该彩色滤光层形成在栅绝缘层910远离基板100的一侧，且彩色滤光层700形成在像素区A；平坦化层800，该平坦化层800形成在彩色滤光层700远离基板100的一侧；像素电极层400，该像素电极层400覆盖源电极310和漏电极320、平坦化层800、和栅绝缘层910的一部分，且像素电极层400未覆盖沟道330；导电保护层630，该导电保护层630形成在源漏电极周边引线620远离基板100的一侧，并且覆盖源漏电极周边引线620；钝化层500，该钝化层500覆盖像素电极层400、沟道330、栅绝缘层910、导电保护层630的一部分；过孔640，该过孔640形成在栅极周边引线610远离基板100的一侧并且贯穿钝化层500和栅绝缘层910；导电层650，该导电层650形成在钝化层500远离基板100的一侧，并且通过过孔640连接栅极周边引线610和导电保护层630。
发明人意外地发现，上述结构的阵列基板，其半导体层的半导体性能更佳，还可进一步通过在外围电路区增加导电层，从而解决栅极周边引线和源漏电极周边引线之间搭接的技术问题，从而使该阵列基板的良品率更高、制作工艺减少、生产成本降低。
综上所述，根据本发明的实施例，本发明提出了一种阵列基板，其制造过程中能利用像素电极层直接作为掩膜板刻蚀出源电极和漏电极之间的沟道，使得阵列基板的制作工艺减少、生产成本降低，并且其沟道的刻蚀方法还能有效地保护半导体层，从而使得阵列基板的良品率更高。
在本发明的另一个方面，本发明提出了一种制作上述的阵列基板的方法。参考图5～14对本发明的制作方法的描述。根据本发明的实施例，参考图5，该制作方法包括：
S100：在基板的一侧形成栅极和源漏电极层。
在该步骤中，在基板100的一侧依次形成栅极200和源漏电极层300，如此获得的产品具体结构参考图6。
根据本发明的实施例，在基板100的一侧形成栅极。在本发明的一些实施例中，参考图7a，在基板的一侧直接形成单独的栅极200。在本发明的另一些实施例中，参考图7b，该栅极可进一步包括第一栅极210和第二栅极220，如此，在基板100的一侧可通过一次构图工艺形成第一栅极210和第二栅极220。
本发明的实施例，参考图7，该制作方法可以进一步包括：形成栅极周边引线610，且该栅极周边引线610与栅极是通过一次构图工艺形成的。
根据本发明的实施例，在基板100以及栅极、栅极周边引线610远离基板100的一侧形成栅绝缘层。在本发明的一些实施例中，针对单TFT结构，参考图8a，该制作方法还可以包括：在基板100以及栅极200、栅极周边引线610远离基板100的一侧形成栅绝缘层910。在本发明的另一些实施例中，针对双TFT结构，参考图8b，该制作方法还可以包括：在基板100和第一栅极210、第二栅极220及栅极周边引线610的远离基板100的一侧，进一步形成栅绝缘层910。如此，栅极绝缘层910可有效地保护栅极和栅极周边引线610，且在第二栅极220的远离基板100的一侧形成第二过孔930。
根据本发明的实施例，该制作方法还可以包括：在形成源漏电极层300之前，在栅绝缘层910远离基板100的一侧可先形成半导体层。在本发明的一些实施例中，针对单TFT结构，参考图9a，该制作方法还可以包括：在栅绝缘层910远离基板100的一侧可先形成半导体层920。在本发明的另一些实施例中，针对双TFT结构，参考图9b，该制作方法还可以包括：在栅绝缘层910远离基板100的一侧可先形成半导体层，该半导体层可包括第一半导体层9210和第二半导体层9220，分别用于形成源电极和漏电极。如此，可改用连续沉积并一步图案化，形成具有相同图案的半导体层和源漏电极层，其中源漏电极层包括第一源漏电极层3010和第二源漏电极层3020。如此，利用源漏电极层充分地保护半导体层免受湿法刻蚀液的影响。
根据本发明的实施例，参考图9，该制作方法还可以包括：在栅绝缘层910的远离基板100的一侧，进一步形成源漏电极周边引线620，且该源漏电极周边引线620可以是与源电极通过一次构图工艺形成。
根据本发明的实施例，在本发明的一些实施例中，针对单TFT结构，参考图10a，该制作方法还可以包括：在在栅绝缘层910、源漏电极层300的远离基板100的一侧，进一步依次形成彩色滤光层700和钝化层800。在本发明的另一些实施例中，针对双TFT结构，参考图10b，该制作方法还可以包括：在栅绝缘层910、第二源漏电极层3020的远离基板100的一侧，进一步依次形成彩色滤光层700和钝化层800。
S200：形成像素电极层，该像素电极层具有预定图案，且位于源漏电极层远离基板的一侧，以像素电极层作为掩膜对源漏电极层进行刻蚀，形成沟道、源电极和漏电极。
在该步骤中，参考图11，可在源漏电极层、栅绝缘层910、钝化层800的远离基板100的一侧，形成像素电极层400，再以像素电极层400为掩膜对源漏电极层进行刻蚀，从而形成沟道、源电极和漏电极，获得的产品的具体结构参考图12。
发明人意外地发现，现有技术中源漏电极层的沟道是在形成半导体层后，用与半导体层图案不同的另一掩膜湿法刻蚀出的，由于使用的刻蚀液会对半导体层的性能产生影响，从而会影响到阵列基板的制作良品率。而本申请中，采用的制作方法是通过分步法形成的源电极、漏电极和沟道，首先形成和半导体层具有相同图案化的源漏电极层，如此对半导体层具有保护效果，然后再以像素电极层400为掩膜直接刻蚀出源电极和漏电极之间的沟道，而无需单独制作沟道的掩膜、且源漏电极层与半导体层采用相同的掩膜板即可，从而可减少一个源漏电极的掩膜板。
在本发明的一些实施例中，针对单TFT结构，参考图11a，在源漏电极层300、栅绝缘层910和钝化层800的远离基板100的一侧，形成像素电极层400。在本发明的另一些实施例中，针对双TFT结构，参考图11b，在第一源漏电极层3010、第二源漏电极层3020、栅绝缘层910和钝化层800的远离基板100的一侧，形成像素电极层400。
根据本发明的实施例，像素电极层400的具体材料不受特别的限制，只要该材料的像素电极层400能具有透光和导电的功能即可，本领域技术人员可根据阵列基板的具体使用要求和源漏电极层刻蚀沟道的工艺进行选择。在本发明的一些实施例中，该像素电极层400的材料选自氧化铟锌(IZO)和氧化铟锡(ITO)的至少一种。如此，采用上述的不透光导电材料，能使像素电极层既具有良好的导电性能，还可作为掩模对源漏电极层进行沟道的刻蚀。
根据本发明的实施例，像素电极层400的具体形成方法也不受特别的限制，只要该方法能有效地形成上述透光导电材料的像素电极层400即可，本领域技术人员可根据像素电极层的具体材料进行选择。在本发明的一些实施例中，形成该像素电极层400的方法可以包括涂覆光刻胶层、光刻形成像素电极图案、再湿法刻蚀掉光刻胶层，如此，可形成复杂图案化且精度高的像素电极层400。
根据本发明的实施例，参考图11，该制作方法可以包括：在源漏电极周边引线620的远离基板100的一侧，进一步形成导电保护层630；该导电保护层630可以是与像素电极层400通过一次构图工艺形成的。
根据本发明的实施例，参考图12，刻蚀沟道的方法可以为干法刻蚀。如此，采用干法刻蚀的方法，可有效地避免湿法刻蚀液会对半导体层的性能的影响，从而使阵列基板的良品率更高。在本发明的一些实施例中，干法刻蚀可以采用电感耦合等离子体(ICP)刻蚀设备进行沟道的刻蚀，如此，利用该ICP刻蚀设备使用高速运动的等离子体，持续地轰击未被像素电极层400保护的源漏电极层区域，从而形成沟道，并避免了湿法刻蚀必须使用的会对半导体层产生影响的刻蚀液，更高效地形成源电极和漏电极之间的沟道。在一些具体的示例中，该干法刻蚀的具体工艺参数可以为：刻蚀的电功率为400～2000W，刻蚀气体的压力为50～500mtorr，刻蚀气体采用Cl2和O2的组合，其中，Cl2的流量控制在30～100sccm，而O2的流量控制在150～350sccm，且刻蚀时间为80～200s。如此，采用上述的干法刻蚀工艺条件，能够高效地获得沟道的形状和表面质量更好、且半导体层不受影响的刻蚀效果。
在本发明的一些实施例中，针对单TFT结构，参考图12a，以像素电极层400为掩膜板，通过干法刻蚀将源漏电极层300(图中未标出)刻蚀出源电极310、漏电极320和沟道330，其中，沟道330形成在源电极310和漏电极320之间。在本发明的另一些实施例中，针对双TFT结构，参考图12b，以像素电极层400为掩膜板，通过干法刻蚀可将第一源漏电极层3010(图中未标出)刻蚀出源电极3110、漏电极3210和沟道3310，且将第二源漏电极层3020(图中未标出)刻蚀出源电极3120、漏电极3220和沟道3320。
S300：形成钝化层，该钝化层位于像素电极层远离基板的一侧，并且覆盖像素电极层的一部分和沟道。
在该步骤中，在像素电极层400、沟道、栅绝缘层910和导电保护层630的远离基板100的一侧，形成钝化层500，获得的产品的具体结构参考图13。
在本发明的一些实施例中，针对单TFT结构，参考图13a，在像素电极层400、沟道300、栅绝缘层910和导电保护层630的远离基板100的一侧，形成钝化层500。在本发明的另一些实施例中，针对双TFT结构，参考图13b，在像素电极层400、第一沟道3310、第二沟道3320、栅绝缘层910和导电保护层630的远离基板100的一侧，形成钝化层500。
根据本发明的实施例，参考图13，该制作方法在形成钝化层500之后可形成过孔640，用于实现栅极周边引线和源漏电极周边引线的电连接。
根据本发明的实施例，该制作方法还可以进一步包括：
S400：形成导电层，该导电层形成在钝化层远离基板的一侧，用于使栅极周边引线和源漏电极周边引线形成电连接。
在该步骤中，参考图14，在外围电路区的钝化层500远离基板100的一侧，形成导电层650，用于将栅极周边引线和源漏电极周边引线电连接。如此，从而解决由于像素电极层形成在钝化层的靠近基板的一侧而引起的栅极周边引线和源漏电极周边引线之间搭接的技术问题，从而使该阵列基板的良品率更高。
综上所述，根据本发明的实施例，本发明提出了一种的制作方法，获得的阵列基板的良品率更高，且该方法减少一次掩膜工艺、步骤简化且能使生产成本减低。本领域技术人员能够理解的是，前面针对阵列基板所描述的特征和优点，仍适用于该制作阵列基板的方法，在此不再赘述。
在本发明的另一个方面，本发明提出了一种显示面板。根据本发明的实施例，该显示面板包括上述的阵列基板。需要说明的是，该显示面板除了阵列基板以外，还包括其他必要的结构和组成，具体例如彩膜基板、外围电路和外壳，等等，本领域技术人员可根据显示面板的具体种类和使用要求进行补充和设计，在此不再进行过多地赘述。
综上所述，根据本发明的实施例，本发明提出了一种显示面板，其显示画质质量更高，制作成本更低。本领域技术人员能够理解的是，前面针对阵列基板所描述的特征和优点，仍适用于该显示面板，在此不再赘述。
在本发明的另一个方面，本发明提出了一种电子设备。根据本发明的实施例，该电子设备包括上述的显示面板。
根据本发明的实施例，该电子设备的具体种类不受特别的限制，具体例如电视、显示器、电脑屏膜、手机屏幕、平板电脑、可穿戴设备、游戏机及具有显示面板的生活、家用电器等。
需要说明的是，该电子设备除了显示面板还可以包括其他必要的结构和组成，以OLED显示器为例，具体例如彩膜基板、光源组件、控制组件、电路和外壳，等等，本领域技术人员可根据该电子设备的具体类型和使用要求进行设计，在此不再赘述。
综上所述，根据本发明的实施例，本发明提出了一种电子设备良品率更高，制作成本降低，从而使其可具有更高的竞争力。本领域技术人员能够理解的是，前面针对阵列基板、显示面板所描述的特征和优点，仍适用于该电子设备，在此不再赘述。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种阵列基板，其特征在于，包括：
基板；
TFT单元，所述TFT单元形成在所述基板的一侧，且包括栅极、源电极、漏电极和沟道；
像素电极层，所述像素电极层形成在所述TFT单元远离所述基板的一侧，覆盖所述源电极和所述漏电极，并且不覆盖所述沟道；
钝化层，所述钝化层形成在所述像素电极层远离所述基板的一侧，并且覆盖所述像素电极层的一部分和所述沟道。
2.根据权利要求1所述的阵列基板，其特征在于，进一步包括：
栅极周边引线，所述栅极周边引线与所述栅极同层设置；
源漏电极周边引线，所述源漏电极周边引线与所述源电极同层设置；
导电保护层，所述导电保护层形成在所述源漏电极周边引线远离所述基板的一侧；
其中，所述钝化层覆盖所述导电保护层，并且所述栅极周边引线和所述源漏电极周边引线通过过孔形成电连接。
3.根据权利要求2所述的阵列基板，其特征在于，进一步包括：
导电层，所述导电层形成在所述钝化层远离所述基板的一侧，用于使所述栅极周边引线和所述源漏电极周边引线形成电连接。
4.根据权利要求1～3任一项所述的阵列基板，其特征在于，所述TFT单元包括开关TFT和驱动TFT，其中，所述开关TFT的漏极与所述驱动TFT的栅极通过所述像素电极层形成电连接。
5.一种制作权利要求1～4任一项所述的阵列基板的方法，其特征在于，包括：
在基板的一侧形成栅极和源漏电极层；
形成像素电极层，所述像素电极层具有预定图案，且位于所述源漏电极层远离所述基板的一侧，以所述像素电极层作为掩膜对所述源漏电极层进行刻蚀，形成沟道、源电极和漏电极；
形成钝化层，所述钝化层位于所述像素电极层远离所述基板的一侧，并且覆盖所述像素电极层的一部分和所述沟道。
6.根据权利要求5的方法，其特征在于，所述刻蚀为干法刻蚀。
7.根据权利要求6的方法，其特征在于，进一步包括：
形成栅极周边引线，所述栅极周边引线与所述栅极通过一次构图工艺形成；
形成源漏电极周边引线，所述源漏电极周边引线与所述源电极通过一次构图工艺形成；
形成导电保护层，所述导电保护层与所述像素电极层通过一次构图工艺形成；
形成过孔，所述栅极周边引线和所述源漏电极周边引线通过所述过孔形成电连接。
8.根据权利要求7的方法，其特征在于，进一步包括：
形成导电层，所述导电层形成在所述钝化层远离所述基板的一侧，用于使所述栅极周边引线和所述源漏电极周边引线形成电连接。
9.一种显示面板，其特征在于，包括权利要求1～4任一项所述的阵列基板。
10.一种电子设备，其特征在于，包括权利要求9所述的显示面板。
CN201710214725.4A 2017-04-01 2017-04-01 阵列基板及其制作方法、显示面板和电子设备 Pending CN107425009A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710214725.4A CN107425009A (zh) 2017-04-01 2017-04-01 阵列基板及其制作方法、显示面板和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710214725.4A CN107425009A (zh) 2017-04-01 2017-04-01 阵列基板及其制作方法、显示面板和电子设备

Publications (1)

Publication Number Publication Date
CN107425009A true CN107425009A (zh) 2017-12-01

Family

ID=60423999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710214725.4A Pending CN107425009A (zh) 2017-04-01 2017-04-01 阵列基板及其制作方法、显示面板和电子设备

Country Status (1)

Country Link
CN (1) CN107425009A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108363248A (zh) * 2018-03-08 2018-08-03 惠科股份有限公司 显示面板及其降低电容负载的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512536B (en) * 2001-02-21 2002-12-01 Au Optronics Corp Reflective TFT-LCD having pixel electrode with coarse diffuser
CN101043047A (zh) * 2006-03-22 2007-09-26 三星电子株式会社 显示装置及其制造方法
CN102148195A (zh) * 2010-04-26 2011-08-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN103489876A (zh) * 2013-09-27 2014-01-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104516165A (zh) * 2013-09-27 2015-04-15 乐金显示有限公司 显示装置及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512536B (en) * 2001-02-21 2002-12-01 Au Optronics Corp Reflective TFT-LCD having pixel electrode with coarse diffuser
CN101043047A (zh) * 2006-03-22 2007-09-26 三星电子株式会社 显示装置及其制造方法
CN102148195A (zh) * 2010-04-26 2011-08-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN103489876A (zh) * 2013-09-27 2014-01-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104516165A (zh) * 2013-09-27 2015-04-15 乐金显示有限公司 显示装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108363248A (zh) * 2018-03-08 2018-08-03 惠科股份有限公司 显示面板及其降低电容负载的方法

Similar Documents

Publication Publication Date Title
CN104571715B (zh) 阵列基板及其制作方法和驱动方法、显示装置
CN103969865B (zh) Tft阵列基板及其制造方法、显示面板和显示装置
CN104022126B (zh) 一种阵列基板、其制作方法及显示装置
CN105161495B (zh) 一种阵列基板及其制作方法、显示面板
CN105470262A (zh) 薄膜晶体管基板及使用薄膜晶体管基板的显示设备
CN104851789B (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN106816443A (zh) 显示基底、制造显示基底的方法及显示器件
TWI606283B (zh) 顯示裝置
CN105867692B (zh) 阵列基板、制造方法以及显示面板和电子装置
CN104867962B (zh) 一种oled阵列基板及其制作方法、oled显示装置
CN103325792A (zh) 一种阵列基板及制备方法、显示装置
CN107785404A (zh) 显示背板及其制作方法、显示面板和显示装置
CN108027541A (zh) 薄膜晶体管基板及其制造方法
CN110429114A (zh) 显示面板的制备方法、显示面板及显示装置
CN107369700A (zh) 一种阵列基板、其制备方法、显示面板及显示装置
CN109712993A (zh) 阵列基板及制造方法及显示装置
CN106935660A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN113097408A (zh) 一种显示面板及其制备方法
CN107134463A (zh) 阵列基板及其制备方法、显示面板
KR101431655B1 (ko) 전자 종이 능동 기판 및 전자 종이 능동 기판을 형성하는 방법 그리고 전자 종이 디스플레이 패널
CN104022136B (zh) 有机发光二极管显示装置及其制造方法
CN104752464B (zh) 一种有机发光显示装置及其制备方法
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
CN107425009A (zh) 阵列基板及其制作方法、显示面板和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171201