CN106816443A - 显示基底、制造显示基底的方法及显示器件 - Google Patents

显示基底、制造显示基底的方法及显示器件 Download PDF

Info

Publication number
CN106816443A
CN106816443A CN201610833635.9A CN201610833635A CN106816443A CN 106816443 A CN106816443 A CN 106816443A CN 201610833635 A CN201610833635 A CN 201610833635A CN 106816443 A CN106816443 A CN 106816443A
Authority
CN
China
Prior art keywords
distance piece
insulating barrier
confining layers
electrode
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610833635.9A
Other languages
English (en)
Other versions
CN106816443B (zh
Inventor
金智贤
朴成均
朴廷敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN106816443A publication Critical patent/CN106816443A/zh
Application granted granted Critical
Publication of CN106816443B publication Critical patent/CN106816443B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种显示基底、一种制造该显示基底的方法以及一种包括该显示基底的显示器件。一方面，该显示基底包括：像素电路，设置在基础基底上方；绝缘层，设置在基础基底上方并且在显示基底的深度维度上与像素电路叠置；以及像素电极，设置在绝缘层上方并且电连接到像素电路。显示基底还包括设置在绝缘层上方的像素限定层以及包括第一间隔件和设置在第一间隔件上方的第二间隔件的间隔件结构，所述像素限定层形成在像素电极的一部分上方，所述第一间隔件与像素电路分离并且设置在绝缘层上方。

Description

显示基底、制造显示基底的方法及显示器件
技术领域
所描述的技术总体上涉及显示基底、制造该显示基底的方法和包括该显示基底的显示器件。
背景技术
通常，平板显示装置(例如，液晶显示(LCD)装置、有机发光二极管(OLED)等)包括产生电场的一对电极和其间的电光活性层。相比之下，LCD装置包括作为电光活性层的液晶层，而OLED包括作为电光活性层的有机发光层。两个电极中的一个接收电信号，电光活性层将电信号转换为光信号以显示图像。
显示器件可包括维持基础基底与包封基底之间的间隙并且支撑包封基底的间隔件。间隔件通常可在像素限定层上以突出形式形成。通常，光刻工艺可用来形成间隔件，掩模可在光刻工艺中使用。然而，当使用掩模执行光刻工艺来形成间隔件时，用于制造显示器件的成本会增加，制造工艺会是复杂的。
发明内容
一个发明方面涉及一种包括可有效地保护显示基底的组件的间隔件结构的显示基底。
另一方面是一种制造显示基底的方法。
另一方面是一种包括所述显示基底的显示器件。
另一方面是一种显示基底，该显示基底可包括：像素电路，设置在基础基底上；绝缘层，设置在基础基底上方以覆盖像素电路；像素电极，设置在绝缘层上并且电连接到像素电路；像素限定层，设置在绝缘层上并且暴露像素电极的一部分；以及间隔件结构，包括与像素电路分离并且设置在绝缘层上的第一间隔件以及设置在第一间隔件上的第二间隔件。
在示例实施例中，第一间隔件与绝缘层一体地形成。
在示例实施例中，间隔件结构的高度基本大于像素限定层的高度。
在示例实施例中，第二间隔件的高度与像素限定层的高度基本上相同。
在示例实施例中，第二间隔件包括与像素限定层的材料基本上相同的材料。
在示例实施例中，显示基底还包括设置在第一间隔件和第二间隔件之间的辅助电极。辅助电极可由与像素电极的材料基本上相同的材料形成。
在示例实施例中，像素限定层覆盖像素电极的侧面，第二间隔件覆盖辅助电极的侧面。
另一方面是一种制造显示基底的方法。可在基础基底上形成像素电路，然后可在基础基底上方形成绝缘层以覆盖像素电路。可使用第一掩模使绝缘层图案化以形成暴露像素电路的一部分的接触孔并且形成与像素电路分离的第一间隔件。可在绝缘层上形成像素电极层，然后可在像素电极层上形成初始像素限定层。可使用第二掩模使初始像素限定层和像素电极层图案化以在第一间隔件上形成第二间隔件并且在像素电路上方的绝缘层上形成像素电极和像素限定层。
在示例实施例中，第一掩模包括基本上透光的第一部分、部分地透光的第二部分以及阻挡光的第三部分。
在示例实施例中，第一部分基本上对应于绝缘层的接触孔，第三部分基本上对应于绝缘层的第一间隔件。
在示例实施例中，第二掩模包括基本上透光的第四部分、部分地透光的第五部分以及阻挡光的第六部分。
在示例实施例中，第五部分基本上对应于像素电极，第六部分可基本上对应于像素限定层和第二间隔件。
在根据示例实施例的绝缘层的图案化步骤中，在绝缘层上方设置第一掩模，然后使绝缘层暴露于光。可选择性地去除绝缘层以形成第一间隔件和接触孔。
在根据示例实施例的初始像素限定层和像素电极层的图案化步骤中，可在初始像素限定层上方设置第二掩模，然后可使初始像素限定层暴露于光。可选择性地去除曝光的初始像素限定层，然后可选择性地去除像素电极层以形成像素电极。
在根据示例实施例的选择性地去除曝光的初始像素限定层的步骤中，可选择性地去除曝光的初始像素限定层，使得曝光的初始像素限定层的与像素电极的中心部分对应的一部分可保留有相对薄的厚度，曝光的初始像素限定层的与像素电极的外围部分和第一间隔件对应的一部分可保留有相对厚的厚度，可去除曝光的初始像素限定层的剩余部分。可固化初始像素限定层。可去除曝光的初始像素限定层的与像素电极的中心部分对应的部分。
在根据示例实施例的选择性地去除像素电极的步骤中，可在第一间隔件和第二间隔件之间形成辅助电极。
在根据示例实施例的形成像素电路的步骤中，可在基础基底上形成有源图案之后，可在基础基底上形成第一栅极绝缘层以覆盖有源图案。可在第一栅极绝缘层上形成第一栅电极之后，可在第一栅极绝缘层上形成第二栅极绝缘层以覆盖第一栅电极。可在第二栅极绝缘层上形成第二栅电极，然后可在第二栅极绝缘层上形成绝缘中间层以覆盖第二栅电极。在穿过绝缘中间层、第一栅极绝缘层和第二栅极绝缘层形成接触孔之后，可在绝缘中间层上形成源电极和漏电极同时填充接触孔。
另一方面是显示器件，该显示器件包括：像素电路，设置在基础基底上；绝缘层，设置在基础基底上方以覆盖像素电路；像素电极，设置在绝缘层上并且电连接到像素电路；像素限定层，设置在绝缘层上并且暴露像素电极的一部分；间隔件结构，包括与像素电路分离并且设置在绝缘层上的第一间隔件以及设置在第一间隔件上的第二间隔件；有机发光层，设置在像素电极的暴露的部分上；以及共电极，设置在绝缘层、有机发光层、像素限定层和第二间隔件上。
在示例实施例中，第二间隔件包括与像素限定层的材料基本上相同的材料。第二间隔件的高度与像素限定层的高度基本上相同。
在示例实施例中，显示器件还包括设置在第一间隔件和第二间隔件之间的辅助电极。辅助电极可包括与像素电极的材料基本上相同的材料。
另一方面是显示基底，该显示基底包括：像素电路，设置在基础基底上方；绝缘层，设置在基础基底上方并且在显示基底的深度维度上与像素电路叠置；像素电极，设置在绝缘层上并且电连接到像素电路；像素限定层，设置在绝缘层上方，所述像素限定层形成在像素电极的一部分上方；以及间隔件结构，包括第一间隔件以及设置在第一间隔件上的第二间隔件，第一间隔件与像素电路分离并且设置在绝缘层上方。
在以上显示基底中，第一间隔件与绝缘层一体地形成。
在以上显示基底中，间隔件结构具有比像素限定层的高度大的高度。
在以上显示基底中，第二间隔件具有与像素限定层的高度相同的高度。
在以上显示基底中，第二间隔件由与像素限定层的材料相同的材料形成。
以上显示基底还包括设置在第一间隔件和第二间隔件之间的辅助电极，其中，辅助电极由与像素电极的材料相同的材料形成。
在以上显示基底中，像素限定层覆盖像素电极的侧面，其中，第二间隔件覆盖辅助电极的侧面。
另一方面是制造显示基底的方法，该方法包括：在基础基底上方形成像素电路；在基础基底上方形成绝缘层并且绝缘层在显示基底的深度维度上与像素电路叠置；通过第一掩模使绝缘层图案化以形成暴露像素电路的一部分的接触孔并且形成与像素电路分离的第一间隔件；在绝缘层上方形成像素电极层；在像素电极层上形成初始像素限定层；以及通过第二掩模使初始像素限定层和像素电极层图案化以在第一间隔件上方形成第二间隔件并且在绝缘层和像素电路上方形成像素电极和像素限定层。
在以上方法中，第一掩模包括被构造成透光的第一部分、被构造成部分地透光的第二部分和被构造成阻挡光的第三部分。
在以上方法中，第一部分对应于绝缘层的接触孔，其中，第三部分对应于绝缘层的第一间隔件。
在以上方法中，第二掩模包括被构造成透光的第四部分、被构造成部分地透光的第五部分和被构造成阻挡光的第六部分。
在以上方法中，第五部分被构造成置于像素电极上方，其中，第六部分被构造成置于像素限定层和第二间隔件上方。
在以上方法中，使绝缘层图案化的步骤包括：在绝缘层上方设置第一掩模；使绝缘层暴露于光；以及选择性地去除曝光的绝缘层以形成第一间隔件和接触孔。
在以上方法中，使初始像素限定层和像素电极层图案化的步骤包括：在初始像素限定层上方设置第二掩模；使初始像素限定层暴露于光；选择性地去除曝光的初始像素限定层；以及选择性地去除像素电极层以形成像素电极。
在以上方法中，选择性地去除曝光的初始像素限定层的步骤包括：选择性地去除曝光的初始像素限定层，使得曝光的初始像素限定层的被构造为置于像素电极的中心部分上方的部分保留有第一厚度，曝光的初始像素限定层的被构造为置于像素电极的外围部分和第一间隔件上方的部分保留有比第一厚度大的第二厚度；去除曝光的初始像素限定层的剩余部分；固化曝光的初始像素限定层；以及去除曝光的初始像素限定层的被构造为置于像素电极的中心部分上方的部分。
在以上方法中，选择性地去除像素电极的步骤包括在第一间隔件和第二间隔件之间形成辅助电极。
在以上方法中，形成像素电路的步骤包括：在基础基底上方形成有源图案；在基础基底上方形成第一栅极绝缘层以覆盖有源图案；在第一栅极绝缘层上方形成第一栅电极；在第一栅极绝缘层上方形成第二栅极绝缘层以覆盖第一栅电极；在第二栅极绝缘层上形成第二栅电极；在第二栅极绝缘层上形成绝缘中间层以覆盖第二栅电极；穿过绝缘中间层、第一栅极绝缘层和第二栅极绝缘层形成多个接触孔；以及在绝缘中间层上方形成源电极和漏电极并且填充接触孔。
另一方面是显示器件，该显示器件包括：像素电路，设置在基础基底上方；绝缘层，设置在基础基底上方以覆盖像素电路；像素电极，设置在绝缘层上方并且电连接到像素电路；像素限定层，设置在绝缘层上方，所述像素限定层形成在像素电极的仅一部分上方，使得像素电极的剩余部分的至少部分未被像素限定层覆盖；间隔件结构，包括第一间隔件和设置在第一间隔件上方的第二间隔件，第一间隔件与像素电路分离并且设置在绝缘层上方；有机发光层，设置在像素电极的剩余部分上；以及共电极，设置在绝缘层、有机发光层、像素限定层和第二间隔件上方。
在以上显示器件中，第二间隔件由与像素限定层的材料相同的材料形成，其中，第二间隔件具有与像素限定层的高度相同的高度。
在以上显示器件中，显示器件还包括设置在第一间隔件和第二间隔件之间的辅助电极，其中，辅助电极可由与像素电极的材料相同的材料形成。
在以上显示器件中，第一间隔件具有顶表面，其中，第二间隔件具有与第一间隔件的顶表面接触的底表面，其中，第一间隔件的顶表面和第二间隔件的底表面具有相同的宽度。
在以上显示器件中，第一间隔件比像素电极和辅助电极中的每个厚。
以上显示器件还包括辅助电极，所述辅助电极形成在第一间隔件和第二间隔件之间并且由与像素电极的材料相同的材料形成，其中，辅助电极和像素电极中的每个具有底表面，其中，像素电极的底表面比辅助电极的底表面靠近基础基底。
根据公开的实施例中的至少一个，显示基底可包括与绝缘层一体形成的第一间隔件以及设置在第一间隔件上的第二间隔件，使得显示基底可具有用于有效保护显示基底的组件的足够的厚度的间隔件结构。而且，可减少用于制造绝缘层、像素电极、像素限定层和间隔件结构的掩模的数量，从而可降低用于制造显示基底的成本。
附图说明
图1是示出了根据示例实施例的显示基底的剖视图。
图2是示出了根据一些示例实施例的显示基底的剖视图。
图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16和图17是示出了根据示例实施例的制造显示基底的方法的剖视图。
图18是示出了根据示例实施例的包括显示基底的显示器件的剖视图。
具体实施方式
在下文中，将参照附图对根据示例实施例的显示基底、制造显示基底的方法和包括该显示基底的显示器件进行详细解释。在本公开中，术语“基本上(基本)”包括完全地、几乎完全地或在一些应用下以及根据本领域技术人员的达到任何显著程度的含义。而且，“形成在、设置在或者位于……上方”也可意为“形成在、设置在或者位于……上”。术语“连接”包括电连接。
图1是示出了根据示例实施例的显示基底10的剖视图。
参照图1，显示基底10包括基础基底100、像素电路、绝缘层150、像素电极160、像素限定层170、间隔件结构185等。在示例实施例中，间隔件结构185包括第一间隔件152和第二间隔件180。例如，第一间隔件152与绝缘层150一体地形成，第二间隔件180位于第一间隔件152上。
在示例实施例中，像素电路包括驱动晶体管和开关晶体管。例如，驱动晶体管和开关晶体管中的每个是薄膜晶体管(TFT)。驱动晶体管可包括第一有源图案110a、第一栅电极120a、第一源电极140a和第一漏电极145a。另外，开关晶体管可包括第二有源图案110b、第二栅电极120b、第三栅电极130、第二源电极140b和第二漏电极145b。
基础基底100可包括诸如玻璃基底、石英基底、透明塑料基底等的透明基底。例如，可以用作基础基底100的透明塑料基底由聚酰亚胺、压克力、聚对苯二甲酸乙二醇酯、聚碳酸酯、聚丙烯酸酯、聚醚等形成。可选地，基础基底100可包括柔性基底。
缓冲层105可设置在基础基底100上。缓冲层105可防止杂质从基础基底100向上部结构的扩散。缓冲层105可在用于形成第一有源图案110a和第二有源图案110b的结晶化过程中控制热的传递速率。例如，缓冲层105包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)等。缓冲层105可具有单层结构或多层结构。在一些示例实施例中，省略了缓冲层105。
第一有源图案110a和第二有源图案110b可设置在缓冲层105上。在示例实施例中，第一有源图案110a和第二有源图案110b中的每个由硅化合物或多晶硅形成。均包括杂质的第一源区112a和第一漏区116a可形成在第一有源图案110a的两侧上。均包括杂质的第二源区112b和第二漏区116b可形成在第二有源图案110b的两侧上。
在一些示例实施例中，第一有源图案110a和第二有源图案110b中的每个由诸如铟镓锌氧化物(IGZO)、锌锡氧化物(ZTO)或铟锡锌氧化物(ITZO)的氧化物半导体形成。
再参照图1，第一栅极绝缘层115设置在缓冲层105上，以基本上覆盖第一有源图案110a和第二有源图案110b。例如，第一栅极绝缘层115由氧化硅、氮化硅、氮氧化硅等形成。第一栅极绝缘层115可具有单层结构或多层结构。
第一栅电极120a和第二栅电极120b可设置在第一栅极绝缘层115上。第一栅电极120a和第二栅电极120b可分别与第一有源图案110a和第二有源图案110b基本叠置。第一栅电极120a和第二栅电极120b中的每个可由诸如铝(Al)、银(Ag)、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)、钕(Nd)、钪(Sc)的金属、它们的合金、它们的氮化物等形成。这些可单独或以其组合来使用。在一些示例实施例中，第一栅电极120a和第二栅电极120b中的每个具有诸如Al/Mo结构或Ti/Cu结构的双层结构，以减小其电阻。
第二栅极绝缘层125可设置在第一栅极绝缘层115上以基本上覆盖第一栅电极120a和第二栅电极120b。例如，第二栅极绝缘层125由氧化硅、氮化硅和/或氮氧化硅形成，并且具有类似于第一栅极绝缘层115的结构的单层结构或多层结构。
第三栅电极130可设置在第二栅极绝缘层125上。第三栅电极130可基本上与第二栅电极120b叠置。第三栅电极130可由诸如铝(Al)、银(Ag)、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)、钕(Nd)、钪(Sc)的金属、它们的合金、它们的氮化物等形成。这些可单独或以其组合来使用。在一些示例实施例中，第三栅电极130具有诸如Al/Mo结构或Ti/Cu结构的双层结构，以减小其电阻。
绝缘中间层135可设置在第二栅极绝缘层125上以基本上覆盖第三栅电极130。例如，绝缘中间层135由氧化硅、氮化硅、氮氧化硅等形成。绝缘中间层135可具有单层结构或多层结构。
第一源电极140a、第二源电极140b、第一漏电极145a和第二漏电极145b可设置在绝缘中间层135上。第一源电极140a和第一漏电极145a中的每个可穿过绝缘中间层135、第二栅极绝缘层125和第一栅极绝缘层115，从而接触第一有源图案110a。第二源电极140b和第二漏电极145b中的每个可穿过绝缘中间层135、第二栅极绝缘层125和第一栅极绝缘层115，从而接触第二有源图案110b。第一源电极140a和第二源电极140b以及第一漏电极145a和第二漏电极145b中的每个可由铝(Al)、银(Ag)、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)、钕(Nd)、钪(Sc)、它们的合金、它们的氮化物等形成。这些可单独或以其组合来使用。在一些示例实施例中，第一源电极140a和第二源电极140b以及第一漏电极145a和第二漏电极145b中的每个包括至少两个不同的金属层，例如，Al层和Mo层。
第一源电极140a和第一漏电极145a可分别接触第一有源图案110a的第一源区112a和第一漏区116a。第二源电极140b和第二漏电极145b可分别接触第二有源图案110b的第二源区112b和第二漏区116b。在这种情况下，第一有源图案110a的在第一源区112a和第一漏区116a之间的部分可限定为电荷可经过其运动的第一沟道区114a，第二有源图案110b的在第二源区112b和第二漏区116b之间的部分可限定为电荷可经过其运动的第二沟道区114b。第一沟道区114a可与第一栅电极120a基本叠置，第二沟道区114b可与第二栅电极120b基本叠置。
如图1中所示，绝缘层150设置在绝缘中间层135上。绝缘层150可基本上覆盖第一源电极140a和第二源电极140b以及第一漏电极145a和第二漏电极145b。用于使像素电极160和第一漏电极145a电连接的通孔结构可设置在绝缘层150中。在示例实施例中，暴露第一漏电极145a的一部分的接触孔154设置在绝缘层150中，像素电极160填充接触孔154以接触第一漏电极145a。在一些示例实施例中，具有导电材料的接触件(未示出)设置在接触孔154中，像素电极160和第一漏电极145a分别接触接触件的上部和下部。此外，绝缘层150基本上作为用于上部结构的平坦化层。例如，绝缘层150由诸如聚酰亚胺、环氧类树脂、丙烯酸类树脂、聚酯等的有机材料形成。
绝缘层150可包括沿垂直于(或交叉于)基础基底100的方向延伸的第一间隔件152。第一间隔件152可与像素电极160分离开预定距离。例如，第一间隔件152位于远离像素电路的预定距离处。第一间隔件152和将在下面解释的第二间隔件180可组成保护显示基底10的间隔件结构185。下面将参照图9至图11详细解释包括第一间隔件152的绝缘层150的制造工艺。
再参照图1，像素电极160设置在绝缘层150上。如上所述，像素电极160可填充接触孔154以接触第一漏电极145a，或者像素电极160可通过设置在接触孔154中的接触件电连接到第一漏电极145a。
在示例实施例中，像素电极160用作显示器件中的反射电极。例如，像素电极160由铝(Al)、银(Ag)、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)、钕(Nd)、钪(Sc)或它们的合金形成。在一些示例实施例中，像素电极160由透明导电材料形成。例如，像素电极160由铟锡氧化物(ITO)、铟锌氧化物(IZO)、氧化锌或氧化铟形成。可选地，像素电极160可具有包括上述透明导电材料和金属的多层结构。
像素限定层170可与第一间隔件152分隔开，并且设置在像素电极160和绝缘层150上。暴露像素电极160的中心部分的像素开口可设置在像素限定层170中。像素限定层170可由诸如聚酰亚胺树脂或丙烯酸树脂的透明有机材料形成。
第二间隔件180可设置在与绝缘层150一体形成的第一间隔件152上。如上所述，第二间隔件180与第一间隔件152一起可提供保护显示基底10的间隔件结构185。在示例实施例中，像素限定层170和第二间隔件180使用半色调掩模基本上同时地(或并发地)形成。下面可参照图12至图17详细解释像素电极160、像素限定层170和第二间隔件180的制造工艺。
在示例实施例中，第一间隔件152的高度和第二间隔件180的高度的总和可基本大于像素限定层170的高度。例如，间隔件结构185具有比像素限定层170的高度基本上大的高度。在这种情况下，第二间隔件180和像素限定层170可具有基本上相同的高度。因此，间隔件结构185的高度和像素限定层170的高度之间的差可基本上对应于第一间隔件152的高度。当第一间隔件152具有足够的高度时，显示基底10可包括具有足够高度的间隔件结构185，以与像素限定层170区别开。
再参照图1，像素限定层170和第二间隔件180由相同的材料形成。例如，像素限定层170和第二间隔件180中的每个由诸如聚酰亚胺树脂或丙烯酸树脂的透明有机材料形成。
在示例实施例中，辅助电极165设置在第一间隔件152和第二间隔件180之间。辅助电极165可由与像素电极160的材料相同的材料形成。
图2是示出了根据一些示例实施例的显示基底20的剖视图。在图2中示出的显示基底20中，可省略在图1中示出的第二栅极绝缘层125和第三栅电极130，使得显示基底20可具有比图1中的电路结构简单的电路结构。除了省略的元件之外，显示基底20可与图1中的显示基底10相同或相似。
如以上解释的，根据示例实施例的显示基底20可包括间隔件结构185，间隔件结构185具有与绝缘层150一体地形成的第一间隔件152以及与像素限定层170基本上同时形成并且设置在第一间隔件152上的第二间隔件180。因此，间隔件结构185可保持显示基底与设置在显示基底上的沉积掩模或包封基底之间的预定距离，间隔件结构185可有效地保护显示基底的元件(例如，层、电路等)免受压力或冲击的影响。
图3至图17是示出了根据示例实施例的制造显示基底的方法的剖视图。
参照图3，在基础基底100上形成缓冲层105。缓冲层105可通过化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺等来形成。例如，在处理室中装入基础基底100，然后将氧化硅前驱体、氮源等引入到基础基底100上以形成缓冲层105。
参照图4，在缓冲层105上形成第一有源图案110a和第二有源图案110b。例如，在缓冲层105上由非晶硅或多晶硅形成半导体层，然后可将半导体层图案化以在缓冲层105上形成第一有源图案110a和第二有源图案110b。在示例实施例中，在形成半导体层后可对半导体层执行诸如低温多晶硅(LTPS)或激光晶化工艺的晶化工艺。在一些示例实施例中，第一有源图案110a和第二有源图案110b由诸如IGZO、ZTO、ITZO等的氧化物半导体形成。
参照图5，在缓冲层105上形成第一栅极绝缘层115以覆盖第一有源图案110a和第二有源图案110b，然后在第一栅极绝缘层115上形成第一栅电极120a和第二栅电极120b。例如，在第一导电层形成在第一栅极绝缘层115上之后，通过例如光刻工艺蚀刻第一导电层以在第一栅极绝缘层115上形成第一栅电极120a和第二栅电极120b。这里，第一导电层可由金属、合金或金属氮化物形成。可选地，第一导电层可通过在第一栅极绝缘层115上沉积多个金属层来形成。第一栅电极120a和第二栅电极120b可分别同时位于第一栅极绝缘层115的第一有源图案110a和第二有源图案110b所在的部分上。
在示例实施例中，通过使用第一栅电极120a和第二栅电极120b作为离子注入掩模来将杂质注入第一有源图案110a和第二有源图案110b中，使得第一源区112a和第一漏区116a可形成在第一有源图案110a的两侧处，第二源区112b和第二漏区116b可形成在第二有源图案110b的两侧处。
参照图6，在第一栅极绝缘层115上形成第二栅极绝缘层125以覆盖第一栅电极120a和第二栅电极120b，然后在第二栅极绝缘层125上形成第三栅电极130。例如，在第二栅极绝缘层125上形成第二导电层之后，通过例如光刻工艺来蚀刻第二导电层以在第二栅极绝缘层125上形成第三栅电极130。这里，第二导电层可由金属、合金或金属氮化物形成。可选地，第二导电层可通过在第二栅极绝缘层125上沉积多个金属层来形成。第三栅电极130可基本上位于第二栅极绝缘层125的第二栅电极120b所在的部分上。
参照图7，在第二栅极绝缘层125上形成绝缘中间层135以覆盖第三栅电极130。然后部分地蚀刻绝缘中间层135、第二栅极绝缘层125和第一栅极绝缘层115来形成暴露第一有源图案110a的一部分的第一接触孔138a以及暴露第二有源图案110b的一部分的第二接触孔138b。例如，通过使用掩模的光刻工艺来部分地蚀刻绝缘中间层135、第二栅极绝缘层125和第一栅极绝缘层115以形成第一接触孔138a和第二接触孔138b。
参照图8，形成穿过绝缘中间层135、第二栅极绝缘层125和第一栅极绝缘层115而接触第一有源图案110a的第一源电极140a和第一漏电极145a。可形成穿过绝缘中间层135、第二栅极绝缘层125和第一栅极绝缘层115而接触第二有源图案110b的第二源电极140b和第二漏电极145b。例如，在绝缘中间层135上形成第三导电层来填充第一接触孔138a和第二接触孔138b之后，可使第三导电层图案化来形成第一源电极140a和第二源电极140b以及第一漏电极145a和第二漏电极145b。这里，第三导电层可由金属、合金或金属氮化物形成。可选地，第三导电层可通过在绝缘中间层135上沉积多个金属层来形成。
参照图9，在绝缘中间层135上形成绝缘层150以覆盖第一源电极140a和第二源电极140b以及第一漏电极145a和第二漏电极145b。例如，绝缘层150由诸如光致抗蚀剂、聚酰亚胺、环氧类树脂、丙烯酸类树脂、聚酯等的有机材料形成。绝缘层150可形成有足够的厚度以具有基本上平坦的顶表面。例如，绝缘层150通过旋涂工艺或印刷工艺形成。
参照图10，在绝缘层150上方设置第一掩模200，然后对绝缘层150执行曝光工艺。在示例实施例中，第一掩模200包括半色调掩模或半色调缝隙掩模，使用正性光致抗蚀剂形成绝缘层150。第一掩模200可包括基本上透光的第一部分210、部分地透光的第二部分220以及阻挡光的第三部分230。这里，第一部分210可对应于绝缘层150的将形成图11中的接触孔154的区域，第三部分230可对应于绝缘层150的将形成图11中的第一间隔件152的区域，第二部分220可对应于绝缘层150的剩余区域。
参照图11，去除绝缘层150的通过第一掩模200曝光的区域以形成第一间隔件152和接触孔154。例如，完全地去除绝缘层150的暴露于透过第一掩模200的第一部分210的光的第一区域，以形成暴露第一漏电极145a的一部分的接触孔154。绝缘层150的暴露于透过第一掩模200的第二部分220的光的第二区域可被部分地去除，并且可具有基本上平坦的顶表面。沿垂直于(或交叉于)基础基底100的方向延伸的第一间隔件152可在绝缘层150的通过第一掩模200的第三部分230未暴露于光的第三区域中形成。这里，第一间隔件152可与绝缘层150一体地形成。
参照图12，在绝缘层150上形成像素电极层161以填充接触孔154，然后在像素电极层161上形成初始像素限定层171。这里，像素电极层161和初始像素限定层171可形成在绝缘层150的第一间隔件152上，突出部分可沿着第一间隔件152的轮廓形成在像素电极层161和初始像素限定层171中的每个上。例如，像素电极层161由铝(Al)、银(Ag)、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)、钕(Nd)、钪(Sc)或它们的合金形成。例如，初始像素限定层171通过真空沉积工艺、溅射工艺、原子层沉积(ALD)工艺、CVD工艺、印刷工艺等形成。可选地，像素电极层161可由诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、氧化锌、氧化铟等的透明导电材料形成。例如，初始像素限定层171通过应用诸如光致抗蚀剂、聚酰亚胺树脂、丙烯酸树脂等的光敏材料来形成。
参照图13，在初始像素限定层171上方设置第二掩模300，然后对初始像素限定层171执行曝光工艺。在示例实施例中，第二掩模300包括半色调掩模或半色调缝隙掩模，初始像素限定层171使用正性光致抗蚀剂来形成。第二掩模300可包括基本上透光的第四部分310、部分地透光的第五部分320以及阻挡光的第六部分330。这里，第四部分310可对应于在图15中将去除像素电极层161的区域，第五部分320可对应于在图17中将暴露像素电极160的区域，第六部分330可对应于在图17中将形成像素限定层170和第二间隔件180的区域。
参照图14，可完全地去除在图13中初始像素限定层171的暴露于通过第二掩模300的第四部分310透过的光的第一区域172，以暴露像素电极层161。可部分地去除在图13中初始像素限定层171的暴露于通过第二掩模300的第五部分320透过的光的第二区域173。在图13中初始像素限定层171的通过第二掩模300的第六部分330而未暴露于光的第三区域174可变成像素限定层170和第二间隔件180。因此，可设置包括第一间隔件152和第二间隔件180的间隔件结构185。
参照图15，使用初始像素限定层171和第二间隔件180作为掩模选择性地去除像素电极层161以形成像素电极160和辅助电极165。例如，通过湿蚀刻工艺来形成像素电极160和辅助电极165。可通过继续蚀刻工艺来去除初始像素限定层171和暴露的像素电极层161的一部分，以形成像素电极160和辅助电极165。辅助电极165可位于第一间隔件152和第二间隔件180之间，像素电极160可位于绝缘层150上以电连接到第一漏电极145a。这里，在像素电极160的中心部分上的初始像素限定层171可具有相对薄的厚度，在像素电极160的边缘部分上的初始像素限定层171以及第二间隔件180可具有相对厚的厚度。
参照图16，使初始像素限定层171和第二间隔件180固化。如图15所示，当像素电极160的侧面和辅助电极165的侧面暴露时，根据后续工艺，像素电极160和辅助电极165可电连接到图18中形成在像素电极160和辅助电极165上的共电极195。因此，可需要高温固化工艺以使初始像素限定层171和第二间隔件180的光敏材料在预定的时间内熔化并且回流。因此，初始像素限定层171可基本上覆盖像素电极160的侧面，第二间隔件180可基本上覆盖辅助电极165的侧面。
参照图17，完全地去除在像素电极160的中心部分上的初始像素限定层171以暴露像素电极160。可设置像素限定层170和第二间隔件180。例如，通过灰化工艺去除在像素电极160的中心部分上的初始像素限定层171。因此，可形成像素限定层170和第二间隔件180，可设置包括第一间隔件152和第二间隔件180的间隔件结构185。
在制造显示基底的一般方法中，用于形成像素限定层的工艺和用于形成间隔件的工艺中的每个工艺可使用彼此不同的掩模。因此，可能需要至少两个掩模，从而制造工艺会更复杂并且会增加制造成本。而且，在一些制造显示基底的一般方法中，像素限定层和间隔件之间的体积差可引起像素限定层和间隔件之间的厚度差。然而，仅利用体积差异来引起像素限定层和间隔件之间的显著的厚度差异会是基本上困难的。
如上所述，根据示例实施例，像素限定层170和第二间隔件180可使用仅仅一个掩模(例如，半色调掩模或半色调缝隙掩模)来形成。此外，在形成像素限定层170和第二间隔件180之前，第一间隔件152可与绝缘层150一体地形成。因此，可减少用于形成像素限定层170和间隔件结构185的掩模的数量，以降低制造成本并简化制造工艺，并且可形成具有与像素限定层170的厚度区别开的足够厚度的间隔件结构185。
图18是示出了根据示例实施例的包括显示基底的显示器件1000的剖视图。例如，图18示出了包括参照图1解释的显示基底10的OLED显示器。
将省略对参照图1示出的显示基底10的元件和/或结构的详细描述。
参照图18，显示器件1000包括顺序堆叠在显示基底10上的有机发光层190和共电极195。
有机发光层190可设置在像素电极160上。有机发光层190可由通过空穴和电子激发的主体材料以及用于促进能量的吸收和释放并且改善发光效率的掺杂剂材料形成。
在一些示例实施例中，显示器件1000还包括置于像素电极160和有机发光层190之间的空穴传输层(HTL)。显示器件1000还可包括置于共电极195和有机发光层190之间的电子传输层(ETL)。
HTL可由空穴传输材料(例如，4,4’-双[N-(1-萘基)-N-苯基氨基]联苯(NPB)、4,4’-双[N-(3-甲基苯基)-N-苯基氨基]联苯(TPD)、N,N’-二-1-萘基-N,N’-二苯基-1,1’-联苯基-4,4’-二胺(NPD)、N-苯基咔唑、聚乙烯咔唑或它们的组合)形成。
ETL可由电子传输材料(例如，三(8-羟基喹啉)铝(Alq3)、2-(4-联苯基)-5-4-叔丁基苯基-1,3,4-噁二唑(PBD)、双(2-甲基-8-羟基喹啉)-4-苯基苯酚-铝(BAlq)、浴铜灵(BCP)、三唑(TAZ)、苯基喹喔啉或它们的组合)形成。
共电极195可设置在有机发光层190、像素限定层170、第二间隔件180和绝缘层150上。共电极195可相对于有机发光层190与像素电极160面对。例如，共电极195由具有相对低的功函数的金属(诸如，铝(Al)、银(Ag)、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)、钕(Nd)、钪(Sc)或它们的合金)形成。
在示例实施例中，将像素电极160和共电极195分别设置为显示器件1000的阳极和阴极。
在示例实施例中，包封基底400设置在共电极195上方。包封基底400可面对基础基底100。例如，类似于基础基底100，包封基底400包括诸如玻璃基底、石英基底、透明塑料基底等的透明基底。在一些示例实施例中，包封膜(替代包封基底400)设置在共电极195上方以覆盖显示基底。例如，包封膜包括堆叠的至少一层有机层和至少一层无机层。
根据示例实施例的显示基底和显示器件可应用于各种电子装置。例如，显示基底和显示器件应用于计算机、笔记本、手机、智能电话、智能平板电脑、个人媒体播放器、个人数字助理、MP3播放器、数码相机、视频摄像机等。
虽然已经描述了本发明技术，但是本领域的技术人员将容易领会的是，在实质上不脱离本发明构思的新颖的教导和优点的情况下，在示例实施例中可以进行许多修改。

Claims (20)

1.一种显示基底，所述显示基底包括：
像素电路，设置在基础基底上方；
绝缘层，设置在所述基础基底上方并且在所述显示基底的深度维度上与所述像素电路叠置；
像素电极，设置在所述绝缘层上方并且电连接到所述像素电路；
像素限定层，设置在所述绝缘层上方，所述像素限定层形成在所述像素电极的一部分上方；以及
间隔件结构，包括第一间隔件和设置在所述第一间隔件上方的第二间隔件，所述第一间隔件与所述像素电路分离并且设置在所述绝缘层上方。
2.根据权利要求1所述的显示基底，其中，所述第一间隔件与所述绝缘层一体地形成。
3.根据权利要求1所述的显示基底，其中，所述间隔件结构具有比所述像素限定层的高度大的高度。
4.根据权利要求3所述的显示基底，其中，所述第二间隔件具有与所述像素限定层的高度相同的高度。
5.根据权利要求1所述的显示基底，其中，所述第二间隔件由与所述像素限定层的材料相同的材料形成。
6.根据权利要求1所述的显示基底，所述显示基底还包括设置在所述第一间隔件和所述第二间隔件之间的辅助电极，其中，所述辅助电极由与像素电极的材料相同的材料形成。
7.根据权利要求6所述的显示基底，其中，所述像素限定层覆盖所述像素电极的侧面，其中，所述第二间隔件覆盖所述辅助电极的侧面。
8.一种制造显示基底的方法，所述方法包括：
在基础基底上方形成像素电路；
在所述基础基底上方形成绝缘层，所述绝缘层在所述显示基底的深度维度上与所述像素电路叠置；
通过第一掩模使所述绝缘层图案化，以形成暴露所述像素电路的一部分的接触孔并且形成与所述像素电路分离的第一间隔件；
在所述绝缘层上方形成像素电极层；
在所述像素电极层上方形成初始像素限定层；以及
通过第二掩模使所述初始像素限定层和所述像素电极层图案化，以在所述第一间隔件上方形成第二间隔件并且在所述绝缘层和所述像素电路上方形成像素电极和像素限定层。
9.根据权利要求8所述的方法，其中，所述第一掩模包括被构造成透光的第一部分、被构造成部分地透光的第二部分以及被构造成阻挡光的第三部分。
10.根据权利要求9所述的方法，其中，所述第一部分对应于所述绝缘层的所述接触孔，其中，所述第三部分对应于所述绝缘层的所述第一间隔件。
11.根据权利要求8所述的方法，其中，所述第二掩模包括被构造成透光的第四部分、被构造成部分地透光的第五部分以及被构造成阻挡光的第六部分。
12.根据权利要求11所述的方法，其中，所述第五部分被构造成置于所述像素电极上方，其中，所述第六部分被构造成置于所述像素限定层和所述第二间隔件上方。
13.根据权利要求8所述的方法，其中，使所述绝缘层图案化的步骤包括：
在所述绝缘层上方设置所述第一掩模；
使所述绝缘层暴露于光；以及
选择性地去除曝光的绝缘层以形成所述第一间隔件和所述接触孔。
14.根据权利要求8所述的方法，其中，使所述初始像素限定层和所述像素电极层图案化的步骤包括：
在所述初始像素限定层上方设置所述第二掩模；
使所述初始像素限定层暴露于光；
选择性地去除曝光的初始像素限定层；以及
选择性地去除所述像素电极层以形成所述像素电极。
15.根据权利要求14所述的方法，其中，选择性地去除曝光的初始像素限定层的步骤包括：
选择性地去除曝光的初始像素限定层，使得曝光的初始像素限定层的一部分被构造成置于所述像素电极的中心部分上方并且保留第一厚度，曝光的初始像素限定层的一部分被构造成置于所述像素电极的外围部分和所述第一间隔件上方并且保留比所述第一厚度大的第二厚度，并且去除曝光的初始像素限定层的剩余部分；
使曝光的初始像素限定层固化；以及
去除曝光的初始像素限定层的被构造成置于所述像素电极的所述中心部分上方的部分。
16.根据权利要求14所述的方法，其中，选择性地去除所述像素电极的步骤包括在所述第一间隔件和所述第二间隔件之间形成辅助电极。
17.根据权利要求8所述的方法，其中，形成所述像素电路的步骤包括：
在所述基础基底上方形成有源图案；
在所述基础基底上方形成第一栅极绝缘层，以覆盖所述有源图案；
在所述第一栅极绝缘层上方形成第一栅电极；
在所述第一栅极绝缘层上方形成第二栅极绝缘层，以覆盖所述第一栅电极；
在所述第二栅极绝缘层上形成第二栅电极；
在所述第二栅极绝缘层上方形成绝缘中间层，以覆盖所述第二栅电极；
形成穿过所述绝缘中间层、所述第一栅极绝缘层和所述第二栅极绝缘层的多个接触孔；以及
在所述绝缘中间层上方形成源电极和漏电极，并且填充所述接触孔。
18.一种显示器件，所述显示器件包括：
像素电路，设置在基础基底上方；
绝缘层，设置在所述基础基底上方，以覆盖所述像素电路；
像素电极，设置在所述绝缘层上方并且电连接到所述像素电路；
像素限定层，设置在所述绝缘层上方，所述像素限定层形成在所述像素电极的仅一部分上方，从而所述像素电极的剩余部分的至少一部分未被所述像素限定层覆盖；
间隔件结构，包括第一间隔件和设置在所述第一间隔件上方的第二间隔件，所述第一间隔件与所述像素电路分离并且设置在所述绝缘层上方；
有机发光层，设置在所述像素电极的所述剩余部分上方；以及
共电极，设置在所述绝缘层、所述有机发光层、所述像素限定层和所述第二间隔件上方。
19.根据权利要求18所述的显示器件，其中，所述第二间隔件由与所述像素限定层的材料相同的材料形成，其中，所述第二间隔件具有与所述像素限定层的高度相同的高度。
20.根据权利要求18所述的显示器件，所述显示器件还包括设置在所述第一间隔件和所述第二间隔件之间的辅助电极，其中，所述辅助电极由与所述像素电极的材料相同的材料形成。
CN201610833635.9A 2015-11-27 2016-09-20 显示基底、制造显示基底的方法及显示器件 Active CN106816443B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150167444A KR102467353B1 (ko) 2015-11-27 2015-11-27 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
KR10-2015-0167444 2015-11-27

Publications (2)

Publication Number Publication Date
CN106816443A true CN106816443A (zh) 2017-06-09
CN106816443B CN106816443B (zh) 2022-02-08

Family

ID=58778168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610833635.9A Active CN106816443B (zh) 2015-11-27 2016-09-20 显示基底、制造显示基底的方法及显示器件

Country Status (3)

Country Link
US (1) US10147775B2 (zh)
KR (1) KR102467353B1 (zh)
CN (1) CN106816443B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854172A (zh) * 2019-11-26 2020-02-28 京东方科技集团股份有限公司 半导体器件、像素电路、显示面板及显示装置
CN111165073A (zh) * 2017-09-29 2020-05-15 夏普株式会社 显示器件、曝光装置、显示器件的制造方法
CN111599836A (zh) * 2019-02-20 2020-08-28 三星显示有限公司 显示装置及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102411327B1 (ko) * 2015-01-02 2022-06-21 삼성디스플레이 주식회사 표시 장치
KR102430819B1 (ko) * 2015-08-19 2022-08-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102653000B1 (ko) * 2016-03-04 2024-04-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN106653768B (zh) * 2016-12-13 2020-01-31 武汉华星光电技术有限公司 Tft背板及其制作方法
CN106601778B (zh) * 2016-12-29 2019-12-24 深圳市华星光电技术有限公司 Oled背板及其制作方法
CN107516666B (zh) * 2017-08-18 2020-01-10 武汉华星光电技术有限公司 一种柔性oled显示器件剥离方法及柔性oled显示器件
KR102374754B1 (ko) * 2017-09-27 2022-03-15 엘지디스플레이 주식회사 터치 구조물을 포함하는 디스플레이 장치
US10802627B2 (en) * 2018-03-29 2020-10-13 Wuhan China Star Optoelectronics Technology Co., Ltd. Touch panel and manufacturing method thereof
CN109037486A (zh) * 2018-08-09 2018-12-18 京东方科技集团股份有限公司 有机电致发光二极管显示基板及其制作方法、显示器件
CN109065764B (zh) * 2018-08-14 2023-04-28 京东方科技集团股份有限公司 显示面板的制造方法及显示面板
KR102671037B1 (ko) 2018-11-07 2024-06-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102075741B1 (ko) * 2018-12-17 2020-02-10 엘지디스플레이 주식회사 표시패널
KR20200110554A (ko) * 2019-03-14 2020-09-24 삼성디스플레이 주식회사 표시 장치
CN110993646B (zh) 2019-11-08 2022-07-12 深圳市华星光电半导体显示技术有限公司 Oled背板的制备方法及oled背板
KR20220078009A (ko) 2020-12-02 2022-06-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074549A1 (en) * 1999-06-03 2002-06-20 Woon-Yong Park Method for fabricating thin film transistor array substrate for liquid crystal display
CN1434668A (zh) * 2002-01-24 2003-08-06 株式会社半导体能源研究所 发光器件及其制造方法
CN101728418A (zh) * 2008-10-29 2010-06-09 三星移动显示器株式会社 有机发光显示装置
CN102738195A (zh) * 2011-04-07 2012-10-17 乐金显示有限公司 有机发光显示器件及其制造方法
CN102832226A (zh) * 2011-10-06 2012-12-19 友达光电股份有限公司 主动元件阵列基板及其制造方法
US20140110674A1 (en) * 2012-10-19 2014-04-24 Samsung Display Co., Ltd. Organic light emitting display device and manufacturing method thereof
CN103794736A (zh) * 2012-10-31 2014-05-14 乐金显示有限公司 柔性有机电致发光装置
CN104007574A (zh) * 2014-06-18 2014-08-27 南京中电熊猫液晶显示科技有限公司 一种阵列基板、显示装置及其制造方法
CN104124259A (zh) * 2013-04-23 2014-10-29 乐金显示有限公司 有机发光二极管显示装置及其制造方法
CN104218050A (zh) * 2013-06-04 2014-12-17 三星显示有限公司 有机发光显示装置及其制造方法
US20150034913A1 (en) * 2013-08-05 2015-02-05 Samsung Display Co., Ltd. Organic light-emitting diode (oled) display
CN104885252A (zh) * 2012-12-27 2015-09-02 乐金显示有限公司 有机发光显示装置及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699996B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법
US8048749B2 (en) * 2007-07-26 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100964229B1 (ko) * 2008-08-19 2010-06-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101213492B1 (ko) 2009-12-10 2012-12-20 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그의 애노드 전극 형성 방법
KR101084255B1 (ko) 2010-01-08 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101084193B1 (ko) * 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조방법
KR101748842B1 (ko) 2010-08-24 2017-06-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US8963134B2 (en) * 2012-06-15 2015-02-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Display panel and method for manufacturing the same
KR102054850B1 (ko) * 2013-05-30 2019-12-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102117849B1 (ko) * 2013-08-12 2020-06-03 삼성디스플레이 주식회사 유기 발광 표시 패널 및 이의 제조 방법
KR102113179B1 (ko) * 2013-10-14 2020-05-21 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074549A1 (en) * 1999-06-03 2002-06-20 Woon-Yong Park Method for fabricating thin film transistor array substrate for liquid crystal display
CN1434668A (zh) * 2002-01-24 2003-08-06 株式会社半导体能源研究所 发光器件及其制造方法
CN101728418A (zh) * 2008-10-29 2010-06-09 三星移动显示器株式会社 有机发光显示装置
CN102738195A (zh) * 2011-04-07 2012-10-17 乐金显示有限公司 有机发光显示器件及其制造方法
CN102832226A (zh) * 2011-10-06 2012-12-19 友达光电股份有限公司 主动元件阵列基板及其制造方法
US20140110674A1 (en) * 2012-10-19 2014-04-24 Samsung Display Co., Ltd. Organic light emitting display device and manufacturing method thereof
CN103794736A (zh) * 2012-10-31 2014-05-14 乐金显示有限公司 柔性有机电致发光装置
CN104885252A (zh) * 2012-12-27 2015-09-02 乐金显示有限公司 有机发光显示装置及其制造方法
CN104124259A (zh) * 2013-04-23 2014-10-29 乐金显示有限公司 有机发光二极管显示装置及其制造方法
CN104218050A (zh) * 2013-06-04 2014-12-17 三星显示有限公司 有机发光显示装置及其制造方法
US20150034913A1 (en) * 2013-08-05 2015-02-05 Samsung Display Co., Ltd. Organic light-emitting diode (oled) display
CN104007574A (zh) * 2014-06-18 2014-08-27 南京中电熊猫液晶显示科技有限公司 一种阵列基板、显示装置及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111165073A (zh) * 2017-09-29 2020-05-15 夏普株式会社 显示器件、曝光装置、显示器件的制造方法
CN111599836A (zh) * 2019-02-20 2020-08-28 三星显示有限公司 显示装置及其制造方法
CN110854172A (zh) * 2019-11-26 2020-02-28 京东方科技集团股份有限公司 半导体器件、像素电路、显示面板及显示装置

Also Published As

Publication number Publication date
US10147775B2 (en) 2018-12-04
CN106816443B (zh) 2022-02-08
KR102467353B1 (ko) 2022-11-15
KR20170062596A (ko) 2017-06-08
US20170154934A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
CN106816443A (zh) 显示基底、制造显示基底的方法及显示器件
CN107394061B (zh) 透明显示装置和制造透明显示装置的方法
CN105575997B (zh) 透明显示基板和透明显示设备
KR102370035B1 (ko) 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
US9806137B2 (en) Display substrates, methods of manufacturing the same and display devices including the same
CN104218041B (zh) 阵列基板及制备方法和显示装置
EP3139422A2 (en) Transparent display devices and method of manufacturing the same
JP2023168507A (ja) 半導体装置
TW501282B (en) Method of manufacturing semiconductor device
CN102280445B (zh) 显示装置及其制造方法
KR102435156B1 (ko) 투명 표시 기판 및 투명 표시 장치
US20160254285A1 (en) Thin Film Transistor and Method of Fabricating the Same, Array Substrate and Method of Fabricating the Same, and Display Device
CN104637438A (zh) 柔性显示器及其制造方法
KR102389622B1 (ko) 투명 표시 장치 및 투명 표시 장치의 제조 방법
JP2006013432A (ja) 薄膜トランジスタ及びその製造方法
KR20170074252A (ko) 투명 표시 장치
JP2006072308A (ja) 有機電界発光素子及びその製造方法
WO2021103204A1 (zh) 显示面板及其制备方法、显示装置
CN113690289B (zh) 显示基板及其制备方法、显示装置
JP2009295966A (ja) キャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法
KR20160106792A (ko) 투명 표시 장치 및 이의 제조 방법
CN104037127A (zh) 一种多晶硅层及显示基板的制备方法、显示基板
US8916877B2 (en) Thin film transistor, fabrication method thereof, and organic light emitting diode display having the same
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
KR20190076094A (ko) 디스플레이 장치와, 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant