KR20220078009A - 표시 장치 및 표시 장치의 제조방법 - Google Patents

표시 장치 및 표시 장치의 제조방법 Download PDF

Info

Publication number
KR20220078009A
KR20220078009A KR1020200166928A KR20200166928A KR20220078009A KR 20220078009 A KR20220078009 A KR 20220078009A KR 1020200166928 A KR1020200166928 A KR 1020200166928A KR 20200166928 A KR20200166928 A KR 20200166928A KR 20220078009 A KR20220078009 A KR 20220078009A
Authority
KR
South Korea
Prior art keywords
layer
electrode
substrate
pixel defining
organic layer
Prior art date
Application number
KR1020200166928A
Other languages
English (en)
Inventor
조현민
김태성
여윤종
김상갑
최대원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200166928A priority Critical patent/KR20220078009A/ko
Priority to US17/369,877 priority patent/US11751435B2/en
Priority to CN202111174626.0A priority patent/CN114582926A/zh
Publication of KR20220078009A publication Critical patent/KR20220078009A/ko
Priority to US18/224,083 priority patent/US20230363210A1/en

Links

Images

Classifications

    • H01L27/3246
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • H01L27/3248
    • H01L27/3258
    • H01L27/3276
    • H01L51/5209
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/813Anodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/822Cathodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80515Anodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2227/323
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 표시영역을 포함하는 기판; 상기 기판 상에 배치되며, 상기 표시영역과 중첩하며 상기 기판의 두께 방향으로 돌출된 돌출부를 구비한 유기층; 상기 유기층 상에 배치되며, 상기 표시영역과 중첩하는 제1전극; 상기 돌출부 및 상기 제1전극의 가장자리를 덮으며, 상기 제1전극의 중심부분과 중첩하는 개구부를 구비한 화소정의막; 상기 제1전극 상에 배치되고, 상기 개구부와 중첩하는 발광층; 및 상기 발광층 상에 배치된 제2전극;을 포함하고, 상기 화소정의막은 무기물질을 포함하며, 상기 기판의 상면으로부터 상기 기판의 상면과 대향하는 상기 제1전극의 하면까지의 제1거리는 상기 기판의 상면으로부터 상기 돌출부의 상면까지의 제2거리보다 작은, 표시 장치를 개시한다.

Description

표시 장치 및 표시 장치의 제조방법{Display device and Method of manufacturing of the display device}
본 발명의 실시예들은 표시 장치 및 표시 장치의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시 장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시 장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시 장치에는 액정 표시 장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기 발광 표시 장치(Organic Light Emitting Display Device: OLED), 그리고 전기 영동 표시 장치(Electrophoretic Display Device: EPD) 등이 있다.
표시 장치 중 유기 발광 표시 장치는 표시요소로서 대향전극과 화소전극 및 발광층으로 구비되는 유기발광다이오드를 포함할 수 있다. 유기발광다이오드의 대향전극과 화소전극에 전압을 인가하면 발광층에서 가시 광선이 취출될 수 있다. 이러한 유기 발광 표시 장치는 화소전극의 가장자리를 둘러싸며, 화소전극의 중심부분을 노출시키는 화소정의막을 포함할 수 있다.
본 발명의 실시예들은 표시요소의 수명을 증가시킨 표시 장치 및 표시 장치의 제조방법을 제공하고자 한다.
본 발명의 일 실시예는, 표시영역을 포함하는 기판; 상기 기판 상에 배치되며, 상기 표시영역과 중첩하며 상기 기판의 두께 방향으로 돌출된 돌출부를 구비한 유기층; 상기 유기층 상에 배치되며, 상기 표시영역과 중첩하는 제1전극; 상기 돌출부 및 상기 제1전극의 가장자리를 덮으며, 상기 제1전극의 중심부분과 중첩하는 개구부를 구비한 화소정의막; 상기 제1전극 상에 배치되고, 상기 개구부와 중첩하는 발광층; 및 상기 발광층 상에 배치된 제2전극;을 포함하고, 상기 화소정의막은 무기물질을 포함하며, 상기 기판의 상면으로부터 상기 기판의 상면과 대향하는 상기 제1전극의 하면까지의 제1거리는 상기 기판의 상면으로부터 상기 돌출부의 상면까지의 제2거리보다 작은, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 제2전극 및 상기 발광층 중 적어도 하나는 상기 화소정의막에 의해 상기 유기층과 분리될 수 있다.
일 실시예에 있어서, 상기 표시영역에서 상기 유기층의 상면은 상기 제1전극 및 상기 화소정의막 중 적어도 하나에 의해 덮힐 수 있다.
일 실시예에 있어서, 상기 기판 및 상기 유기층 사이에 배치되며, 적어도 하나의 박막트랜지스터를 포함하는 화소회로층;을 더 포함하고, 상기 유기층은 상기 적어도 하나의 박막트랜지스터와 중첩하는 컨택홀을 구비하며, 상기 제1전극은 상기 컨택홀을 통해 상기 적어도 하나의 박막트랜지스터와 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 화소정의막은 상기 개구부를 정의하는 내측면을 포함하고, 상기 화소정의막의 내측면과 상기 기판의 상면이 이루는 사이각은 40도 이하일 수 있다.
일 실시예에 있어서, 상기 기판은 상기 표시영역의 외측에 배치된 패드영역을 포함하고, 상기 기판 상에 배치되며, 상기 패드영역과 중첩하는 패드;를 더 포함하고, 상기 유기층은 상기 패드의 가장자리를 덮으며 상기 패드의 중심부분을 노출시키는 패드개구부를 구비하고, 상기 패드영역에서 상기 기판의 상면으로부터 상기 유기층의 상면까지 제3거리는 상기 제1거리보다 작을 수 있다.
일 실시예에 있어서, 상기 제1전극은 상기 화소정의막과 중첩하며, 상기 제1전극의 가장자리를 포함하는 외곽부분을 더 포함하고, 상기 제1전극의 중심부분에서 상기 제1전극의 두께는 상기 제1전극의 외곽부분에서 상기 제1전극의 두께보다 작을 수 있다.
일 실시예에 있어서, 상기 화소정의막은 실리콘질화물(SiNX) 및 실리콘산화물(SiO2) 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 유기층은 아크릴계 고분자를 포함할 수 있다.
일 실시예에 있어서, 상기 돌출부 및 상기 개구부는 상기 표시영역에서 각각 복수개로 구비되며, 상기 복수의 돌출부들은 서로 이격되고, 인접한 상기 복수의 돌출부들 사이에는 상기 복수의 개구부들이 배치될 수 있다.
본 발명의 다른 실시예는, 표시영역을 포함하는 기판 상에 상기 표시영역과 중첩하며 상기 기판의 두께 방향으로 돌출된 돌출부를 구비한 유기층을 형성하는 단계; 상기 유기층 상에 상기 표시영역과 중첩하도록 제1전극을 형성하는 단계; 상기 돌출부 및 상기 제1전극의 가장자리를 덮으며, 상기 제1전극의 중심부분과 중첩하는 개구부를 구비한 화소정의막을 형성하는 단계; 상기 개구부와 중첩하는 발광층을 형성하는 단계; 및 상기 발광층 상에 제2전극을 형성하는 단계;를 포함하고, 상기 화소정의막은 무기물질을 포함하는, 표시 장치의 제조방법을 개시한다.
일 실시예에 있어서, 상기 기판의 상면으로부터 상기 기판의 상면과 대향하는 상기 제1전극의 하면까지의 제1거리는 상기 기판의 상면으로부터 상기 돌출부의 상면까지의 제2거리보다 작을 수 있다.
일 실시예에 있어서, 상기 기판은 상기 표시영역의 외측에 배치된 패드영역을 포함하고, 상기 유기층을 형성하는 단계는, 유기물질을 포함하는 제1층을 기판 상에 형성하는 단계, 상기 제1층 상에 투광부, 차광부, 제1반투광부, 및 상기 제1반투광부와 광투과율이 상이한 제2반투광부를 포함하는 마스크를 배치시키는 단계, 및 상기 제1층을 노광시키는 단계를 포함하고, 상기 제1반투광부는 상기 표시영역 상에 배치되고, 상기 제2반투광부는 상기 패드영역 상에 배치될 수 있다.
일 실시예에 있어서, 상기 기판의 상면으로부터 상기 기판의 상면과 대향하는 상기 제1전극의 하면까지의 제1거리는 상기 기판의 상면으로부터 상기 돌출부의 상면까지의 제2거리보다 작고, 상기 패드영역에서 상기 기판의 상면으로부터 상기 유기층의 상면까지의 제3거리는 상기 제1거리보다 작을 수 있다.
일 실시예에 있어서, 상기 제2전극을 형성하는 단계는, 상기 돌출부 상에서, 상기 제2전극을 상기 화소정의막 상에 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 유기층을 형성한 후, 상기 제1전극을 형성할 수 있다.
일 실시예에 있어서, 상기 화소정의막은 상기 개구부를 정의하는 내측면을 포함하고, 상기 화소정의막을 형성하는 단계는, 상기 화소정의막의 내측면과 상기 기판의 상면이 이루는 사이각을 40도 이하로 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 화소정의막을 형성하는 단계는, 무기층을 상기 제1전극 및 상기 유기층 상에 형성하는 단계, 상기 무기층을 식각하여 상기 개구부를 형성하는 단계 및 상기 제1전극의 중심부분을 적어도 일부 식각하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 화소정의막은 실리콘질화물(SiNX) 및 실리콘산화물(SiO2) 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 유기층은 아크릴계 고분자를 포함할 수 있다.
상기한 바에 따르면, 본 발명의 실시예인 표시 장치는 유기층의 돌출부 및 제1전극의 가장자리를 덮으며, 제1전극의 중심부분과 중첩하는 개구부를 구비한 화소정의막을 포함할 수 있다. 화소정의막은 무기물질을 포함하므로, 표시요소의 열화를 방지하여 표시요소의 수명을 증가시킬 수 있다.
또한, 본 발명의 실시예인 표시 장치의 제조방법은 기판 상에 기판의 두께 방향으로 돌출된 돌출부를 구비한 유기층을 형성하고, 무기물질을 포함하며 돌출부 및 제1전극의 가장자리를 덮는 화소정의막을 형성할 수 있다. 따라서, 공정의 효율성이 향상되고 표시요소의 열화를 방지하여 표시요소의 수명을 증가시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 부화소를 개략적으로 나타낸 등가회로도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 5a는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 도시한 단면도이다.
도 5b는 도 5a의 C 부분을 확대한 확대도이다.
도 6은 본 발명의 일 실시예에 따른 표시영역에서의 부화소 배치 구조를 개략적으로 도시하는 배치도이다.
도 7은 유기층의 물질에 따른 아웃개스의 총량 및 일산화탄소의 양을 도시한 그래프이다.
도 8a는 비교예의 시간에 따른 표시요소의 전압-휘도 결과를 도시한 그래프이다.
도 8b는 본 발명의 실시예의 시간에 따른 표시요소의 전압-휘도 결과를 도시한 그래프이다.
도 8c는 조건에 따른 일광 시험를 나타낸 표이다.
도 9 내지 도 14는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 개략적으로 도시한 단면도이다.
도 15a는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 개략적으로 도시한 단면도이다.
도 15b는 도 15a의 D 부분을 확대한 확대도이다.
도 16 및 도 17은 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 개략적으로 도시한 단면도이다.
도 18은 화소정의막의 두께에 따른 왜곡 및 사이각을 나타낸 그래프이다.
도 19는 식각 선택비에 따른 왜곡 및 사이각을 나타낸 표이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
표시 장치는 화상을 표시하는 장치로서, 게임기, 멀티미디어기기, 초소형 PC와 같이 휴대가 가능한 모바일 기기일 수 있다. 후술할 표시 장치는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Inorganic Light Emitting Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 양자점 표시 장치(Quantum dot display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등을 포함할 수 있다. 이하에서는, 본 발명의 일 실시예에 따른 표시 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 실시예들은 전술한 바와 같은 다양한 방식의 표시 장치가 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 표시 장치(1)는 표시영역(DA) 및 주변영역(PA)을 포함할 수 있다. 표시영역(DA)에는 부화소(P)가 배치될 수 있다. 일 실시예에서, 표시영역(DA)에는 복수의 부화소(P)들이 배치될 수 있다. 부화소(P)는 표시요소를 포함할 수 있다. 표시 장치(1)는 부화소(P)에서 방출되는 빛을 이용하여 이미지를 제공할 수 있다.
부화소(P)는 소정의 색상의 빛을 방출할 수 있는 표시요소로 발광 다이오드를 포함할 수 있다. 발광 다이오드는 발광층으로 유기물을 포함하는 유기발광다이오드를 포함할 수 있다. 또는, 발광 다이오드는 무기발광다이오드를 포함할 수 있다. 또는, 발광 다이오드는 발광층으로 양자점을 포함할 수 있다. 이하에서는 설명의 편의상, 발광 다이오드가 유기발광다이오드를 포함하는 경우를 중심으로 상세히 설명하기로 한다.
주변영역(PA)은 이미지를 제공하지 않는 영역일 수 있다. 주변영역(PA)은 표시영역(DA)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 주변영역(PA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 주변영역(PA)에는 부화소(P)에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 또한, 주변영역(PA)은 패드가 배치되는 패드영역을 포함할 수 있다
도 2는 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 나타낸 단면도이다.
도 2를 참조하면, 표시 장치(1)는 표시 패널(10) 및 커버 윈도우(20)를 포함할 수 있다. 표시 패널(10)은 기판(100), 표시층(200), 봉지층(300), 터치센서층(400), 및 반사방지층(500)을 포함할 수 있다.
기판(100)은 글라스이거나 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다. 일 실시예에서, 기판(100)은 전술한 고분자 수지를 포함하는 베이스층 및 배리어층(미도시)을 포함하는 다층 구조일 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블, 벤더블 특성을 가질 수 있다.
표시층(200)은 기판(100) 상에 배치될 수 있다. 표시층(200)은 화소회로층 및 표시요소층을 포함할 수 있다. 화소회로층은 화소회로들을 포함할 수 있다. 표시요소층은 복수의 화소회로들과 각각 연결된 복수의 표시요소들을 포함할 수 있다. 표시요소층에 구비된 표시요소들 각각은 부화소를 정의할 수 있다. 화소회로층은 복수의 박막트랜지스터들 및 복수의 스토리지 커패시터들을 포함할 수 있다.
봉지층(300)은 표시층(200) 상에 배치될 수 있다. 일 실시예에서, 봉지층(300)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 적어도 하나의 무기봉지층은 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 징크산화물(ZnO), 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON) 중 하나 이상의 무기물을 포함할 수 있다. 적어도 하나의 유기봉지층은 폴리머(polymer) 계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 적어도 하나의 유기봉지층은 아크릴레이트(acrylate)를 포함할 수 있다.
다른 실시예에서, 봉지층(300)은 기판(100) 및 투명한 부재인 상부기판이 밀봉부재로 결합되어 기판(100)과 상부기판 사이의 내부공간이 밀봉되는 구조일 수 있다. 이 때 내부공간에는 흡습제나 충진재 등이 위치할 수 있다. 밀봉부재는 실런트 일 수 있으며, 다른 실시예에서, 밀봉부재는 레이저에 의해서 경화되는 물질을 포함할 수 있다. 예를 들어, 밀봉부재는 프릿(frit)일 수 있다. 구체적으로 밀봉부재는 유기 실런트인 우레탄계 수지, 에폭시계 수지, 아크릴계 수지, 또는 무기 실런트인 실리콘(silicone) 등을 포함할 수 있다. 우레탄계 수지로서는, 예를 들어, 우레탄 아크릴레이트 등을 사용할 수 있다. 아크릴계 수지로는, 예를 들어, 부틸아크릴레이트, 에틸헬실아크레이트 등을 사용할 수 있다. 한편, 밀봉부재는 열에 의해서 경화되는 물질을 포함할 수 있다.
터치센서층(400)은 봉지층(300) 상에 배치될 수 있다. 터치센서층(400)은 사용자의 터치입력을 센싱하는 층으로, 저항막 방식, 정전 용량 방식 등 여러가지 터치 방식 중 적어도 하나를 이용하여 사용자의 터치 입력을 감지할 수 있다.
반사방지층(500)은 터치센서층(400) 상부에 배치될 수 있다. 반사방지층(500)은 외부에서 표시 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다.
일부 실시예에서, 반사방지층(500)은 편광 필름으로 구비될 수 있다. 편광 필름은 선편광판과 λ/4 판(quarter-wave plate)과 같은 위상지연필름을 포함할 수 있다. 위상지연필름은 터치센서층(400) 상에 배치되고, 선편광판은 위상지연필름 상에 배치될 수 있다.
일부 실시예에서, 반사방지층(500)은 블랙매트릭스와 컬러필터들을 포함하는 필터층을 포함할 수 있다. 컬러필터들은 표시 패널(10)의 부화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 예컨대, 필터층은 적색, 녹색, 또는 청색의 컬러필터를 포함할 수 있다.
커버 윈도우(20)는 표시 패널(10) 상에 배치될 수 있다. 일 실시예에서, 커버 윈도우(20)는 광학 투명 점착제(OCA, Optically clear Adhesive)와 같은 점착을 통해 그 아래의 구성요소, 예를 들어, 반사방지층(500)과 결합될 수 있다. 커버 윈도우(20)는 표시 패널(10)을 보호할 수 있다. 커버 윈도우(20)는 유리, 사파이어, 및 플라스틱 중 적어도 하나를 포함할 수 있다. 커버 윈도우(20)는 예를 들어, 초박형 강화 유리(Ultra Thin Glass, UTG), 투명폴리이미드(Colorless Polyimide, CPI)일 수 있다.
도 3은 본 발명의 일 실시예에 따른 부화소(P)를 개략적으로 나타낸 등가회로도이다.
도 3을 참조하면, 부화소(P)는 화소회로(PC) 및 표시요소로서 유기발광다이오드(OLED)를 포함할 수 있다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 부화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 또는 청색의 빛을 방출하거나, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)으로부터 입력되는 스캔 신호 또는 스위칭 전압에 기초하여 데이터선(DL)으로부터 입력된 데이터 신호 또는 데이터 전압을 구동 박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)은 제2전원전압(ELVSS)을 공급받을 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널(10)을 개략적으로 나타낸 평면도이다.
도 4를 참조하면, 표시 패널(10)은 기판(100) 및 기판(100) 상에 다층막을 포함할 수 있다. 기판(100) 및/또는 다층막에 표시영역(DA) 및 주변영역(PA)을 정의할 수 있다. 예를 들어, 기판(100)은 표시영역(DA) 및 주변영역(PA)을 포함할 수 있다. 이하에서는, 기판(100)에 표시영역(DA) 및 주변영역(PA)이 정의되는 경우를 중심으로 상세히 설명하기로 한다.
표시영역(DA)에는 부화소(P)가 배치될 수 있으며, 복수의 부화소(P)들은 이미지를 표시할 수 있다. 각각의 부화소(P)들은 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장된 스캔선(SL) 및 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장된 데이터선(DL)과 연결될 수 있다.
주변영역(PA)은 표시영역(DA)의 외측에 배치될 수 있다. 주변영역(PA)은 표시영역(DA)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 주변영역(PA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 주변영역(PA)은 각 부화소(P)에 스캔 신호를 제공하는 스캔 드라이버(미도시)가 배치될 수 있다. 주변영역(PA)은 부화소(P)에 데이터 신호를 제공하는 데이터 드라이버(미도시)가 배치될 수 있다. 주변영역(PA)은 패드영역(PADA)을 포함할 수 있다.
패드영역(PADA)은 표시영역(DA)의 외측에 배치될 수 있다. 일 실시예에서, 패드영역(PADA)에는 패드(PAD)가 배치될 수 있다. 패드(PAD)는 절연층에 의해 덮이지 않고 노출될 수 있으며, 인쇄회로기판이나 드라이버 IC와 전기적으로 연결될 수 있다. 패드(PAD)로부터 전달받은 신호들 및/또는 전압은 표시영역(DA)에 배치된 부화소(P)로 전달될 수 있다.
도 5a는 본 발명의 일 실시예에 따른 표시 패널(10)을 개략적으로 도시한 단면도이다. 도 5a는 도 4의 A-A'선 및 B-B'선에 따른 단면도이다. 도 5b는 도 5a의 C 부분을 확대한 확대도이다.
도 5a 및 도 5b를 참조하면, 표시 패널(10)은 기판(100), 화소회로층(PCL), 유기층(209), 표시요소로서 유기발광다이오드(OLED), 화소정의막(215), 및 패드(PAD)를 포함할 수 있다.
기판(100)은 표시영역(DA) 및 패드영역(PADA)을 포함할 수 있다. 패드영역(PADA)은 표시영역(DA)의 외측에 배치될 수 있다.
화소회로층(PCL)은 기판(100) 상에 배치될 수 있다. 화소회로층(PCL)은 버퍼층(201), 제1게이트절연층(203), 제2게이트절연층(205), 층간절연층(207), 적어도 하나의 박막트랜지스터(TFT), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 일 실시예에서, 적어도 하나의 박막트랜지스터(TFT)는 구동 박막트랜지스터를 포함할 수 있다. 일 실시예에서, 적어도 하나의 박막트랜지스터(TFT)는 스위칭 박막트랜지스터를 포함할 수 있다.
버퍼층(201)은 기판(100) 상에 배치될 수 있다. 버퍼층(201)은 실리콘질화물(SiNX), 실리콘산질화물(SiON), 및 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
박막트랜지스터(TFT)는 반도체층(Act)을 포함할 수 있으며, 반도체층(Act)은 버퍼층(201) 상에 배치될 수 있다. 반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 반도체층(Act)은 채널영역(Act1) 및 채널영역의 양측에 각각 배치된 드레인영역(Act2) 및 소스영역(Act3)을 포함할 수 있다.
게이트전극(GE)은 채널영역(Act1)과 중첩할 수 있다. 게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이의 제1게이트절연층(203)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnO)등과 같은 무기 절연물을 포함할 수 있다.
제2게이트절연층(205)은 게이트전극(GE)을 덮도록 구비될 수 있다. 제2게이트절연층(205)은 상기 제1게이트절연층(203)과 유사하게 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnO) 등과 같은 무기 절연물을 포함할 수 있다.
제2게이트절연층(205) 상부에는 스토리지 커패시터(Cst)의 상부 전극(CE2)이 배치될 수 있다. 상부 전극(CE2)은 그 아래의 게이트전극(GE)과 중첩할 수 있다. 이 때, 제2게이트절연층(205)을 사이에 두고 중첩하는 게이트전극(GE) 및 상부 전극(CE2)은 스토리지 커패시터(Cst)를 형성할 수 있다. 즉, 게이트전극(GE)은 스토리지 커패시터(Cst)의 하부 전극(CE1)으로 기능할 수 있다.
이와 같이, 스토리지 커패시터(Cst)와 박막트랜지스터(TFT)가 중첩되어 형성될 수 있다. 일부 실시예에서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩되지 않도록 형성될 수도 있다.
상부 전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(207)은 상부 전극(CE2)을 덮을 수 있다. 층간절연층(207)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnO) 등을 포함할 수 있다. 층간절연층(207)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
드레인전극(DE) 및 소스전극(SE)은 각각 층간절연층(207) 상에 위치할 수 있다. 드레인전극(DE) 및 소스전극(SE)은 각각 드레인영역(Act2) 및 소스영역(Act3)과 전기적으로 연결될 수 있다. 드레인전극(DE) 및 소스전극(SE)은 각각 제1게이트절연층(203), 제2게이트절연층(205), 및 층간절연층(207)에 구비된 컨택홀을 통해 드레인영역(Act2) 및 소스영역(Act3)과 전기적으로 연결될 수 있다. 드레인전극(DE) 및 소스전극(SE)은 전도성이 좋은 재료를 포함할 수 있다. 드레인전극(DE) 및 소스전극(SE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 드레인전극(DE) 및 소스전극(SE)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
유기층(209)은 드레인전극(DE) 및 소스전극(SE)을 덮으며 배치될 수 있다. 유기층(209)은 기판(100) 상에 배치될 수 있다. 유기층(209)은 기판(100)의 두께 방향으로 돌출된 돌출부(209P)를 구비할 수 있다. 돌출부(209P)는 표시영역(DA)에서 기판(100)의 두께 방향으로 돌출될 수 있다. 예를 들어, 돌출부(209P)는 도 5a의 z 방향으로 돌출될 수 있다.
돌출부(209P)는 유기발광다이오드(OLED)의 제1전극(211)과 이격될 수 있다. 일 실시예에서, 돌출부(209P)는 표시영역(DA)에서 복수개로 구비될 수 있다. 이러한 경우, 복수의 돌출부(209P)들 사이에 유기발광다이오드(OLED)의 제1전극(211)이 배치될 수 있다.
기판(100)의 상면(100US)으로부터 유기발광다이오드(OLED)의 제1전극(211)이 배치된 유기층(209)의 제1상면(209US1)까지의 제1거리(d1)는 기판(100)의 상면(100US)으로부터 돌출부(209P)의 상면(209PUS)까지의 제2거리(d2)보다 작을 수 있다. 기판(100)의 상면(100US)은 유기발광다이오드(OLED)와 대향하는 기판(100)의 면일 수 있다. 유기층(209)의 제1상면(209US1)은 유기발광다이오드(OLED)의 제1전극(211)과 대향하는 유기층(209)의 면일 수 있다. 제1거리(d1)는 z 방향으로 기판(100)의 상면(100US)으로부터 유기발광다이오드(OLED)의 제1전극(211)이 배치된 유기층(209)의 제1상면(209US1)까지의 거리일 수 있다. 돌출부(209P)의 상면(209PUS)은 기판(100)으로부터 가장 멀리 떨어진 돌출부(209P)의 상면일 수 있다. 돌출부(209P)의 상면(209PUS)은 돌출부(209P)에서 유기층(209)의 제2상면(209US2)일 수 있다. 제2거리(d2)는 z 방향으로 기판(100)의 상면(100US)으로부터 돌출부(209P)의 상면(209PUS)까지의 거리일 수 있다.
일 실시예에서, 유기발광다이오드(OLED)의 제1전극(211)이 배치된 유기층(209)의 제1두께(t1)는 돌출부(209P)에서의 유기층(209)의 제2두께(t2)보다 작을 수 있다. 제1두께(t1)는 z 방향으로 층간절연층(207)의 상면 및 유기층(209)의 제1상면(209US1)까지의 평균거리일 수 있다. 제2두께(t2)는 층간절연층(207)의 상면 및 z 방향으로 돌출부(209P)의 단부까지의 최대거리일 수 있다. 따라서, 돌출부(209P)는 스페이서로 기능할 수 있다.
유기층(209)이 돌출부(209P)를 구비하는 것은 표시 장치 및/또는 표시 패널(10)을 제조하는 제조방법에서 기판(100) 및/또는 기판(100) 상의 다층막의 파손을 방지하기 위함일 수 있다. 표시 패널(10)을 제조하는 방법은 마스크 시트를 사용할 수 있다. 예를 들어, 기판(100) 및/또는 기판(100) 상의 다층막에 증착물질을 증착시킬 때, 마스크 시트는 기판(100) 및/또는 기판(100) 상의 다층막에 밀착될 수 있다. 이러한 경우, 기판(100) 및/또는 기판(100) 상의 다층막은 상기 마스크 시트에 의해 손상되거나 파손될 수 있다. 본 발명의 실시예는 유기층(209)이 스페이서로서 돌출부(209P)를 구비하여 기판(100) 및/또는 기판(100) 상의 다층막이 손상되는 것을 방지 또는 감소시킬 수 있다. 또한, 본 발명의 실시예는, 스페이서로서 돌출부(209P)를 유기층(209)을 형성하는 공정에서 형성시킬 수 있다.
유기층(209)은 박막트랜지스터(TFT)와 중첩하는 컨택홀(CNT)을 구비할 수 있다. 컨택홀(CNT)은 박막트랜지스터(TFT)의 적어도 일부를 노출시킬 수 있다. 예를 들어, 컨택홀(CNT)은 소스전극(SE) 및 드레인전극(DE) 중 어느 하나를 노출시킬 수 있다. 유기발광다이오드(OLED)는 유기층(209)의 컨택홀(CNT)을 통해 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다.
유기층(209)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다. 일 실시예에서, 유기층(209)은 Photo sensitive polyimide(PSPI)를 포함할 수 있다. 일 실시예에서, 유기층(209)이 아크릴계 고분자를 포함하는 경우, 표시 장치 및/또는 표시 패널(10)을 제조하는 비용을 감소시킬 수 있다.
유기발광다이오드(OLED)는 유기층(209) 상에 배치될 수 있다. 일 실시예에서, 유기발광다이오드(OLED)의 제1전극(211)은 유기층(209)의 돌출부(209P)와 이격될 수 있다. 유기발광다이오드(OLED)는 적색, 녹색, 또는 청색 빛을 방출하거나, 적색, 녹색, 청색, 또는 백색의 빛을 방출할 수 있다. 유기발광다이오드(OLED)는 제1전극(211), 발광층(212), 및 제2전극(213)을 포함할 수 있다. 제1전극(211)은 유기발광다이오드(OLED)의 화소전극일 수 있다. 제2전극(213)은 유기발광다이오드(OLED)의 대향전극일 수 있다.
제1전극(211)은 유기층(209) 상에 배치될 수 있다. 제1전극(211)은 유기층(209)의 컨택홀(CNT)을 통해 소스전극(SE) 또는 드레인전극(DE)과 전기적으로 연결될 수 있다.
제1전극(211)은 기판(100)의 상면(100US)과 대향하는 제1전극(211)의 하면(211LS)을 포함할 수 있다. 일 실시예에서, 제1거리(d1)는 기판(100)의 상면(100US)으로부터 제1전극(211)의 하면(211LS)까지의 거리로 정의될 수 있다. 이러한 경우, 제1거리(d1)는 제2거리(d2)보다 작을 수 있다. 즉, 돌출부(209P)의 상면(209PUS)은 제1전극(211)의 하면(211LS)보다 기판(100)의 상면(100US)으로부터 멀리 떨어질 수 있다.
제1전극(211)은 중심부분(211C) 및 외곽부분(211O)을 포함할 수 있다. 제1전극(211)의 중심부분(211C) 및 제1전극(211)의 외곽부분(211O)은 일체로 구비될 수 있다. 제1전극(211)의 중심부분(211C)은 후술할 화소정의막(215)의 개구부(OP)와 중첩할 수 있다. 제1전극(211)의 외곽부분(211O)은 제1전극(211)의 중심부분(211C)을 둘러쌀 수 있다. 제1전극(211)의 외곽부분(211O)은 제1전극(211)의 가장자리(211E)를 포함할 수 있다.
도 5b를 참조하면, 제1전극(211)의 중심부분(211C)의 두께(211t1)는 제1전극(211)의 외곽부분(211O)의 두께(211t2)보다 작을 수 있다. 예를 들어, 제1전극(211)의 중심부분(211C)의 두께(211t1) 및 제1전극(211)의 외곽부분(211O)의 두께(211t2)의 차이는 약 10 Å이하일 수 있다. 제1전극(211)의 중심부분(211C)은 후술할 화소정의막(215)의 개구부(OP)를 형성할 때 적어도 일부 식각될 수 있다. 따라서, 제1전극(211)의 중심부분(211C)의 두께(211t1)는 제1전극(211)의 외곽부분(211O)의 두께(211t2)보다 작을 수 있다. 다른 실시예에서, 제1전극(211)의 중심부분(211C)의 두께(211t1) 및 제1전극(211)의 외곽부분(211O)의 두께(211t2)는 실질적으로 동일할 수 있다.
제1전극(211)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 제1전극(211)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 제1전극(211)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다. 예를 들어, 제1전극(211)은 ITO/Ag/ITO의 다층 구조를 가질 수 있다.
화소정의막(215)은 유기층(209) 상에 배치될 수 있다. 화소정의막(215)은 유기층(209) 및 제1전극(211)의 가장자리(211E)를 덮을 수 있다. 일 실시예에서, 화소정의막(215)은 제1전극(211)의 외곽부분(211O)을 덮을 수 있다. 따라서, 화소정의막(215)은 제1전극(211)의 외곽부분(211O)과 중첩할 수 있다. 제1전극(211)이 ITO/Ag/ITO의 다층구조를 가지는 경우, 화소정의막(215)은 제1전극(211)의 가장자리(211E)를 덮어 Ag의 산화를 방지할 수 있다.
화소정의막(215)은 유기층(209)의 제1상면(209US1)을 따라 연장될 수 있다. 화소정의막(215)은 유기층(209)의 돌출부(209P)를 덮을 수 있다. 화소정의막(215)은 돌출부(209P)의 상면(209PUS)을 따라 연장될 수 있다. 화소정의막(215)은 유기층(209)의 제1상면(209US1)으로부터 유기층(209)의 제2상면(209US2)으로 연장될 수 있다.
화소정의막(215)은 제1전극(211)의 중심부분(211C)과 중첩하는 개구부(OP)를 구비할 수 있다. 화소정의막(215)의 개구부(OP)는 제1전극(211)의 중심부분(211C)을 노출시킬 수 있다. 따라서, 화소정의막(215)은 유기발광다이오드(OLED)에서 방출되는 빛의 발광영역을 정의할 수 있다. 일 실시예에서, 개구부(OP)의 폭이 발광영역의 폭에 해당할 수 있으며, 개구부(OP)의 폭으로 부화소의 크기를 정의할 수 있다. 화소정의막(215)의 개구부(OP)는 서로 마주보는 화소정의막(215)의 내측면(215IS)으로 정의될 수 있다.
화소정의막(215)의 내측면(215IS)과 기판(100)의 상면(100US)이 이루는 사이각(AN)은 40도 이하일 수 있다. 사이각(AN)이 0인 경우, 화소정의막(215)이 정의되지 않을 수 있다. 사이각(AN)이 40도를 초과하는 경우, 화소정의막(215)을 덮는 발광층(212) 및 제2전극(213) 중 적어도 하나가 단락될 가능성이 높아질 수 있다. 일부 실시예에서, 사이각(AN)은 화소정의막(215)의 내측면(215IS) 및 제1전극(211)의 상면 사이의 각으로 정의될 수 있다.
화소정의막(215)은 무기물질을 포함할 수 있다. 화소정의막(215)은 실리콘질화물(SiNX), 실리콘산질화물(SiON), 및 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다. 화소정의막(215)이 무기물질을 포함하는 것은 유기발광다이오드(OLED)의 열화를 방지하기 위함일 수 있다.
표시영역(DA)에서 유기층(209)의 제1상면(209US1)은 제1전극(211) 및 화소정의막(215) 중 적어도 하나에 의해 덮힐 수 있다. 즉, 표시영역(DA)에서 유기층(209)의 제1상면(209US1)에는 제1전극(211) 및 화소정의막(215) 중 적어도 하나가 배치될 수 있다. 또한, 표시영역(DA)에서 유기층(209)의 제2상면(209US2)은 화소정의막(215)에 의해 덮힐 수 있다. 따라서, 유기층(209) 내부에서 아웃개싱(outgassing)이 발생하더라도 아웃개싱 가스가 표시영역(DA)에서 유기층(209)의 제1상면(209US1) 및 유기층(209)의 제2상면(209US2)을 통과하는 것을 방지 또는 감소시킬 수 있다.
발광층(212)은 제1전극(211) 상에 배치될 수 있다. 일 실시예에서, 발광층(212)은 화소정의막(215)의 개구부(OP)와 중첩할 수 있다. 일 실시예에서, 발광층(212)은 화소정의막(215)의 내측면(215IS)을 따라 연장될 수 있다. 발광층(212)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.
도시하지는 않았으나, 발광층(212)의 아래와 위에는 각각 제1기능층 및 제2기능층이 배치될 수 있다. 제1기능층은 예컨대, 홀 수송층(HTL: Hole Transport Layer)을 포함하거나, 홀 수송층 및 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2기능층은 발광층(212) 위에 배치되는 구성요소로서, 선택적(optional)이다. 제2기능층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층 및/또는 제2기능층은 후술할 제2전극(213)과 마찬가지로 기판(100)을 전체적으로 커버하도록 형성되는 공통층일 수 있다.
본 발명의 실시예와 다르게 화소정의막으로 무기물질 대신 유기물질을 포함한다면, 유기층(209)에서 발생한 아웃개싱(outgassing)으로 인해 유기발광다이오드(OLED)가 열화될 수 있다. 본 발명의 실시예는, 화소정의막(215)이 무기물질을 포함할 수 있으며, 화소정의막(215)은 유기층(209)에서 발생한 가스가 발광층(212)으로 전달되는 것을 차단 또는 감소시킬 수 있다. 따라서, 표시요소로서 유기발광다이오드(OLED)의 열화를 방지 또는 감소시킬 수 있으며, 표시요소의 수명을 늘릴 수 있다.
일 실시예에서, 표시 장치 및/또는 표시 패널(10)을 제조하는 원가를 절감시키기 위해 유기층(209)이 아크릴계 고분자를 포함할 수 있다. 이러한 경우, 유기층(209)이 PSPI를 포함하는 경우보다 유기층(209)에서 발생하는 가스의 양이 많아질 수 있으며, 유기발광다이오드(OLED)의 열화를 더 쉽게 발생시킬 수 있다.
본 발명의 실시예에서, 유기층(209)이 아크릴계 고분자를 포함하더라도, 무기물질을 포함하는 화소정의막(215)이 유기발광다이오드(OLED)의 열화가 발생하는 것을 방지 또는 감소시켜줄 수 있다. 따라서, 표시 장치 및/또는 표시 패널(10)을 제조하는 원가가 절감되면서 표시요소의 수명을 늘릴 수 있다.
제2전극(213)은 발광층(212) 상에 배치될 수 있다. 제2전극(213)은 제1전극(211)과 중첩할 수 있으며, 유기층(209)의 돌출부(209P)를 따라 연장될 수 있다. 일 실시예에서, 제2전극(213)은 화소정의막(215)의 상면의 형상을 따라 연장될 수 있다.
제2전극(213) 및 발광층(212) 중 적어도 하나는 화소정의막(215)에 의해 유기층(209)과 분리될 수 있다. 일 실시예에서, 유기층(209)의 제1상면(209US1)은 제1전극(211) 및 화소정의막(215) 중 적어도 하나에 의해 덮힐 수 있다. 또한, 유기층(209)의 제2상면(209US2)은 화소정의막(215)에 의해 덮힐 수 있다. 제2전극(213) 및 발광층(212) 중 적어도 하나는 제1전극(211) 및 화소정의막(215) 중 적어도 하나 상부에 배치될 수 있다. 따라서, 제2전극(213) 및 발광층(212) 중 적어도 하나는 화소정의막(215)에 의해 유기층(209)과 이격될 수 있으며, 제2전극(213) 및 발광층(212)이 유기층(209)으로 인해 손상되는 것을 방지 또는 감소시킬 수 있다.
제2전극(213)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 제2전극(213)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 제2전극(213)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
일부 실시예에서, 제2전극(213) 상에는 캡핑층(미도시)이 더 배치될 수 있다. 캡핑층은 LiF, 무기물, 또는/및 유기물을 포함할 수 있다. 또한, 일 실시예에서, 제2전극(213) 상에는 봉지층, 터치스크린층, 및 광학기능층 등이 배치될 수 있다.
기판(100)의 패드영역(PADA) 상에는 버퍼층(201), 제1게이트절연층(203), 제2게이트절연층(205), 및 층간절연층(207) 중 적어도 하나가 배치될 수 있다. 또한, 패드영역(PADA) 상에는 패드(PAD)가 배치될 수 있다. 패드(PAD)는 패드영역(PADA)과 중첩할 수 있다.
유기층(209)은 패드(PAD)의 가장자리를 덮을 수 있다. 유기층(209)은 패드(PAD)의 중심부분과 중첩하는 패드개구부(POP)를 구비할 수 있다. 패드개구부(POP)는 패드(PAD)의 중심부분을 노출시킬 수 있다.
패드영역(PADA)에서 기판(100)의 상면(100US)으로부터 유기층(209)의 제3상면(209US3)까지의 제3거리(d3)는 제1거리(d1)보다 작을 수 있다. 제3거리(d3)는 기판(100)의 상면(100US)으로부터 z 방향으로 유기층(209)의 제3상면(209US3)까지의 거리일 수 있다. 즉, 패드영역(PADA)에서 유기층(209)의 제3두께(t3)는 제1두께(t1)보다 작을 수 있다. 제3두께(t3)는 z 방향으로 층간절연층(207)의 상면으로부터 유기층(209)의 제3상면(209US3)까지의 거리일 수 있다.
본 실시예에서, 패드(PAD)의 중심부분은 패드개구부(POP)에 의해 노출될 수 있다. 이러한 패드(PAD)의 중심부분은 인쇄회로기판이나 드라이버 IC와 전기적으로 연결될 수 있다. 일 실시예에서, 패드(PAD)는 인쇄회로기판이나 드라이버 IC와 이방성 도전 필름을 통해 전기적으로 연결될 수 있다. 제3두께(t3)가 제1두께(t1)와 실질적으로 동일하거나 더 두꺼운 경우, 패드(PAD)가 이방성 도전 필름을 통해 인쇄회로기판이나 드라이버 IC와 전기적으로 접속되지 않을 수 있다. 본 실시예에서는, 제3두께(t3)가 제1두께(t1)보다 작으므로, 패드(PAD)는 이방성 도전 필름을 통해 인쇄회로기판이나 드라이버 IC와 전기적으로 접속될 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시영역(DA)에서의 부화소(P) 배치 구조를 개략적으로 도시하는 배치도이다.
도 6을 참조하면, 표시영역(DA)에는 펜타일 구조로 배열된 부화소(P)들이 배치될 수 있다. 부화소(P)는 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb)를 포함할 수 있다. 부화소(P)의 크기는 화소정의막의 개구부(OP)의 크기로 정의될 수 있다. 예를 들어, 개구부(OP)는 표시영역(DA)에서 복수개로 구비될 수 있다. 복수의 개구부(OP)들은 제1개구부(OP1), 제2개구부(OP2), 및 제3개구부(OP3)를 포함할 수 있다. 적색 부화소(Pr)의 크기는 제1개구부(OP1)의 크기로 정의될 수 있다. 녹색 부화소(Pg)의 크기는 제2개구부(OP2)의 크기로 정의될 수 있다. 청색 부화소(Pb)의 크기는 제3개구부(OP3)의 크기로 정의될 수 있다.
제1행(1N)에는 복수의 적색 부화소(Pr)와 복수의 청색 부화소(Pb)가 교대로 배치되어 있으며, 인접한 제2행(2N)에는 복수의 녹색 부화소(Pg)가 소정 간격 이격되어 배치되어 있고, 인접한 제3행(3N)에는 청색 부화소(Pb)와 적색 부화소(Pr)가 교대로 배치되어 있으며, 인접한 제4행(4N)에는 복수의 녹색 부화소(Pg)가 소정 간격 이격되어 배치되어 있고, 이러한 부화소(P)의 배치가 제N행까지 반복되어 있다. 이 때, 청색 부화소(Pb) 및 적색 부화소(Pr)는 녹색 부화소(Pg)보다 크게 구비될 수 있다.
제1행(1N)에 배치된 복수의 적색 부화소(Pr) 및 청색 부화소(Pb)와 제2행(2N)에 배치된 복수의 녹색 부화소(Pg)는 서로 엇갈려서 배치되어 있다. 따라서, 제1열(1M)에는 적색 부화소(Pr) 및 청색 부화소(Pb)가 교대로 배치되어 있으며, 인접한 제2열(2M)에는 복수의 녹색 부화소(Pg)가 소정 간격 이격되어 배치되어 있고, 인접한 제3열(3M)에는 청색 부화소(Pb) 및 적색 부화소(Pr)가 교대로 배치되어 있으며, 인접한 제4열(4M)에는 복수의 녹색 부화소(Pg)가 소정 간격 이격되어 배치되어 있으며, 이러한 부화소(P)의 배치가 제M열까지 반복되어 있다.
이와 같은 부화소(P) 배열 구조를 다르게 표현하면, 녹색 부화소(Pg)의 중심점을 사각형의 중심점으로 하는 가상의 사각형(VS)의 꼭지점 중에 서로 마주보는 제1, 제3 꼭지점에는 적색 부화소(Pr)가 배치되며, 나머지 꼭지점인 제2, 제4 꼭지점에 청색 부화소(Pb)가 배치되어 있다고 표현할 수 있다. 이 때, 가상의 사각형(VS)은 직사각형, 마름모, 정사각형 등 다양하게 변형될 수 있다.
이러한 부화소(P) 배열 구조를 펜타일 매트릭스(Pentile Matrix) 구조, 또는 펜타일 구조라고 하며, 인접한 부화소(P)를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 부화소(P)로 고해상도를 구현할 수 있다.
도 6에서는 복수의 부화소(P)들이 펜타일 매트릭스 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 복개의 부화소(P)들은 스트라이프(stripe) 구조, 모자익(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
유기층(209)의 돌출부(209P)는 표시영역(DA)에서 복수개로 구비될 수 있다. 복수의 돌출부(209P)들은 서로 이격될 수 있다. 일 실시예에서, 인접한 복수의 돌출부(209P)들 사이에는 복수의 개구부(OP)들이 배치될 수 있다. 예를 들어, 도 6의 x 방향을 따라 돌출부(209P)들이 서로 이격될 수 있으며, x 방향으로 인접한 돌출부(209P)들 사이에 복수의 제2개구부(OP2)들이 배치될 수 있다. 다른 예로, 도 6의 y 방향을 따라 돌출부(209P)들이 서로 이격될 수 있다. y 방향으로 인접한 돌출부(209P)들 사이에는 복수의 제1개구부(OP1)들 및 복수의 제3개구부(OP3)들이 배치될 수 있다. 따라서, 부화소(P) 배치 구조에 따라 인접한 개구부(OP)들 사이에 돌출부(209P)들을 효율적으로 배치시킬 수 있다.
도 7은 유기층의 물질에 따른 아웃개스의 총량 및 일산화탄소의 양을 도시한 그래프이다. 도 7은 유기층의 물질로 PSPI를 사용하는 경우 및 유기층의 물질로 아크릴계 고분자를 사용하는 경우에서 각각 발생하는 아웃개스(outgas)의 총량 및 일산화탄소의 양을 상대적으로 비교한 그래프를 도시하고 있다.
도 7을 참조하면, 유기층의 물질로 PSPI를 사용하는 경우보다 유기층의 물질로 아크릴계 고분자를 사용하는 경우 아웃개스의 총량이 약 3.4배 증가한다. 또한, 유기층의 물질로 PSPI를 사용하는 경우보다 유기층의 물질로 아크릴계 고분자를 사용하는 경우, 일산화탄소의 양이 약 4.3배 증가한다. 즉, 유기층의 물질로 아크릴계 고분자를 사용하는 경우, 표시 패널 및/또는 표시 장치를 제조하는 경우 원가가 절감될 수 있지만, 아웃개스의 총량이 증가할 수 있다.
도 8a는 비교예의 시간에 따른 표시요소의 전압-휘도 결과를 도시한 그래프이다. 도 8b는 본 발명의 실시예의 시간에 따른 표시요소의 전압-휘도 결과를 도시한 그래프이다. 도 8c는 조건에 따른 일광 시험를 나타낸 표이다. 비교예는 화소정의막이 PSPI를 포함하고 있으며, 본 발명의 실시예는 화소정의막이 무기물질을 포함하고 있다.
도 8a를 참조하면, 화소정의막이 PSPI를 포함하는 비교예의 경우, 일광 시험(Solar test) 지속시간인 80시간이 지난 후 동일 전압에서 휘도 값이 초기값보다 낮아짐을 확인할 수 있다.
도 8b를 참조하면, 화소정의막이 무기물질을 포함하는 본 발명의 실시예의 경우, 일광 시험(Solar test)이 지속되더라도 동일 전압에서 휘도 값이 초기값과 유사하게 유지됨을 확인할 수 있다. 따라서, 화소정의막이 무기물질을 포함하는 경우, 화소정의막이 유기물질을 포함하는 경우보다 표시요소의 수명이 길어짐을 확인할 수 있다.
도 8c를 참조하면, 휘도비의 경우, 일광 시험 전후 결과값의 차이가 10%이하이면 신뢰성이 높다고 할 수 있다. 색온도차의 경우, 일광 시험 전후 결과값의 차이가 400K이하이면 신뢰성이 높다고 할 수 있다.
조건 X는 유기층으로 PSPI를 포함하고, 화소정의막이 유기물질을 포함하는 경우이다. 조건 Y는 유기층이 아크릴계 고분자를 포함하고, 화소정의막이 유기물질을 포함하는 경우이다. 조건 Z는 유기층이 PSPI를 포함하고, 화소정의막이 무기물질을 포함하는 경우이다. 조건 W는 유기층이 아크릴계 고분자를 포함하고, 화소정의막이 무기물질을 포함하는 경우이다.
조건 X의 경우, 유기층이 PSPI를 포함하여 아웃개스의 발생량이 상대적으로 적을 수 있다. 조건 X의 경우, 화소정의막이 유기물질을 포함하는 경우라도 유기발광다이오드에 열화가 거의 발생하지 않는다. 조건 X의 경우 휘도비가 평균 101.1%이고, 최소값이 100.0%이다. 또한, 색온도차가 평균 125K이고, 최대값이 254K이다. 따라서, 신뢰성이 높다고 할 수 있다.
조건 Y의 경우, 유기층이 아크릴계 고분자를 포함하여 아웃개스의 발생량이 상대적으로 많을 수 있다. 조건 Y의 경우, 화소정의막이 유기물질을 포함하므로 아웃개스가 화소정의막을 통해 유기발광다이오드를 열화시킬 수 있다. 조건 Y의 경우 휘도비가 평균 93.0%이고, 최소값이 72.1%이다. 또한, 색온도차가 평균 459K이고, 최대값이 1299K이다. 따라서, 신뢰성이 낮다고 할 수 있다.
조건 Z의 경우, 유기층이 PSPI를 포함하여 아웃개스의 발생량이 상대적으로 적을 수 있다. 조건 Z의 경우, 화소정의막이 무기물질을 포함하므로 유기층에서 아웃개스가 발생하더라도, 아웃개스가 화소정의막을 통해 유기발광다이오드로 도달하는 것을 차단시킬 수 있다. 조건 Z의 경우 휘도비가 평균 98.6%이고, 최소값이 93.7%이다. 또한, 색온도차가 평균 108K이고, 최대값이 179K이다. 따라서, 신뢰성이 높다고 할 수 있다.
조건 W의 경우, 유기층의 아크릴계 고분자를 포함하여 아웃개스의 발생량이 상대적으로 많을 수 있다. 그러나 조건 W의 경우, 화소정의막이 무기물질을 포함하므로 아웃개스가 발생하더라도, 아웃개스가 화소정의막을 통해 유기발광다이오드로 도달하는 것을 차단시킬 수 있다. 조건 W의 경우 휘도비가 평균 99.9%이고, 최소값이 99.6%이다. 또한, 색온도차가 평균 71K이고, 최대값이 164K이다. 따라서, 신뢰성이 높다고 할 수 있다.
따라서, 화소정의막이 본 발명의 실시예와 같이 무기물질을 포함하는 경우, 표시 장치 및/또는 표시 패널의 신뢰성을 향상시킬 수 있다. 또한, 유기층이 아크릴계 고분자를 포함하는 경우, 표시 장치 및/또는 표시 패널 제조원가를 감소시킬 수 있다.
도 9 내지 도 14는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 개략적으로 도시한 단면도이다. 도 15a는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 개략적으로 도시한 단면도이다. 도 15b는 도 15a의 D 부분을 확대한 확대도이다. 도 16 및 도 17은 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 개략적으로 도시한 단면도이다.
도 9를 참조하면, 기판(100)은 표시영역(DA) 및 패드영역(PADA)을 포함할 수 있다. 표시영역(DA) 상에는 화소회로층(PCL)을 형성할 수 있다. 화소회로층(PCL)은 제1게이트절연층(203), 제2게이트절연층(205), 층간절연층(207), 적어도 하나의 박막트랜지스터(TFT), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 적어도 하나의 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 및 드레인전극(DE)을 포함할 수 있다. 스토리지 커패시터(Cst)는 하부 전극(CE1) 및 상부 전극(CE2)을 포함할 수 있다.
패드영역(PADA) 상에는 패드(PAD)를 형성할 수 있다. 일 실시예에서, 패드(PAD)는 층간절연층(207) 상에 형성될 수 있다.
도 10 및 도 11을 참조하면, 기판(100) 상에 표시영역(DA)과 중첩하며 기판(100)의 두께 방향으로 돌출된 돌출부(209P)를 구비한 유기층(209)을 형성할 수 있다.
먼저, 유기물질을 포함하는 제1층(L1)을 기판(100) 상에 형성할 수 있다. 제1층(L1)은 표시영역(DA) 및 패드영역(PADA) 상에 형성될 수 있다. 일 실시예에서, 제1층(L1)은 화소회로층(PCL) 상에 형성할 수 있다. 제1층(L1)은 스핀 코팅(Spin-coating), 슬릿 코팅(Slit-coating), 스프레이, 또는 담금 등의 다양한 방법으로 도포함으로 형성될 수 있다.
제1층(L1)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다. 일 실시예에서, 제1층(L1)은 Photo sensitive polyimide(PSPI)를 포함할 수 있다. 일 실시예에서, 제1층(L1)이 아크릴계 고분자를 포함하는 경우, 표시 장치 및/또는 표시 패널을 제조하는 비용을 감소시킬 수 있다.
그 다음, 제1층(L1) 상에 마스크(M)를 배치시킬 수 있다. 마스크(M)는 표시영역(DA) 및 패드영역(PADA)에 중첩하도록 배치될 수 있다. 마스크(M)는 투광부(TP), 차광부(BP), 제1반투광부(HTP1), 및 제2반투광부(HTP2)를 포함할 수 있다. 투광부(TP)는 광을 대부분 통과시킬 수 있다. 제1반투광부(HTP1) 및 제2반투광부(HTP2)는 광의 일부를 통과시킬 수 있다. 일 실시예에서, 제1반투광부(HTP1) 및 제2반투광부(HTP2)의 광투과율은 차광부(BP)의 광투과율보다 높을 수 있다. 제1반투광부(HTP1) 및 제2반투광부(HTP2)의 광투과율은 투광부(TP)의 광투과율보다 낮을 수 있다. 일 실시예에서, 제2반투광부(HTP2)는 제1반투광부(HTP1)보다 광을 더 통과시킬 수 있다. 제2반투광부(HTP2)의 광투과율은 제1반투광부(HTP1)의 광투과율보다 높을 수 있다. 차광부(BP)는 광을 대부분 차폐할 수 있다. 차광부(BP)의 광투과율은 제1반투광부(HTP1), 제2반투광부(HTP2), 및 투광부(TP)보다 낮을 수 있다.
일 실시예에서, 투광부(TP), 제1반투광부(HTP1), 및 차광부(BP)는 표시영역(DA)과 중첩할 수 있다. 일 실시예에서, 투광부(TP) 및 제2반투광부(HTP2)는 패드영역(PADA)과 중첩할 수 있다.
그 다음, 제1층(L1)을 노광시킬 수 있다. 또한, 현상(Develop) 공정을 통해 제1층(L1)의 일부를 제거할 수 있으며, 돌출부(209P)를 구비한 유기층(209)을 형성할 수 있다.
유기층(209)의 컨택홀(CNT)은 표시영역(DA)에서 투광부(TP)와 중첩하도록 형성될 수 있다. 유기층(209)의 컨택홀(CNT)은 적어도 하나의 박막트랜지스터(TFT)의 적어도 일부를 노출시킬 수 있다. 예를 들어, 유기층(209)의 컨택홀(CNT)은 소스전극(SE) 또는 드레인전극(DE)을 노출시킬 수 있다.
표시영역(DA)에서 제1반투광부(HTP1)와 중첩하는 유기층(209)의 제1상면(209US1)은 평탄하게 형성될 수 있다.
표시영역(DA)에서 차광부(BP)와 중첩하는 유기층(209)에는 돌출부(209P)가 형성될 수 있다. 기판(100)의 상면(100US)으로부터 유기층(209)의 제1상면(209US1)까지의 제1거리(d1)는 기판(100)의 상면(100US)으로부터 돌출부(209P)의 상면(209PUS)까지의 제2거리(d2)보다 작을 수 있다. 돌출부(209P)의 상면(209PUS)은 돌출부(209P)에서 유기층(209)의 제2상면(209US2)일 수 있다. 일 실시예에서, 제1반투광부(HTP1)와 중첩하는 유기층(209)의 제1두께(t1)는 돌출부(209P)에서 유기층(209)의 제2두께(t2)보다 작을 수 있다. 따라서, 돌출부(209P)는 스페이서로 기능할 수 있다.
유기층(209)의 패드개구부(POP)는 패드영역(PADA)에서 투광부(TP)와 중첩하도록 형성될 수 있다. 유기층(209)의 패드개구부(POP)는 패드(PAD)를 적어도 일부 노출시킬 수 있다. 예를 들어, 유기층(209)은 패드(PAD)의 가장자리를 덮을 수 있다. 유기층(209)의 패드개구부(POP)는 패드(PAD)의 중심부분을 노출시킬 수 있다.
패드영역(PADA)에서 제2반투광부(HTP2)와 중첩하는 유기층(209)의 제3상면(209US3)은 평탄할 수 있다. 패드영역(PADA)에서 기판(100)의 상면(100US)으로부터 유기층(209)의 제3상면(209US3)까지의 제3거리(d3)는 제1거리(d1)보다 작을 수 있다. 즉, 패드영역(PADA)에서 유기층(209)의 제3두께(t3)는 제1두께(t1)보다 작을 수 있다.
본 실시예에서, 마스크(M)는 투광부(TP), 제1반투광부(HTP1), 제2반투광부(HTP2), 및 차광부(BP)를 포함할 수 있다. 따라서, 본 발명의 실시예는 하나의 공정을 통해 유기층(209)의 두께를 조절할 수 있다. 예를 들어, 표시영역(DA)에서 유기층(209)은 제2두께(t2)를 가진 돌출부(209P)를 구비할 수 있다. 돌출부(209P)는 스페이서 역할을 할 수 있다. 패드영역(PADA)에서 유기층(209)의 제3두께(t3)는 표시영역(DA)에서 제1두께(t1)보다 작을 수 있다. 따라서, 패드(PAD)는 인쇄회로기판이나 드라이버 IC와 이방성 도전 필름을 통해 전기적으로 연결될 수 있다.
도 12를 참조하면, 유기층(209) 상에 표시영역(DA)과 중첩하도록 제1전극(211)을 형성할 수 있다. 제1전극(211)은 유기층(209)의 컨택홀(CNT)을 통해 적어도 하나의 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다. 제1전극(211)은 도전패턴을 유기층(209) 상에 전체적으로 형성된 후, 패터닝하여 형성될 수 있다.
기판(100)의 상면(100US)으로부터 기판(100)의 상면(100US)과 대향하는 제1전극(211)의 하면(211LS)까지의 제1거리(d1)는 기판(100)의 상면(100US)으로부터 돌출부(209P)의 상면(209PUS)까지의 제2거리(d2)보다 작을 수 있다. 일 실시예에서, 제1전극(211)이 배치된 유기층(209)의 제1두께(t1)는 돌출부(209P)에서의 유기층(209)의 제2두께(t2)보다 작을 수 있다. 제1두께(t1)는 층간절연층(207)의 상면으로부터 유기층(209)의 제1상면(209US1)까지의 평균거리일 수 있다. 제2두께(t2)는 층간절연층(207)의 상면으로부터 유기층(209)의 제2상면(209US2)까지의 최대거리일 수 있다.
일 실시예에서, 유기층(209)을 형성한 후, 제1전극(211)을 형성할 수 있다. 따라서, 제1전극(211)은 유기층(209)의 제1상면(209US1)에 형성될 수 있다. 일 실시예에서, 제1전극(211)은 복수의 돌출부(209P)들 사이에 배치될 수 있다.
도 13을 참조하면, 무기층(215L)이 형성될 수 있다. 일 실시예에서, 제1전극(211) 및 유기층(209) 상에 무기층(215L)을 형성할 수 있다. 무기층(215L)은 제1전극(211) 및 유기층(209) 상에 전체적으로 형성될 수 있다. 무기층(215L)은 제1전극(211) 및 유기층(209)을 덮을 수 있다. 무기층(215L)은 제1전극(211) 및 유기층(209)을 전체적으로 덮을 수 있다. 일 실시예에서, 무기층(215L)의 형상은 제1전극(211)의 상면 및 유기층(209)의 상면의 형상을 따라 설정될 수 있다.
일 실시예에서, 무기층(215L)은 패드영역(PADA) 상에 형성될 수 있다. 무기층(215L)은 패드영역(PADA)에서 패드(PAD) 및 유기층(209)을 덮도록 형성될 수 있다. 다른 실시예에서, 무기층(215L)은 패드영역(PADA) 상에 형성되지 않을 수 있다. 이하에서는 무기층(215L)이 패드영역(PADA) 상에 형성되는 경우를 중심으로 상세히 설명하기로 한다.
일 실시예에서, 무기층(215L)은 화학기상증착법(CVD, Chemical Vapor Deposition)으로 형성될 수 있다. 다른 실시예에서, 무기층(215L)은 플라즈마강화 화학기상증착법(PECVD, Plasma Enhanced Chemical Vapor Deposition)으로 형성될 수 있다. 또 다른 실시예에서, 무기층(215L)은 물리적기상증착법(PVD, Physical Vaport Deposition)으로 형성될 수 있다. 예를 들어, 무기층(215L)은 스퍼터링(sputtering) 방식 또는 증발(evaporation) 방식으로 형성될 수 있다. 또 다른 실시예에서, 무기층(215L)은 원자층증착법으로 형성될 수 있다. 일 실시예에서, 무기층(215L)은 280℃ 이하에서 형성할 수 있다.
무기층(215L)은 무기물질을 포함할 수 있다. 무기층(215L)은 실리콘질화물(SiNX), 실리콘산질화물(SiON), 및 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
도 14를 참조하면, 무기층(215L) 상에 제2층개구부(LOP2)를 구비한 제2층(L2)을 형성할 수 있다. 제2층개구부(LOP2)를 구비한 제2층(L2)은 유기층(209)과 유사하게 형성될 수 있다. 일 실시예에서, 제2층(L2)은 포지티브(Positive)형 포토레지스트를 포함할 수 있다. 포지티프형 포토레지스트는 노광(Light Exposure)된 영역이 이후 현상(Develop) 과정에서 식각될 수 있다. 일 실시예에서, 제2층(L2)은 네거티브(Negative)형 포토레지스트를 포함할 수 있다. 네거티브형 포토레지스트는 노광된 영역을 제외한 나머지 영역이 식각되는 특성이 있다.
제2층(L2)은 포토레지스트액(미도시)을 무기층(215L) 상에 스핀 코팅(Spin Coating), 슬릿 코팅(Slit-coating), 스프레이, 또는 담금 등의 다양한 방법으로 도포함으로써 형성될 수 있다.
그 다음, 제2층(L2)에 노광 공정 및 현상 공정을 통해 제2층개구부(LOP2)를 형성할 수 있다. 제2층개구부(LOP2)는 무기층(215L)을 노출시킬 수 있다. 제2층개구부(LOP2)는 서로 마주보는 제2층(L2)의 내측면(LIS2)으로 정의될 수 있다. 제2층개구부(LOP2)의 폭은 서로 마주보는 제2층(L2)의 내측면(LIS2) 사이의 최소거리로 정의될 수 있다. 일 실시예에서, 서로 마주보는 제2층(L2)의 내측면(LIS2)은 제1간격(int1)만큼 떨어져 있을 수 있다.
도 14, 도 15a, 및 도 15b를 참조하면, 화소정의막(215)을 형성할 수 있다. 일 실시예에서, 제2층개구부(LOP2)에 노출된 무기층(215L)을 식각하여 화소정의막(215)의 개구부(OP)를 형성할 수 있다. 일 실시예에서, 무기층(215L)은 건식 식각(dry etching)될 수 있다.
화소정의막(215)의 개구부(OP)는 서로 마주보는 화소정의막(215)의 내측면(215IS)으로 정의될 수 있다. 화소정의막(215)의 개구부(OP)는 제1전극(211)의 중심부분(211C)을 노출시킬 수 있다. 일 실시예에서, 개구부(OP)의 폭은 발광영역의 폭에 해당할 수 있다. 일 실시예에서, 개구부(OP)의 폭으로 부화소의 크기를 정의할 수 있다. 개구부(OP)의 폭은 서로 마주보는 화소정의막(215)의 내측면(215IS) 사이의 최소거리로 정의될 수 있다. 일 실시예에서, 서로 마주보는 화소정의막(215)의 내측면(215IS)은 제2간격(int2)만큼 떨어져 있을 수 있다.
화소정의막(215)의 내측면(215IS)과 기판(100)의 상면(100US)이 이루는 사이각(AN)은 40도 이하로 형성될 수 있다. 사이각(AN)이 0인 경우, 화소정의막(215)이 정의되지 않을 수 있다. 사이각(AN)이 40도를 초과하는 경우, 화소정의막(215)을 덮는 발광층(212) 및 제2전극(213) 중 적어도 하나가 단락될 가능성이 높아질 수 있다. 일부 실시예에서, 사이각(AN)은 화소정의막(215)의 내측면(215IS) 및 제1전극(211)의 상면 사이의 각으로 정의될 수 있다.
일 실시예에서, 제2간격(int2)은 제1간격(int1)과 상이할 수 있다. 예를 들어, 제2간격(int2)은 제1간격(int1)보다 클 수 있다. 다른 예로, 제2간격(int2)은 제1간격(int1)보다 작을 수 있다. 다른 실시예에서, 제2간격(int2)은 제1간격(int1)과 실질적으로 동일할 수 있다.
제1전극(211)은 중심부분(211C) 및 외곽부분(211O)을 포함할 수 있다. 제1전극(211)의 중심부분(211C) 및 제1전극(211)의 외곽부분(211O)은 일체로 구비될 수 있다. 제1전극(211)의 중심부분(211C)은 화소정의막(215)의 개구부(OP)와 중첩할 수 있다. 제1전극(211)의 외곽부분(211O)은 제1전극(211)의 중심부분(211C)을 둘러쌀 수 있다. 제1전극(211)의 외곽부분(211O)은 제1전극(211)의 가장자리(211E)를 포함할 수 있다.
무기층(215L)을 식각하여 화소정의막(215)을 형성할 때, 제1전극(211)의 중심부분(211C)을 적어도 일부 식각할 수 있다. 제1전극(211)의 중심부분(211C)은 화소정의막(215)의 개구부(OP)를 형성할 때 오버에칭될 수 있다. 따라서, 제1전극(211)의 중심부분(211C)의 두께(211t1)는 제1전극(211)의 외곽부분(211O)의 두께(211t2)보다 작게 형성될 수 있다. 예를 들어, 제1전극(211)의 중심부분(211C)의 두께(211t1) 및 제1전극(211)의 외곽부분(211O)의 두께(211t2)의 차이는 약 10 Å이하일 수 있다. 다른 실시예에서, 제1전극(211)의 중심부분(211C)의 두께(211t1) 및 제1전극(211)의 외곽부분(211O)의 두께(211t2)는 실질적으로 동일할 수 있다.
무기층(215L)이 식각될 때, 제2층(L2)도 식각될 수 있다. 이러한 경우, 제2층(L2)이 식각되는 속도와 무기층(215L)이 식각되는 속도는 상이할 수 있다. 예를 들어, 제2층(L2)이 식각되는 속도는 무기층(215L)이 식각되는 속도보다 클 수 있다. 다른 예로, 제2층(L2)이 식각되는 속도는 무기층(215L)이 식각되는 속도보다 작을 수 있다. 다른 실시예에서, 제2층(L2)이 식각되는 속도와 무기층(215L)이 식각되는 속도는 실질적으로 동일할 수 있다.
표시영역(DA)에서 유기층(209)의 제1상면(209US1)은 제1전극(211) 및 화소정의막(215) 중 적어도 하나에 의해 덮힐 수 있다. 즉, 표시영역(DA)에서 유기층(209)의 제1상면(209US1)에는 제1전극(211) 및 화소정의막(215) 중 적어도 하나가 배치될 수 있다. 또한, 표시영역(DA)에서 유기층(209)의 제2상면(209US2)은 화소정의막(215)에 의해 덮힐 수 있다. 따라서, 유기층(209) 내부에서 아웃개싱(outgassing)이 발생하더라도 아웃개싱 가스가 표시영역(DA)에서 유기층(209)의 제1상면(209US1) 및 유기층(209)의 제2상면(209US2)을 통과하는 것을 방지 또는 감소시킬 수 있다.
일 실시예에서, 패드영역(PADA) 상에 배치된 무기층(215L)이 제거될 수 있다. 무기층(215L)은 건식 식각될 수 있다. 따라서, 유기층(209) 및 패드(PAD)의 적어도 일부가 외부로 노출될 수 있다.
도 16을 참조하면, 제2층(L2)을 제거할 수 있다. 제2층(L2)은 현상 공정을 통해 제거될 수 있다.
도 17을 참조하면, 발광층(212)을 형성할 수 있다. 발광층(212)은 제1전극(211) 상에 형성될 수 있다. 발광층(212)은 화소정의막(215)의 개구부(OP)와 중첩할 수 있다. 일 실시예에서, 발광층(212)은 화소정의막(215)의 내측면(215IS)을 따라 연장될 수 있다.
그 다음, 발광층(212) 상에 제2전극(213)을 형성할 수 있다. 제1전극(211), 발광층(212), 및 제2전극(213)은 유기발광다이오드(OLED)를 형성할 수 있다. 제2전극(213)은 제1전극(211)과 중첩할 수 있으며, 유기층(209)의 돌출부(209P)를 따라 연장될 수 있다. 제2전극(213)은 돌출부(209P) 상에서 화소정의막(215) 상에 형성될 수 있다. 일 실시예에서, 제2전극(213)은 화소정의막(215)의 상면의 형상을 따라 연장될 수 있다.
제2전극(213) 및 발광층(212) 중 적어도 하나는 화소정의막(215)에 의해 유기층(209)과 분리될 수 있다. 일 실시예에서, 유기층(209)의 제1상면(209US1)은 제1전극(211) 및 화소정의막(215) 중 적어도 하나에 의해 덮힐 수 있다. 제2전극(213) 및 발광층(212) 중 적어도 하나는 제1전극(211) 및 화소정의막(215) 중 적어도 하나 상부에 배치될 수 있다. 또한, 유기층(209)의 제2상면(209US2)은 화소정의막(215)에 의해 덮힐 수 있다. 제2전극(213)은 유기층(209)의 돌출부(209P)에서 화소정의막(215) 상에 배치될 수 있다. 따라서, 제2전극(213) 및 발광층(212) 중 적어도 하나는 화소정의막(215)에 의해 유기층(209)과 이격될 수 있으며, 제2전극(213) 및 발광층(212)이 유기층(209)으로 인해 손상되는 것을 방지 또는 감소시킬 수 있다.
도 18은 화소정의막의 두께에 따른 왜곡 및 사이각을 나타낸 그래프이다.
도 18을 참조하면, 화소정의막이 무기물질로 실리콘질화물(SiNX)을 포함하는 경우의 그래프이다. 왜곡(skew)은 도 14의 제1간격(int1) 및 도 15a의 제2간격(int2)의 차이로 정의될 수 있다. 즉, 설계된 화소정의막의 폭과 실제 화소정의막의 폭의 차이로 정의될 수 있다.
화소정의막의 두께가 증가할수록 왜곡(skew)이 증가한다. 화소정의막의 두께가 감소할수록 왜곡(skew)이 감소한다.
또한, 화소정의막의 두께가 증가할수록 사이각이 감소할 수 있다. 사이각은 도 5a의 사이각(AN)으로 정의될 수 있다. 화소정의막이 1000Å 내지 4000Å에서 사이각이 40도 이하이므로, 제2전극 또는 발광층이 단락되지 않을 수 있다.
도 19는 식각 선택비에 따른 왜곡(skew) 및 사이각(AN)을 나타낸 표이다.
도 19를 참조하면, 무기층을 건식 식각하여 화소정의막을 형성할 때 사용되는 식각 기체는 식각 선택비를 고려하여 선택될 수 있다. 식각 선택비는 화소정의막의 식각속도에 대한 제2층의 식각속도의 비로 정의될 수 있다. 식각 선택비가 감소할수록 왜곡(skew)은 감소할 수 있다. 그러나, 식각 선택비가 감소할수록 사이각(AN)은 증가할 수 있다. 사이각(AN)이 40도를 초과한다면 발광층 및 제2전극이 단락될 가능성이 높아질 수 있다. 따라서, 식각 선택비는 0.8 이상으로 선택될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
d1, d2, d3: 제1거리, 제2거리, 제3거리
HTP1, HTP2: 제1반투광부, 제2반투광부
L1: 제1층
1: 표시 장치
100: 기판
209P: 돌출부
209: 유기층
211: 제1전극
212: 발광층
213: 제2전극
215L: 무기층
215: 화소정의막

Claims (20)

  1. 표시영역을 포함하는 기판;
    상기 기판 상에 배치되며, 상기 표시영역과 중첩하며 상기 기판의 두께 방향으로 돌출된 돌출부를 구비한 유기층;
    상기 유기층 상에 배치되며, 상기 표시영역과 중첩하는 제1전극;
    상기 돌출부 및 상기 제1전극의 가장자리를 덮으며, 상기 제1전극의 중심부분과 중첩하는 개구부를 구비한 화소정의막;
    상기 제1전극 상에 배치되고, 상기 개구부와 중첩하는 발광층; 및
    상기 발광층 상에 배치된 제2전극;을 포함하고,
    상기 화소정의막은 무기물질을 포함하며,
    상기 기판의 상면으로부터 상기 기판의 상면과 대향하는 상기 제1전극의 하면까지의 제1거리는 상기 기판의 상면으로부터 상기 돌출부의 상면까지의 제2거리보다 작은, 표시 장치.
  2. 제1항에 있어서,
    상기 제2전극 및 상기 발광층 중 적어도 하나는 상기 화소정의막에 의해 상기 유기층과 분리된, 표시 장치.
  3. 제1항에 있어서,
    상기 표시영역에서 상기 유기층의 상면은 상기 제1전극 및 상기 화소정의막 중 적어도 하나에 의해 덮힌, 표시 장치.
  4. 제1항에 있어서,
    상기 기판 및 상기 유기층 사이에 배치되며, 적어도 하나의 박막트랜지스터를 포함하는 화소회로층;을 더 포함하고,
    상기 유기층은 상기 적어도 하나의 박막트랜지스터와 중첩하는 컨택홀을 구비하며,
    상기 제1전극은 상기 컨택홀을 통해 상기 적어도 하나의 박막트랜지스터와 전기적으로 연결된, 표시 장치.
  5. 제1항에 있어서,
    상기 화소정의막은 상기 개구부를 정의하는 내측면을 포함하고,
    상기 화소정의막의 내측면과 상기 기판의 상면이 이루는 사이각은 40도 이하인, 표시 장치.
  6. 제1항에 있어서,
    상기 기판은 상기 표시영역의 외측에 배치된 패드영역을 포함하고,
    상기 기판 상에 배치되며, 상기 패드영역과 중첩하는 패드;를 더 포함하고,
    상기 유기층은 상기 패드의 가장자리를 덮으며 상기 패드의 중심부분을 노출시키는 패드개구부를 구비하고,
    상기 패드영역에서 상기 기판의 상면으로부터 상기 유기층의 상면까지 제3거리는 상기 제1거리보다 작은, 표시 장치.
  7. 제1항에 있어서,
    상기 제1전극은 상기 화소정의막과 중첩하며, 상기 제1전극의 가장자리를 포함하는 외곽부분을 더 포함하고,
    상기 제1전극의 중심부분에서 상기 제1전극의 두께는 상기 제1전극의 외곽부분에서 상기 제1전극의 두께보다 작은, 표시 장치.
  8. 제1항에 있어서,
    상기 화소정의막은 실리콘질화물(SiNX) 및 실리콘산화물(SiO2) 중 적어도 하나를 포함하는, 표시 장치.
  9. 제1항에 있어서,
    상기 유기층은 아크릴계 고분자를 포함하는, 표시 장치.
  10. 제1항에 있어서,
    상기 돌출부 및 상기 개구부는 상기 표시영역에서 각각 복수개로 구비되며,
    상기 복수의 돌출부들은 서로 이격되고,
    인접한 상기 복수의 돌출부들 사이에는 상기 복수의 개구부들이 배치된, 표시 장치.
  11. 표시영역을 포함하는 기판 상에 상기 표시영역과 중첩하며 상기 기판의 두께 방향으로 돌출된 돌출부를 구비한 유기층을 형성하는 단계;
    상기 유기층 상에 상기 표시영역과 중첩하도록 제1전극을 형성하는 단계;
    상기 돌출부 및 상기 제1전극의 가장자리를 덮으며, 상기 제1전극의 중심부분과 중첩하는 개구부를 구비한 화소정의막을 형성하는 단계;
    상기 개구부와 중첩하는 발광층을 형성하는 단계; 및
    상기 발광층 상에 제2전극을 형성하는 단계;를 포함하고,
    상기 화소정의막은 무기물질을 포함하는, 표시 장치의 제조방법.
  12. 제11항에 있어서,
    상기 기판의 상면으로부터 상기 기판의 상면과 대향하는 상기 제1전극의 하면까지의 제1거리는 상기 기판의 상면으로부터 상기 돌출부의 상면까지의 제2거리보다 작은, 표시 장치의 제조방법.
  13. 제11항에 있어서,
    상기 기판은 상기 표시영역의 외측에 배치된 패드영역을 포함하고,
    상기 유기층을 형성하는 단계는,
    유기물질을 포함하는 제1층을 기판 상에 형성하는 단계,
    상기 제1층 상에 투광부, 차광부, 제1반투광부, 및 상기 제1반투광부와 광투과율이 상이한 제2반투광부를 포함하는 마스크를 배치시키는 단계, 및
    상기 제1층을 노광시키는 단계를 포함하고,
    상기 제1반투광부는 상기 표시영역 상에 배치되고,
    상기 제2반투광부는 상기 패드영역 상에 배치되는, 표시 장치의 제조방법.
  14. 제13항에 있어서,
    상기 기판의 상면으로부터 상기 기판의 상면과 대향하는 상기 제1전극의 하면까지의 제1거리는 상기 기판의 상면으로부터 상기 돌출부의 상면까지의 제2거리보다 작고,
    상기 패드영역에서 상기 기판의 상면으로부터 상기 유기층의 상면까지의 제3거리는 상기 제1거리보다 작은, 표시 장치의 제조방법.
  15. 제11항에 있어서,
    상기 제2전극을 형성하는 단계는,
    상기 돌출부 상에서, 상기 제2전극을 상기 화소정의막 상에 형성하는 단계를 포함하는, 표시 장치의 제조방법.
  16. 제11항에 있어서,
    상기 유기층을 형성한 후, 상기 제1전극을 형성하는, 표시 장치의 제조방법.
  17. 제11항에 있어서,
    상기 화소정의막은 상기 개구부를 정의하는 내측면을 포함하고,
    상기 화소정의막을 형성하는 단계는,
    상기 화소정의막의 내측면과 상기 기판의 상면이 이루는 사이각을 40도 이하로 형성하는 단계를 포함하는, 표시 장치의 제조방법.
  18. 제11항에 있어서,
    상기 화소정의막을 형성하는 단계는,
    무기층을 상기 제1전극 및 상기 유기층 상에 형성하는 단계,
    상기 무기층을 식각하여 상기 개구부를 형성하는 단계 및
    상기 제1전극의 중심부분을 적어도 일부 식각하는 단계를 포함하는, 표시 장치의 제조방법.
  19. 제11항에 있어서,
    상기 화소정의막은 실리콘질화물(SiNX) 및 실리콘산화물(SiO2) 중 적어도 하나를 포함하는, 표시 장치의 제조방법.
  20. 제11항에 있어서,
    상기 유기층은 아크릴계 고분자를 포함하는, 표시 장치의 제조방법.
KR1020200166928A 2020-12-02 2020-12-02 표시 장치 및 표시 장치의 제조방법 KR20220078009A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200166928A KR20220078009A (ko) 2020-12-02 2020-12-02 표시 장치 및 표시 장치의 제조방법
US17/369,877 US11751435B2 (en) 2020-12-02 2021-07-07 Display device and method of manufacturing the display device
CN202111174626.0A CN114582926A (zh) 2020-12-02 2021-10-09 显示装置
US18/224,083 US20230363210A1 (en) 2020-12-02 2023-07-20 Display device and method of manufacturing the display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200166928A KR20220078009A (ko) 2020-12-02 2020-12-02 표시 장치 및 표시 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20220078009A true KR20220078009A (ko) 2022-06-10

Family

ID=81751627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200166928A KR20220078009A (ko) 2020-12-02 2020-12-02 표시 장치 및 표시 장치의 제조방법

Country Status (3)

Country Link
US (2) US11751435B2 (ko)
KR (1) KR20220078009A (ko)
CN (1) CN114582926A (ko)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004192935A (ja) 2002-12-11 2004-07-08 Hitachi Displays Ltd 有機el表示装置
KR100659757B1 (ko) 2004-08-25 2006-12-19 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조방법
KR20060026776A (ko) 2004-09-21 2006-03-24 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그의 제조 방법
KR100699998B1 (ko) 2004-09-23 2007-03-26 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그의 제조 방법
WO2007063794A1 (ja) 2005-11-30 2007-06-07 Pioneer Corporation 情報再生装置及び方法、並びにコンピュータプログラム
KR101193196B1 (ko) 2010-07-07 2012-10-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101881133B1 (ko) 2011-06-29 2018-07-24 삼성디스플레이 주식회사 절연층의 경사 구조 형성 방법, 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US9029838B2 (en) 2011-06-29 2015-05-12 Samsung Display Co., Ltd. Methods of forming inclined structures on insulation layers, organic light emitting display devices and methods of manufacturing organic light emitting display devices
KR101258903B1 (ko) 2012-02-24 2013-04-29 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치 제조방법
KR102064392B1 (ko) 2013-06-04 2020-01-10 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102164949B1 (ko) 2014-03-25 2020-10-14 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법 및 리페어 방법
KR102430819B1 (ko) * 2015-08-19 2022-08-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102516054B1 (ko) 2015-11-13 2023-03-31 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조 방법
KR102467353B1 (ko) 2015-11-27 2022-11-15 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
US10020351B2 (en) * 2016-06-24 2018-07-10 Lg Display Co., Ltd. Electroluminescence display device
KR20180011982A (ko) 2016-07-26 2018-02-05 엘지디스플레이 주식회사 유기 발광 표시 장치
CN107565041B (zh) * 2016-06-30 2019-12-31 乐金显示有限公司 有机发光显示装置及其制造方法
KR102639567B1 (ko) 2018-05-14 2024-02-23 삼성디스플레이 주식회사 디스플레이 장치
KR102650273B1 (ko) 2018-07-31 2024-03-22 삼성디스플레이 주식회사 유기발광 표시 장치 및 그 제조방법
KR20200096367A (ko) 2019-02-01 2020-08-12 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20230363210A1 (en) 2023-11-09
CN114582926A (zh) 2022-06-03
US11751435B2 (en) 2023-09-05
US20220173177A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
US11239290B2 (en) Display apparatus
US11552138B2 (en) Display device including component areas with corresponding transmission areas
US20210376279A1 (en) Display apparatus and electronic apparatus
US11690246B2 (en) Display panel and display apparatus including component and transmission areas
KR20210074447A (ko) 표시 장치
US12022685B2 (en) Display device including upper and lower light-shielding layers
KR20210002283A (ko) 표시 장치 및 표시 장치의 제조방법
US20240008303A1 (en) Display device
US11749615B2 (en) Display device including alignment pattern
KR20210048005A (ko) 표시 장치 및 표시 장치의 제조방법
KR20210149964A (ko) 표시 패널 및 이를 구비하는 표시 장치
US20210359047A1 (en) Display apparatus and method of manufacturing the same
KR20220023284A (ko) 표시 장치 및 표시 장치의 제조방법
KR20220031795A (ko) 표시 장치 및 그 제조 방법
KR20210102559A (ko) 표시 장치 및 그 제조 방법
US20230031015A1 (en) Display apparatus
US11818918B2 (en) Display apparatus
US20220208866A1 (en) Display panel and display apparatus including the same
KR20220036403A (ko) 표시 장치 및 그 제조 방법
KR20220078009A (ko) 표시 장치 및 표시 장치의 제조방법
CN114649369A (zh) 显示装置和制造显示装置的方法
KR20220063863A (ko) 디스플레이 장치
US20220238615A1 (en) Display apparatus and method of manufacturing the same
KR20220025990A (ko) 표시 패널 및 표시 장치
KR20220125902A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination