JP2009295966A - キャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法 - Google Patents

キャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法 Download PDF

Info

Publication number
JP2009295966A
JP2009295966A JP2009106062A JP2009106062A JP2009295966A JP 2009295966 A JP2009295966 A JP 2009295966A JP 2009106062 A JP2009106062 A JP 2009106062A JP 2009106062 A JP2009106062 A JP 2009106062A JP 2009295966 A JP2009295966 A JP 2009295966A
Authority
JP
Japan
Prior art keywords
capacitor
semiconductor layer
thin film
film transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009106062A
Other languages
English (en)
Other versions
JP5150555B2 (ja
Inventor
Chul-Kyu Kang
哲 圭 姜
Do Hyun Kwon
度 縣 權
Ju-Won Yoon
柱 元 尹
Jong-Hyun Choi
鐘 ▲玄▼ 崔
Shunu Ri
俊 雨 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2009295966A publication Critical patent/JP2009295966A/ja
Application granted granted Critical
Publication of JP5150555B2 publication Critical patent/JP5150555B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】製造工程を単純化させて製造コストを低減できるキャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法を提供する。
【解決手段】(i)同一層に配された、半導体層、及びドーピングされた半導体層から形成されて導電性を有する第1キャパシタ電極、(ii)半導体層及び第1キャパシタ電極を覆う絶縁膜、(iii)絶縁膜上に配された、前記半導体層の一部領域に対応するゲート電極、及び第1キャパシタ電極に対応する第2キャパシタ電極を具備し、ゲート電極の厚さは、第2キャパシタ電極の厚さより厚いことを特徴とするキャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法である。
【選択図】図2B

Description

本発明は、キャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法に係り、さらに詳細には、製造工程を単純化させて製造コストを低減できるキャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法に関する。
一般的に、キャパシタ及び薄膜トランジスタを有する基板は、キャパシタ及び薄膜トランジスタが形成された基板を意味し、画素(副画素)の作動を各画素(副画素)に電気的に連結された薄膜トランジスタで制御する、いわゆる能動駆動型平板ディスプレイ装置の具現に使われる。
図1Aないし図1Fは、従来のキャパシタ及び薄膜トランジスタを有する基板の製造工程を概略的に図示する断面図である。図面を参照すれば、まず、図1Aに図示されたように、基板10上にバッファ層12を形成し、バッファ層12上にパターニングされた半導体層22a,32aを形成する。その後、図1Bに図示されたように、後に薄膜トランジスタ用半導体層22aになる部分をフォトレジスト14で覆った後、図1Cに図示されたように、イオンドーピングを実施し、第1キャパシタ電極用半導体層32aに導電性を有させて第1キャパシタ電極32にする。その後、フォトレジスト14を除去し、薄膜トランジスタ用半導体層22aと第1キャパシタ電極32とを覆う絶縁膜16を形成した後、図1Dに図示されたように、薄膜トランジスタ用半導体層22aの上部にゲート電極24を形成し、第1キャパシタ電極32の上部に第2キャパシタ電極34を形成する。その後、図1Eに図示されたように、ゲート電極24をブロッキング層として利用し、薄膜トランジスタ用半導体層22aのゲート電極24に対応する部分以外の領域をドーピングし、チャンネル領域22bとソース/ドレイン領域22cとを有する半導体層22を形成する。
その後、ゲート電極24と第2キャパシタ電極34とを覆う層間絶縁膜17を形成し、半導体層22のソース/ドレイン領域22cが露出されるように、絶縁膜16と層間絶縁膜17とにコンタクトホールを形成した後でソース/ドレイン電極26を形成することによって、キャパシタ30と薄膜トランジスタ20とを有する基板を完成する。
しかし、かような従来のキャパシタ及び薄膜トランジスタを有する基板製造工程によれば、第1キャパシタ電極32を形成するために、薄膜トランジスタ用半導体層22aを覆うフォトレジストを形成し、その後、該フォトレジストを除去する工程を経ねばならず、また、第1キャパシタ電極32を形成するときのイオンドーピング工程や、半導体層22のソース/ドレイン領域22cを形成するときのイオンドーピング工程など、複数回のドーピング工程を経ねばならないなど、工程が複雑であり、かつフォトレジストなどの製造に必要な物質が増加し、製造コストが増加するという問題点があった。
本発明は、前記のような問題点を含めてさまざまな問題点を解決するためのものであり、製造工程を単純化させて製造コストを低減できるキャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法を提供することを目的とする。
本発明は、(i)同一層に配された、半導体層、及びドーピングされた半導体層から形成されて導電性を有する第1キャパシタ電極、(ii)前記半導体層及び前記第1キャパシタ電極を覆う絶縁膜、(iii)前記絶縁膜上に配された、前記半導体層の一部領域に対応するゲート電極、及び前記第1キャパシタ電極に対応する第2キャパシタ電極を具備し、前記ゲート電極の厚さは、前記第2キャパシタ電極の厚さより厚いことを特徴とするキャパシタ及び薄膜トランジスタを有する基板を提供する。
かような本発明の他の特徴によれば、前記半導体層の前記ゲート電極に対応しない部分は、前記第1キャパシタ電極を形成するドーピングされた半導体層と同じドーパントでドーピングされたものとすることができる。
本発明のさらに他の特徴によれば、前記半導体層の前記ゲート電極に対応しない部分のドーピング濃度は、前記第1キャパシタ電極のドーピング濃度より濃いものとすることができる。
本発明はまた、(i)同一層に配された、半導体層、及びドーピングされた半導体層から形成されて導電性を有する第1キャパシタ電極、(ii)前記半導体層及び前記第1キャパシタ電極を覆う絶縁膜と、(iii)前記絶縁膜上に配された、前記半導体層の一部領域に対応する第1導電層と前記第1導電層上に配された第2導電層とを有するゲート電極と、前記絶縁膜上に配された、前記第1キャパシタ電極に対応する第2キャパシタ電極とを具備し、前記ゲート電極の厚さは、前記第2キャパシタ電極の厚さより厚いことを特徴とするキャパシタ及び薄膜トランジスタを有する基板を提供する。
かような本発明の他の特徴によれば、前記第1導電層と前記第2キャパシタ電極との厚さは、同じであるものとすることができる。
本発明のさらに他の特徴によれば、前記半導体層の前記ゲート電極に対応しない部分は、前記第1キャパシタ電極を形成するドーピングされた半導体層と同じドーパントでドーピングされたものとすることができる。
本発明のさらに他の特徴によれば、前記半導体層の前記ゲート電極に対応しない部分のドーピング濃度は、前記第1キャパシタ電極のドーピング濃度より濃いものとすることができる。
本発明はまた、前記のようなキャパシタ及び薄膜トランジスタを有する基板と、該キャパシタ及び薄膜トランジスタを有する基板の半導体層にコンタクトするソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極のうち、少なくともいずれか一つに電気的に連結された発光素子とを具備することを特徴とする平板ディスプレイ装置を提供する。
本発明はまた、(a)同一層に薄膜トランジスタ用半導体層と、第1キャパシタ電極用半導体層とを形成する段階と、(b)前記半導体層を覆うように絶縁膜を形成する段階と、(c)前記絶縁膜上に、前記薄膜トランジスタ用半導体層の一部領域に対応するゲート電極と、前記第1キャパシタ電極用半導体層に対応する第2キャパシタ電極とを形成するが、前記ゲート電極の厚さが前記第2キャパシタ電極の厚さより厚いように形成する段階と、(d)前記絶縁膜を通過し、前記第1キャパシタ電極用半導体層をドーピングすることによって、前記第1キャパシタ電極用半導体層に導電性を有させる段階とを含むことを特徴とするキャパシタ及び薄膜トランジスタを有する基板の製造方法を提供する。
かような本発明の他の特徴によれば、前記(c)段階は、ハーフトーンマスクを利用し、前記ゲート電極と前記第2キャパシタ電極とを同時に形成する段階であるものとすることができる。ハーフトーンマスクは一つの領域での透過率と他の領域での透過率が相異なっているマスクである。このようなハーフトーンマスクを利用して一つの層を形成すれば、形成された層において、一つの領域での厚さが他の領域での厚さとは相異なるようにできる。したがって、ゲート電極124と第2キャパシタ電極134とを同時に形成するとき、ハーフトーンマスクを利用して、ゲート電極124を第2キャパシタ電極134より厚く形成することができる。
本発明のさらに他の特徴によれば、前記(c)段階は、前記絶縁膜上に、前記薄膜トランジスタ用半導体層の一部領域に対応する第1導電層と前記第1導電層上に配された第2導電層とを有するゲート電極と、前記第1キャパシタ電極用半導体層に対応する第2キャパシタ電極とを形成する段階であるものとすることができる。
本発明のさらに他の特徴によれば、前記(c)段階は、(c1)前記絶縁膜上に、前記薄膜トランジスタ用半導体層の一部領域に対応する第1導電層と前記第1キャパシタ電極用半導体層に対応する第2キャパシタ電極とを同じ厚さに形成する段階と、(c2)前記第1導電層上に第2導電層を形成し、前記第1導電層と前記第2導電層とを有するゲート電極を形成する段階とを含むものとすることができる。
本発明のさらに他の特徴によれば、前記(d)段階は、前記第1キャパシタ電極用半導体層をドーピングすること以外に、前記薄膜トランジスタ用半導体層の前記ゲート電極に対応しない部分を同時にドーピングする段階であるものとすることができる。
本発明のさらに他の特徴によれば、前記(d)段階は、前記薄膜トランジスタ用半導体層の前記ゲート電極に対応しない部分のドーピング濃度が、前記第1キャパシタ電極用半導体層のドーピング濃度より濃くドーピングする段階であるものとすることができる。
本発明のキャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法によれば、製造工程を単純化させて製造コストを画期的に低減できる。
従来のキャパシタ及び薄膜トランジスタを有する基板製造工程を概略的に図示する断面図である。 従来のキャパシタ及び薄膜トランジスタを有する基板製造工程を概略的に図示する断面図である。 従来のキャパシタ及び薄膜トランジスタを有する基板製造工程を概略的に図示する断面図である。 従来のキャパシタ及び薄膜トランジスタを有する基板製造工程を概略的に図示する断面図である。 従来のキャパシタ及び薄膜トランジスタを有する基板製造工程を概略的に図示する断面図である。 従来のキャパシタ及び薄膜トランジスタを有する基板製造工程を概略的に図示する断面図である。 本発明の一実施形態によるキャパシタ及び薄膜トランジスタを有する基板製造工程を概略的に図示する断面図である。 本発明の一実施形態によるキャパシタ及び薄膜トランジスタを有する基板製造工程を概略的に図示する断面図である。 本発明の一実施形態によるキャパシタ及び薄膜トランジスタを有する基板製造工程を概略的に図示する断面図である。 本発明の一実施形態によるキャパシタ及び薄膜トランジスタを有する基板製造工程を概略的に図示する断面図である。 本発明の他の一実施形態によるキャパシタ及び薄膜トランジスタを有する基板製造工程を概略的に図示する断面図である。 本発明の他の一実施形態によるキャパシタ及び薄膜トランジスタを有する基板製造工程を概略的に図示する断面図である。 本発明の他の一実施形態によるキャパシタ及び薄膜トランジスタを有する基板製造工程を概略的に図示する断面図である。 本発明の他の一実施形態によるキャパシタ及び薄膜トランジスタを有する基板製造工程を概略的に図示する断面図である。 本発明の他の一実施形態によるキャパシタ及び薄膜トランジスタを有する基板製造工程を概略的に図示する断面図である。 本発明のさらに他の一実施形態による平板ディスプレイ装置を概略的に図示する断面図である。 本発明のさらに他の一実施形態による平板ディスプレイ装置を概略的に図示する断面図である。
以下、添付された図面を参照しつつ、本発明の実施形態について詳細に説明すれば、次の通りである。
図2Aないし図2Dは、本発明の一実施形態によるキャパシタ及び薄膜トランジスタを有する基板の製造工程を概略的に図示する断面図である。
まず、図2Aに図示されたように、基板110上にバッファ層112を形成し、このバッファ層112上に薄膜トランジスタ用半導体層122aと第1キャパシタ電極用半導体層132aとを形成する。バッファ層112は、必要によって形成できるものであり、バッファ層112なしに基板110上に、直接薄膜トランジスタ用半導体層122aと第1キャパシタ電極用半導体層132aとを形成することもできる。もちろん、必要によっては、バッファ層112以外の他の層、またはバッファ層112と他の層とを共に形成し、その上部に、薄膜トランジスタ用半導体層122aと第1キャパシタ電極用半導体層132aとを形成することもできる。
基板110としては、ガラス材基板だけではなく、アクリルのような多様なプラスチック材基板を使用することができ、さらに金属板を使用することもできる。バッファ層112を形成するならば、それは、シリコン酸化物またはシリコン窒化物のような物質から形成できる。薄膜トランジスタ用半導体層122aと第1キャパシタ電極用半導体層132aは、非晶質シリコン層を形成した後、これを結晶化したものでもあり、非晶質シリコン層自体であることもあり、それ以外の他の半導体物質を利用して形成したものでもありうる。薄膜トランジスタ用半導体層122aと第1キャパシタ電極用半導体層132aは、基板110の全面に対応するように半導体層を形成した後、これをパターニングしたものでありうる。
その後、薄膜トランジスタ用半導体層122aと第1キャパシタ電極用半導体層132aとを覆うように、シリコン酸化物またはシリコン窒化物のような絶縁性物質で絶縁膜116を形成し、図2Bに図示されたように、絶縁膜116上に、ゲート電極124と第2キャパシタ電極134とを形成する。ゲート電極124と第2キャパシタ電極134は、モリブデン、タングステン、チタンまたはその合成物のような導電性物質から形成できる。ゲート電極124は、薄膜トランジスタ用半導体層122aの一部領域に対応するように形成し、第2キャパシタ電極134は、第1キャパシタ電極用半導体層132aに対応するように形成するが、このとき、ゲート電極124の厚さが第2キャパシタ電極134の厚さより厚いように形成する。製造工程の単純化のために、ゲート電極124と第2キャパシタ電極134は同時に形成できるが、例えば、ハーフトーンマスクを利用してゲート電極124と第2キャパシタ電極134とを同時に形成しつつ、ゲート電極124を第2キャパシタ電極134より厚く形成することができる。
その後、図2Cに図示されたように、ドーピング工程を経る。該ドーピング工程で、ドーパントを薄膜トランジスタ用半導体層122a(図2B)と第1キャパシタ電極用半導体層132a(図2B)とに注入するが、このとき、第2キャパシタ電極134の厚さが薄いために、ドーパントは、第2キャパシタ電極134と絶縁膜116とを通過し、第1キャパシタ電極用半導体層132a(図2B)に注入され、第1キャパシタ電極用半導体層132a(図2B)が導電性を有するようになり、第1キャパシタ電極132(図2C)になる。ドーパントは、薄膜トランジスタ用半導体層122a(図2B)にも注入されるが、このとき、ゲート電極124の厚さが厚いために、ゲート電極124がブロッキング層として機能し、薄膜トランジスタ用半導体層122a(図2B)のゲート電極に対応しない部分にだけドーパントが注入されるために、薄膜トランジスタ用半導体層122a(図2B)は、チャンネル領域122b(図2C)とソース/ドレイン領域122c(図2C)とを有する半導体層122(図2C)になる。例えば、ゲート電極124の厚さをほぼ5,000Åにするとき、ゲート電極124は、ドーパントが薄膜トランジスタ用半導体層122aのゲート電極124に対応する部分に浸透できないようにブロッキングできる。第2キャパシタ電極134の厚さをほぼ1,000Å以下にするとき、ドーパントをして第2キャパシタ電極134を効果的に通過させられる。
ドーパントとしては多様な物質を利用できるが、例えば、B、P、As及び/またはSbのようなイオンを利用できる。特に、かようなイオンドーピングにおいて、イオンの加速電圧を高めることによって、第2キャパシタ電極134と絶縁膜116とを通過し、第1キャパシタ電極用半導体層132aにドーパントを注入させることができる。
その後、ゲート電極124と第2キャパシタ電極134とを覆う層間絶縁膜117をシリコン酸化物及び/またはシリコン窒化物のような絶縁物質で形成し、半導体層122のソース/ドレイン領域122cが露出されるように、絶縁膜116と層間絶縁膜117とにコンタクトホールを形成した後、モリブデン、タングステンのような導電性物質でソース/ドレイン電極126を形成することによって、図2Dに図示されたように、キャパシタ130と薄膜トランジスタ120とを有する基板を完成する。
かような製造工程によれば、図2Dに図示されたように、半導体層122と、ドーピングされた半導体層から形成されて導電性を有する第1キャパシタ電極132とが同一層に配され、絶縁膜116が半導体層122及び第1キャパシタ電極132を覆うようになり、半導体層122の一部領域に対応するゲート電極124と、第1キャパシタ電極132に対応する第2キャパシタ電極134とが絶縁膜116上に配されるが、ゲート電極124の厚さが第2キャパシタ電極132の厚さより厚い、キャパシタ130と薄膜トランジスタ120とを有する基板を得ることになる。かようなキャパシタ130と薄膜トランジスタ120とを有する基板の製造方法、及びこれによって製造されたキャパシタ130と薄膜トランジスタ120とを有する基板によれば、図1Aないし図1Fを参照して前述した従来の製造方法と異なり、フォトレジストを利用する段階を経ないだけではなく、イオンドーピング段階の回数を減らすことによって、製造工程を単純化させて製造コストを画期的に低減できる。
一方、図2Cに図示されたようなドーピング工程において、ドーパントを注入するとき、第1キャパシタ電極用半導体層132aには、ドーパントが第2キャパシタ電極134と絶縁膜116とを通過して注入されるが、薄膜トランジスタ用半導体層122aのゲート電極124に対応しない部分には、ドーパントが絶縁膜116のみを通過して注入される。従って、ドーピング工程は、薄膜トランジスタ用半導体層122aのゲート電極124に対応しない部分のドーピング濃度が第1キャパシタ電極用半導体層132aのドーピング濃度より濃くドーピングする段階になり、結果物であるキャパシタ130と薄膜トランジスタ120とを有する基板で、半導体層122のゲート電極124に対応しない部分のドーピング濃度が第1キャパシタ電極132のドーピング濃度より濃くなる。
必要によって、第1キャパシタ電極用半導体層132aをドーピングするとき、及び薄膜トランジスタ用半導体層122aをドーピングするとき、マスクなどを利用して同時にドーピングせずに、時差をおいてドーピングすることも可能であり、異なるドーパントでもってドーピングすることもでき、その濃度を異ならせて調整することができるなど、多様な変形が可能であることはいうまでもない。しかし、工程の単純化のためには、前述のように、第1キャパシタ電極用半導体層132aと薄膜トランジスタ用半導体層122aとを同時にドーピングすることが望ましく、その場合、結果物で半導体層122のゲート電極124に対応しない部分は、第1キャパシタ電極132を形成するドーピングされた半導体層と同じドーパントでドーピングされることになる。
図3Aないし図3Eは、本発明の他の一実施形態によるキャパシタ及び薄膜トランジスタを有する基板製造工程を概略的に図示する断面図である。本実施形態によるキャパシタ及び薄膜トランジスタを有する基板の製造工程でも、図3Aに図示されたように、基板110の上部に、薄膜トランジスタ用半導体層122aと第1キャパシタ電極用半導体層132aとを形成する。その後、薄膜トランジスタ用半導体層122aと第1キャパシタ電極用半導体層132aとを覆うように絶縁膜116を形成し、図3Bに図示されたように、絶縁膜116上に、薄膜トランジスタ用半導体層122aの一部領域に対応する第1導電層1241と、第1キャパシタ電極用半導体層132aに対応する第2キャパシタ電極134とを形成する。もちろん、第1導電層1241と第2キャパシタ電極134は、同一物質で同一厚さに同時に形成することもできる。その後、図3Cに図示されたように、第1導電層1241上に第2導電層1242を形成し、第1導電層1241と第2導電層1242とを有するゲート電極124を形成する。その後、図3Dに図示されたようにドーピングを実施することによって、薄膜トランジスタ用半導体層122aのゲート電極124に対応しない部分と、第1キャパシタ電極用半導体層132aとを同時にドーピングし、チャンネル領域122b及びソース/ドレイン領域122cを有する半導体層122と、導電性第1キャパシタ電極132とを形成する。その後、ゲート電極124と第2キャパシタ電極134とを覆う層間絶縁膜117を、シリコン酸化物及び/またはシリコン窒化物のような絶縁物質で形成し、半導体層122のソース/ドレイン領域122cが露出されるように、絶縁膜116と層間絶縁膜117とにコンタクトホールを形成した後、モリブデン、タングステンのような導電性物質でソース/ドレイン電極126を形成することによって、図3Eに図示されたように、キャパシタ130と薄膜トランジスタ120とを有する基板を完成する。
かような製造工程によれば、図3Eに図示されたように、半導体層122と、ドーピングされた半導体層から形成されて導電性を有する第1キャパシタ電極132とが同一層に配され、絶縁膜116が半導体層122及び第1キャパシタ電極132を覆うようになり、半導体層122の一部領域に対応するゲート電極124と、第1キャパシタ電極132に対応する第2キャパシタ電極134とが絶縁膜116上に配されるが、ゲート電極124が第2キャパシタ電極134と同一厚さである第1導電層1241と、第1導電層1241上の第2導電層1242とを有するところの、キャパシタ130と薄膜トランジスタ120とを有する基板を得ることになる。かようなキャパシタ130と薄膜トランジスタ120とを有する基板の製造方法、及びこれによって製造されたキャパシタ130と薄膜トランジスタ120とを有する基板によれば、図1Aないし図1Fを参照して前述した従来の製造方法と異なり、フォトレジストを利用する段階を経ないだけではなく、イオンドーピング段階の回数を減らすことによって、製造工程を単純化させ、かつ製造コストを画期的に低減できる。
一方、図3Dに図示されたようなドーピング工程において、ドーパントを注入するとき、第1キャパシタ電極用半導体層132aには、ドーパントが第2キャパシタ電極134と絶縁膜116とを通過して注入されるが、薄膜トランジスタ用半導体層122aのゲート電極124に対応しない部分には、ドーパントが絶縁膜116のみを通過して注入される。従って、ドーピング工程は、薄膜トランジスタ用半導体層122aのゲート電極124に対応しない部分のドーピング濃度が、第1キャパシタ電極用半導体層132aのドーピング濃度より濃くドーピングする段階になり、結果物であるキャパシタ130と薄膜トランジスタ120とを有する基板で、半導体層122のゲート電極124に対応しない部分のドーピング濃度が第1キャパシタ電極132のドーピング濃度より濃くなる。
必要によって、第1キャパシタ電極用半導体層132aをドーピングするとき、及び薄膜トランジスタ用半導体層122aをドーピングするとき、マスクなどを利用して同時にドーピングせずに、時差をおいてドーピングすることも可能であり、異なるドーパントでもってドーピングすることも可能であり、その濃度を異ならせて調整することも可能であるなど、多様な変形が可能であることはいうまでもない。しかし、工程の単純化のためには、前述のように、第1キャパシタ電極用半導体層132aと薄膜トランジスタ用半導体層122aとを同時にドーピングすることが望まし、その場合、結果物で半導体層122のゲート電極124に対応しない部分は、第1キャパシタ電極132を形成するドーピングされた半導体層と同じドーパントでドーピングされることになる。
図4は、本発明のさらに他の一実施形態による平板ディスプレイ装置を概略的に図示する断面図である。
本実施形態による平板ディスプレイ装置は、図2Dに図示されたようなキャパシタ130と薄膜トランジスタ120とを有する基板を形成した後、薄膜トランジスタ120のソース/ドレイン電極126のうち、少なくともいずれか一つに電気的に連結された発光素子140を有する。図4では、キャパシタ130及び薄膜トランジスタ120を覆う平坦化膜(または保護膜)118をシリコン酸化物、シリコン窒化物及び/またはアクリルなどで形成し、その上に発光素子140が、画素電極141と、対向電極143と、画素電極141と対向電極143との間に介在され、少なくとも発光層を有する中間層142とを有する有機発光素子である場合に図示しているが、本発明はそれに限定されるものではない。図4で参照番号119は、シリコン窒化物及び/またはシリコン酸化物などで形成された画素定義膜を意味する。
かような平板ディスプレイ装置を具現するにおいて、各画素(副画素)の発光制御を、その画素(副画素)に電気的に連結された薄膜トランジスタ及びキャパシタを利用することになるとき、前述の実施形態による製造方法によって製造されたキャパシタ130と薄膜トランジスタ120とを有する基板を利用することになれば、平板ディスプレイ装置の製造工程を単純化し、かつ製造コストを画期的に減らすことができる。もちろん、図2Dに図示されたようなキャパシタ130と薄膜トランジスタ120とを有する基板だけではなく、図5に図示された本発明のさらに他の一実施形態による平板ディスプレイ装置でのように、図3Eに図示されたようなキャパシタ130と薄膜トランジスタ120とを有する基板を利用することができるなど、多様な変形が可能であることはいうまでもない。
本発明は、図面に図示された実施形態を参考に説明したが、それらは例示的なものに過ぎず、当技術分野で当業者ならば、それらから多様な変形及び均等な他の実施形態が可能であるという点を理解することができるであろう。従って、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によってのみ決まるものである。
本発明のキャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法は、例えば、表示装置関連の技術分野に効果的に適用可能である。
10,110 基板
12,112 バッファ層
14 フォトレジスト
16, 116 絶縁膜
17,117 層間絶縁膜
20,120 薄膜トランジスタ
22a,122a 薄膜トランジスタ用半導体層
22,122 半導体層
22b,122b チャンネル領域
22c,122c ソース/ドレイン領域
24,124 ゲート電極
26,126 ソース/ドレイン電極
30,130 キャパシタ
32,132 第1キャパシタ電極
32a,132a 第1キャパシタ電極用半導体層
34,134 第2キャパシタ電極
118 平坦化膜
119 画素定義膜
140 発光素子
141 画素電極
142 中間層
143 対向電極
1241 第1導電層
1242 第2導電層

Claims (14)

  1. 同一層に配された、半導体層、及びドーピングされた半導体層から形成されて導電性を有する第1キャパシタ電極と、
    前記半導体層及び前記第1キャパシタ電極を覆う絶縁膜と、
    前記絶縁膜上に配された、前記半導体層の一部領域に対応するゲート電極と、
    前記第1キャパシタ電極に対応する第2キャパシタ電極とを具備し、
    前記ゲート電極の厚さは、前記第2キャパシタ電極の厚さより厚いことを特徴とするキャパシタ及び薄膜トランジスタを有する基板。
  2. 前記半導体層の前記ゲート電極に対応しない部分は、前記第1キャパシタ電極を形成するドーピングされた半導体層と同じドーパントでドーピングされたことを特徴とする請求項1に記載のキャパシタ及び薄膜トランジスタを有する基板。
  3. 前記半導体層の前記ゲート電極に対応しない部分のドーピング濃度は、前記第1キャパシタ電極のドーピング濃度より濃いことを特徴とする請求項2に記載のキャパシタ及び薄膜トランジスタを有する基板。
  4. 同一層に配された、半導体層、及びドーピングされた半導体層から形成されて導電性を有する第1キャパシタ電極と、
    前記半導体層及び前記第1キャパシタ電極を覆う絶縁膜と、
    前記絶縁膜上に配された、前記半導体層の一部領域に対応する第1導電層と前記第1導電層上に配された第2導電層とを有するゲート電極と、
    前記絶縁膜上に配された、前記第1キャパシタ電極に対応する第2キャパシタ電極とを具備し、
    前記ゲート電極の厚さは、前記第2キャパシタ電極の厚さより厚いことを特徴とするキャパシタ及び薄膜トランジスタを有する基板。
  5. 前記第1導電層と前記第2キャパシタ電極との厚さは、同じであることを特徴とする請求項4に記載のキャパシタ及び薄膜トランジスタを有する基板。
  6. 前記半導体層の前記ゲート電極に対応しない部分は、前記第1キャパシタ電極を形成するドーピングされた半導体層と同じドーパントでドーピングされたことを特徴とする請求項4に記載のキャパシタ及び薄膜トランジスタを有する基板。
  7. 前記半導体層の前記ゲート電極に対応しない部分のドーピング濃度は、前記第1キャパシタ電極のドーピング濃度より濃いことを特徴とする請求項6に記載のキャパシタ及び薄膜トランジスタを有する基板。
  8. 請求項1ないし請求項7のうちいずれか1項に記載のキャパシタ及び薄膜トランジスタを有する基板と、
    前記キャパシタ及び薄膜トランジスタを有する基板の半導体層にコンタクトするソース電極及びドレイン電極と、
    前記ソース電極及び前記ドレイン電極のうち、少なくともいずれか一つに電気的に連結された発光素子とを具備することを特徴とする平板ディスプレイ装置。
  9. (a)同一層に薄膜トランジスタ用半導体層と、第1キャパシタ電極用半導体層とを形成する段階と、
    (b)前記半導体層を覆うように絶縁膜を形成する段階と、
    (c)前記絶縁膜上に、前記薄膜トランジスタ用半導体層の一部領域に対応するゲート電極と、前記第1キャパシタ電極用半導体層に対応する第2キャパシタ電極とを形成するが、前記ゲート電極の厚さが前記第2キャパシタ電極の厚さより厚いように形成する段階と、
    (d)前記絶縁膜を通過して前記第1キャパシタ電極用半導体層をドーピングすることによって、前記第1キャパシタ電極用半導体層に導電性を有させる段階とを含むことを特徴とするキャパシタ及び薄膜トランジスタを有する基板の製造方法。
  10. 前記(c)段階は、ハーフトーンマスクを利用し、前記ゲート電極と前記第2キャパシタ電極とを同時に形成する段階であることを特徴とする請求項9に記載のキャパシタ及び薄膜トランジスタを有する基板の製造方法。
  11. 前記(c)段階は、
    前記絶縁膜上に、前記薄膜トランジスタ用半導体層の一部領域に対応する第1導電層と前記第1導電層上に配された第2導電層とを有するゲート電極と、前記第1キャパシタ電極用半導体層に対応する第2キャパシタ電極とを形成する段階であることを特徴とする請求項9に記載のキャパシタ及び薄膜トランジスタを有する基板の製造方法。
  12. 前記(c)段階は、
    (c1)前記絶縁膜上に、前記薄膜トランジスタ用半導体層の一部領域に対応する第1導電層と前記第1キャパシタ電極用半導体層に対応する第2キャパシタ電極とを同じ厚さに形成する段階と、
    (c2)前記第1導電層上に第2導電層を形成し、前記第1導電層と前記第2導電層とを有するゲート電極を形成する段階とを含むことを特徴とする請求項11に記載のキャパシタ及び薄膜トランジスタを有する基板の製造方法。
  13. 前記(d)段階は、前記第1キャパシタ電極用半導体層をドーピングすること以外に、前記薄膜トランジスタ用半導体層の前記ゲート電極に対応しない部分を同時にドーピングする段階であることを特徴とする請求項9に記載のキャパシタ及び薄膜トランジスタを有する基板の製造方法。
  14. 前記(d)段階は、前記薄膜トランジスタ用半導体層の前記ゲート電極に対応しない部分のドーピング濃度が、前記第1キャパシタ電極用半導体層のドーピング濃度より濃くドーピングする段階であることを特徴とする請求項13に記載のキャパシタ及び薄膜トランジスタを有する基板の製造方法。
JP2009106062A 2008-06-09 2009-04-24 キャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法 Active JP5150555B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080053816A KR100958640B1 (ko) 2008-06-09 2008-06-09 커패시터와 박막 트랜지스터를 갖는 기판, 이를 구비한평판 디스플레이 장치 및 상기 커패시터와 박막트랜지스터를 갖는 기판의 제조방법
KR10-2008-0053816 2008-06-09

Publications (2)

Publication Number Publication Date
JP2009295966A true JP2009295966A (ja) 2009-12-17
JP5150555B2 JP5150555B2 (ja) 2013-02-20

Family

ID=41399499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009106062A Active JP5150555B2 (ja) 2008-06-09 2009-04-24 キャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法

Country Status (3)

Country Link
US (1) US8704235B2 (ja)
JP (1) JP5150555B2 (ja)
KR (1) KR100958640B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101065412B1 (ko) * 2009-10-06 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101822563B1 (ko) 2010-12-08 2018-03-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101876819B1 (ko) 2011-02-01 2018-08-10 삼성디스플레이 주식회사 박막트랜지스터 기판 및 그의 제조방법
KR101810047B1 (ko) * 2011-07-28 2017-12-19 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102400509B1 (ko) * 2012-09-13 2022-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102013317B1 (ko) * 2012-12-05 2019-08-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102113177B1 (ko) * 2013-08-27 2020-06-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102169014B1 (ko) 2013-10-14 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR102349285B1 (ko) 2014-11-17 2022-01-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102490881B1 (ko) * 2014-12-26 2023-01-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20160081101A (ko) 2014-12-30 2016-07-08 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
KR102339284B1 (ko) 2014-12-30 2021-12-15 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213626A (ja) * 1995-01-31 1996-08-20 Sony Corp 薄膜半導体装置及びその製造方法
JPH1096956A (ja) * 1996-09-24 1998-04-14 Toshiba Corp 液晶表示装置及びその製造方法
JP2000228527A (ja) * 1998-12-03 2000-08-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2005298971A (ja) * 2004-03-18 2005-10-27 Nippon Seiki Co Ltd 蒸着用マスク及びこのマスクを用いた蒸着方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235810B1 (en) 1998-12-03 2007-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR100500684B1 (ko) 1999-12-29 2005-07-12 비오이 하이디스 테크놀로지 주식회사 4-마스크 공정을 이용한 액정 디스플레이의 제조 방법
JP2002107762A (ja) 2000-10-02 2002-04-10 Sharp Corp 液晶用マトリクス基板の製造方法
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
KR100462861B1 (ko) 2002-04-15 2004-12-17 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법
JP3904512B2 (ja) * 2002-12-24 2007-04-11 シャープ株式会社 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器
US20050218407A1 (en) * 2003-08-18 2005-10-06 Yuki Matsuura Array substrate, liquid crystal display device and method of manufacturing array substrate
KR100659532B1 (ko) * 2003-11-28 2006-12-19 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
US7132801B2 (en) * 2003-12-15 2006-11-07 Lg.Philips Lcd Co., Ltd. Dual panel-type organic electroluminescent device and method for fabricating the same
KR100793357B1 (ko) * 2005-03-18 2008-01-11 삼성에스디아이 주식회사 박막트랜지스터와 평판표시장치 및 그의 제조 방법
KR20060127645A (ko) 2005-06-08 2006-12-13 엘지.필립스 엘시디 주식회사 Cmos-tft 어레이 기판 및 그 제조방법
US7381596B2 (en) * 2005-09-26 2008-06-03 Chunghwa Picture Tubes, Ltd. Method of manufacturing an AMOLED
KR20070049741A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP5060738B2 (ja) * 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
KR101192626B1 (ko) * 2006-05-12 2012-10-18 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
KR101265330B1 (ko) * 2006-06-27 2013-05-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이의 제조 방법
KR100817746B1 (ko) * 2006-12-07 2008-03-31 한국전자통신연구원 다층 구조의 박막 트랜지스터 제조방법 및 상기 박막트랜지스터를 포함하는 능동 구동 표시 소자
JP2010541168A (ja) * 2007-09-25 2010-12-24 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 溶液処理された電子デバイス用のバックプレーン構造体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213626A (ja) * 1995-01-31 1996-08-20 Sony Corp 薄膜半導体装置及びその製造方法
JPH1096956A (ja) * 1996-09-24 1998-04-14 Toshiba Corp 液晶表示装置及びその製造方法
JP2000228527A (ja) * 1998-12-03 2000-08-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2005298971A (ja) * 2004-03-18 2005-10-27 Nippon Seiki Co Ltd 蒸着用マスク及びこのマスクを用いた蒸着方法

Also Published As

Publication number Publication date
US8704235B2 (en) 2014-04-22
KR100958640B1 (ko) 2010-05-20
JP5150555B2 (ja) 2013-02-20
US20090302332A1 (en) 2009-12-10
KR20090127715A (ko) 2009-12-14

Similar Documents

Publication Publication Date Title
JP5150555B2 (ja) キャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法
KR100437475B1 (ko) 평판 디스플레이 장치용 표시 소자 제조 방법
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
CN103715196B (zh) 一种阵列基板及其制作方法、显示装置
US7476896B2 (en) Thin film transistor and method of fabricating the same
US8852978B2 (en) Method of fabricating a thin film transistor and method of fabricating an organic light-emitting display device
JP2016194703A (ja) 表示装置及びその製造方法
WO2017173712A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US10120256B2 (en) Preparation method for thin film transistor, preparation method for array substrate, array substrate, and display apparatus
WO2014127645A1 (zh) 薄膜晶体管及其制作方法和显示器件
US9159773B2 (en) Thin film transistor and active matrix organic light emitting diode assembly
CN110299322A (zh) 一种显示基板及其制作方法、显示装置
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
JP3748827B2 (ja) 有機el表示装置製造方法
JP2017535961A (ja) 薄膜トランジスタ基板の製造方法及び製造装置
KR20010056037A (ko) 박막트랜지스터 제조방법
US20130069070A1 (en) Manufacturing method for display device having a plurality of thin film transistors and display device formed thereby
KR101255303B1 (ko) 폴리실리콘 박막 트랜지스터 및 그 제조 방법과 그를이용한 표시장치와 그 제조 방법
CN108511457B (zh) 一种tft像素结构、阵列基板及其制作方法、显示装置
KR101760946B1 (ko) 박막트랜지스터 어레이기판 제조방법
CN111223818B (zh) 像素驱动电路及其制作方法
KR100894594B1 (ko) 표시장치용 소자기판 및 이의 제조방법
KR102060377B1 (ko) 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법
JP2003223119A (ja) 表示装置およびその製造方法
KR20190124788A (ko) 박막 트랜지스터 및 그 제조 방법, 디스플레이 패널

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

R150 Certificate of patent or registration of utility model

Ref document number: 5150555

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250