CN110299322A - 一种显示基板及其制作方法、显示装置 - Google Patents

一种显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN110299322A
CN110299322A CN201910593866.0A CN201910593866A CN110299322A CN 110299322 A CN110299322 A CN 110299322A CN 201910593866 A CN201910593866 A CN 201910593866A CN 110299322 A CN110299322 A CN 110299322A
Authority
CN
China
Prior art keywords
grid
substrate
layer
contact hole
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910593866.0A
Other languages
English (en)
Other versions
CN110299322B (zh
Inventor
宋振
王国英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910593866.0A priority Critical patent/CN110299322B/zh
Publication of CN110299322A publication Critical patent/CN110299322A/zh
Priority to US16/915,142 priority patent/US11315963B2/en
Application granted granted Critical
Publication of CN110299322B publication Critical patent/CN110299322B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种显示基板及其制作方法、显示装置，涉及显示技术领域，为解决采用LTPO技术制作像素驱动电路时，由于制作低温多晶硅薄膜晶体管引入的氢容易对金属氧化物薄膜晶体管中的有源层产生影响，导致的驱动背板可靠性降低的问题。所述显示基板的制作方法，包括在基底上制作像素驱动电路的步骤，该步骤具体包括：在基底上制作氧化物晶体管的第一有源层；在第一有源层背向基底的一侧制作阻挡层，阻挡层在基底上的正投影覆盖第一有源层在基底上的正投影；在基底上制作低温多晶硅晶体管；在基底上制作氧化物晶体管的第一栅极绝缘层、第一栅极、第一输入电极和第一输出电极。本发明提供的显示基板的制作方法用于制作显示基板。

Description

一种显示基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制作方法、显示装置。
背景技术
随着显示技术的不断发展，人们对显示产品的分辨率、功耗和画质的要求越来越高。为了满足这些要求，目前经常采用低温多晶氧化物(英文：Low TemperaturePolycrystalline Oxide，简称：LTPO)技术，来制作显示产品的驱动背板中的像素驱动电路，这种LTPO技术即：同时利用低温多晶硅薄膜晶体管和金属氧化物薄膜晶体管作为像素驱动电路中的功能管，由于低温多晶硅薄膜晶体管迁移率高，可以加快对像素电容的充电速度，金属氧化物薄膜晶体管具有更低的泄漏电流，将这两种晶体管的优势相结合，有助于高分辨率、低功耗、高画质的显示产品的开发。
但是由于低温多晶硅薄膜晶体管在制作过程中，在制作其包括的有源层时，需要引入大量的氢，而在驱动背板的整个制作过程中，还包括多种高温工艺，在经历这些高温工艺时，容易使氢向金属氧化物薄膜晶体管中的有源层扩散，进而导致驱动背板的可靠性降低，甚至导致生产出的驱动背板直接失效。
发明内容
本发明的目的在于提供一种显示基板及其制作方法、显示装置，用于解决采用LTPO技术制作像素驱动电路时，由于制作低温多晶硅薄膜晶体管引入的氢容易对金属氧化物薄膜晶体管中的有源层产生影响，导致的驱动背板可靠性降低的问题。
为了实现上述目的，本发明提供如下技术方案：
本发明的第一方面提供一种显示基板的制作方法，包括在基底上制作像素驱动电路的步骤，所述像素驱动电路包括氧化物晶体管和低温多晶硅晶体管，其特征在于，该步骤具体包括：
在所述基底上制作所述氧化物晶体管的第一有源层；
在所述第一有源层背向所述基底的一侧制作阻挡层，所述阻挡层在所述基底上的正投影覆盖所述第一有源层在所述基底上的正投影；
在所述基底上制作所述低温多晶硅晶体管；
在所述基底上制作所述氧化物晶体管的第一栅极绝缘层、第一栅极、第一输入电极和第一输出电极。
可选的，制作所述阻挡层的步骤具体包括：
采用金属材料制作所述阻挡层；
制作所述氧化物晶体管的第一栅极绝缘层、第一栅极、第一输入电极和第一输出电极的步骤具体包括：
在所述阻挡层背向所述基底的一侧，制作完全覆盖所述阻挡层的层间绝缘层，并在所述层间绝缘层上形成暴露部分所述阻挡层的第一开口，被暴露所述阻挡层将未被暴露的所述阻挡层分割成相互独立的第一部分和第二部分，所述第一部分和所述第二部分均覆盖部分所述第一有源层；
对暴露的所述阻挡层进行氧化，使暴露的所述阻挡层变为所述第一栅极绝缘层；
在所述层间绝缘层上形成第一接触孔和第二接触孔，其中所述第一接触孔暴露所述第一部分中的至少部分，所述第二接触孔暴露所述第二部分中的至少部分；
制作所述第一栅极、所述第一输入电极和所述第一输出电极，使所述第一栅极通过所述第一开口与所述第一栅极绝缘层接触，所述第一输入电极通过所述第一接触孔与所述第一部分接触，所述第一输出电极通过所述第二接触孔与所述第二部分接触。
可选的，制作所述阻挡层的步骤具体包括：
采用具有预设致密度的绝缘材料制作所述阻挡层，所述阻挡层复用为所述第一栅极绝缘层；
制作所述氧化物晶体管的第一栅极、第一输入电极和第一输出电极的步骤具体包括：
在所述阻挡层背向所述基底的一侧，制作完全覆盖所述阻挡层的层间绝缘层，并在所述层间绝缘层上形成第一开口、第一接触孔和第二接触孔，其中所述第一开口暴露部分所述阻挡层，被暴露所述阻挡层将未被暴露的所述阻挡层分割成相互独立的第一部分和第二部分，所述第一部分和所述第二部分均覆盖部分所述第一有源层；所述第一接触孔贯穿所述层间绝缘层和所述阻挡层的第一部分，暴露部分所述第一有源层，所述第二接触孔贯穿所述层间绝缘层和所述阻挡层的第二部分，暴露部分所述第一有源层；
制作所述第一栅极、所述第一输入电极和所述第一输出电极，使所述第一栅极通过所述第一开口与所述第一栅极绝缘层接触，所述第一输入电极通过所述第一接触孔与所述第一有源层接触，所述第一输出电极通过所述第二接触孔与所述第一有源层接触。
可选的，制作所述低温多晶硅晶体管的步骤具体包括：
制作与所述第一有源层同层设置的第二有源层；
在所述第二有源层背向所述基底的表面制作第二栅极绝缘层，并在所述第二栅极绝缘层背向所述基底的表面制作所述第二栅极，所述第二栅极在所述第二有源层上的正投影将所述第二有源层分割成相互独立的第三部分和第四部分；
在制作所述层间绝缘层时，将所述层间绝缘层延伸至完全覆盖所述第二有源层；
在制作所述第一接触孔和所述第二接触孔的工艺中，同时制作第三接触孔和第四接触孔，所述第三接触孔暴露所述第三部分中的至少部分，所述第四接触孔暴露所述第四部分中的至少部分；
在制作所述第一栅极、所述第一输入电极和所述第一输出电极的工艺中，同时制作第二输入电极和第二输出电极，其中所述第二输入电极通过所述第三接触孔与所述第三部分接触，所述第二输出电极通过所述第四接触孔与所述第四部分接触。
可选的，制作所述第二栅极绝缘层和所述第二栅极的步骤具体包括：
形成第二栅极绝缘薄膜；
在所述第二栅极绝缘薄膜背向所述基底的一侧形成导电材料薄膜；
对所述导电材料薄膜进行图形化，形成所述第二栅极；
以所述第二栅极为掩膜，对所述第二栅极绝缘薄膜进行刻蚀，形成所述第二栅极绝缘层。
基于上述显示基板的制作方法的技术方案，本发明的第二方面提供一种显示基板，采用上述显示基板的制作方法制作，所述显示基板包括基底和设置在所述基底上的像素驱动电路，像素驱动电路包括氧化物晶体管和低温多晶硅晶体管；其中，
所述氧化物晶体管包括第一有源层，设置在所述第一有源层背向所述基底的一侧的阻挡层，所述阻挡层在所述基底上的正投影覆盖所述第一有源层在所述基底上的正投影；所述氧化物晶体管还包括第一栅极绝缘层、第一栅极、第一输入电极和第一输出电极。
可选的，所述氧化物晶体管还包括完全覆盖所述阻挡层的层间绝缘层，所述层间绝缘层上设置有第一开口，所述第一开口在所述基底上的正投影与部分所述阻挡层在所述基底上的正投影重叠，该部分所述阻挡层将其余所述阻挡层分割成相互独立的第一部分和第二部分，所述第一部分和所述第二部分均覆盖部分所述第一有源层，该部分所述阻挡层包括金属氧化物图形，且能够作为所述第一栅极绝缘层，其余所述阻挡层包括金属图形；
所述层间绝缘层上还设置有第一接触孔和第二接触孔，其中所述第一接触孔在所述基底上的正投影与所述第一部分中的至少部分在所述基底上的正投影重叠，所述第二接触孔在所述基底上的正投影与所述第二部分中的至少部分在所述基底上的正投影重叠；
所述第一栅极通过所述第一开口与所述第一栅极绝缘层接触，所述第一输入电极通过所述第一接触孔与所述第一部分接触，所述第一输出电极通过所述第二接触孔与所述第二部分接触。
可选的，所述氧化物晶体管还包括完全覆盖所述阻挡层的层间绝缘层，所述层间绝缘层上设置有第一开口，所述第一开口在所述基底上的正投影与部分所述阻挡层在所述基底上的正投影重叠，该部分所述阻挡层将其余所述阻挡层分割成相互独立的第一部分和第二部分，所述第一部分和所述第二部分均覆盖部分所述第一有源层，所述阻挡层包括具有预设致密度的绝缘图形，且能够作为所述第一栅极绝缘层；
所述层间绝缘层上还设置有第一接触孔和第二接触孔，所述第一接触孔贯穿所述层间绝缘层和所述阻挡层的第一部分，所述第二接触孔贯穿所述层间绝缘层和所述阻挡层的第二部分；
所述第一栅极通过所述第一开口与所述第一栅极绝缘层接触，所述第一输入电极通过所述第一接触孔与所述第一有源层接触，所述第一输出电极通过所述第二接触孔与所述第一有源层接触。
可选的，所述低温多晶硅晶体管包括：
与所述第一有源层同层设置的第二有源层；
设置在所述第二有源层背向所述基底的表面的第二栅极绝缘层；以及，
设置在所述第二栅极绝缘层背向所述基底的表面的第二栅极，所述第二栅极在所述第二有源层上的正投影将所述第二有源层分割成相互独立的第三部分和第四部分；
所述层间绝缘层延伸至完全覆盖所述第二有源层，所述层间绝缘层上还设置有第三接触孔和第四接触孔，所述第三接触孔在所述基底上的正投影与所述第三部分中的至少部分在所述基底上的正投影重叠，所述第四接触孔在所述基底上的正投影与所述第四部分中的至少部分在所述基底上的正投影重叠；
所述低温多晶硅晶体管还包括第二输入电极和第二输出电极，其中所述第二输入电极通过所述第三接触孔与所述第三部分接触，所述第二输出电极通过所述第四接触孔与所述第四部分接触。
可选的，所述第二栅极绝缘层在所述基底上的正投影与所述第二栅极在所述基底上的正投影重合。
可选的，所述低温多晶硅晶体管作为所述像素驱动电路中的驱动晶体管，所述氧化物晶体管作为所述像素驱动电路中的开关晶体管。
基于上述显示基板的技术方案，本发明的第三方面提供一种显示装置，包括上述实施例提供的显示基板。
本发明提供的技术方案中，在制作显示基板中像素驱动电路包括的氧化物晶体管和低温多晶硅晶体管时，先制作了氧化物晶体管的第一有源层，并在氧化物晶体管的第一有源层上制作了阻挡层，然后才制作低温多晶硅晶体管，从而使得在制作低温多晶硅晶体管时引入的氢不会在高温工艺中扩散至氧化物晶体管的第一有源层中，避免了氢对金属氧化物晶体管中的有源层产生损伤，从而很好的保证了所制作的显示基板的可靠性。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1a-图1d为本发明实施例提供的制作方法制作显示基板的流程示意图；
图2为本发明实施例提供的氧化物晶体管和低温多晶硅晶体管的截面示意图；
图3为本发明实施例提供的氧化物晶体管和低温多晶硅晶体管的俯视示意图。
附图标记：
10-基底， 20-第一有源层，
21-阻挡层， 22-第一栅极绝缘层，
23-第一输入电极， 24-第一输出电极，
25-第一栅极， 30-第二有源层，
31-第二栅极绝缘层， 32-第二栅极，
33-第二输入电极， 34-第二输出电极，
40-层间绝缘层， 41-钝化层，
50-数据信号线。
具体实施方式
为了进一步说明本发明实施例提供的显示基板及其制作方法、显示装置，下面结合说明书附图进行详细描述。
在相关技术中，在制作低温多晶硅薄膜晶体管时，用到的气体中硅烷含量较高，从而使得在制作显示基板中的像素驱动电路时，会引入大量的氢，而在像素驱动电路的制作过程中，会经历退火和化学气相沉积等高温工艺，在经历这些高温工艺的过程中，氢会发生扩散，进而容易扩散至金属氧化物薄膜晶体管中的有源层，导致驱动背板的可靠性降低，甚至导致生产出的驱动背板直接失效。
基于上述问题的存在，本发明的发明人经研究发现，可通过先制作金属氧化物薄膜晶体管中的有源层，并在有源层上覆盖一层阻挡层，然后再制作低温多晶硅薄膜晶体管，以此来避免氢对金属氧化物晶体管中的有源层产生损伤，具体技术方案如下：
请参阅图1a～图1d，本发明实施例提供了一种显示基板的制作方法，包括在基底10上制作像素驱动电路的步骤，像素驱动电路包括氧化物晶体管和低温多晶硅晶体管，该步骤具体包括：
在基底10上制作氧化物晶体管的第一有源层20；
在第一有源层20背向基底10的一侧制作阻挡层21，阻挡层21在基底10上的正投影覆盖第一有源层20在基底10上的正投影；
在基底10上制作低温多晶硅晶体管；
在基底10上制作氧化物晶体管的第一栅极绝缘层22、第一栅极25、第一输入电极23和第一输出电极24。
具体地，上述显示基板所选用的基底10的类型多种多样，示例性的，可选用玻璃基底，在基底10上制作第一有源层20之前，可先在基底10上制作缓冲膜层等膜层。
在基底10上制作第一有源层20时，可先利用铟镓锌氧化物(IGZO)沉积形成有源薄膜，然后对该有源薄膜进行图案化，形成所述第一有源层20；在制作第一有源层20之后，在第一有源层20背向基底10的一侧制作阻挡层21，使得该阻挡层21能够将第一有源层20完全覆盖，即覆盖第一有源层20的顶表面和侧表面，以避免后续高温工艺中，氢扩散至第一有源层20中。
在制作完阻挡层21后，可继续制作低温多晶硅晶体管和氧化物晶体管的剩余部分，更详细地说，制作完阻挡层21后，可先制作低温多晶硅晶体管，然后再制作氧化物晶体管的第一栅极绝缘层22、第一栅极25、第一输入电极23和第一输出电极24；或者，制作完阻挡层21后，可先制作低温多晶硅晶体管的一部分，然后再同时制作低温多晶硅晶体管的剩余部分和氧化物晶体管的第一栅极绝缘层22、第一栅极25、第一输入电极23和第一输出电极24。
值得注意，氧化物晶体管包括的第一栅极绝缘层22、第一栅极25也可以在制作第一有源层20层和阻挡层21之前制作，氧化物晶体管包括的第一输入电极23和第一输出电极24可以在制作完第一有源层20层和阻挡层21之后制作。
根据上述制作方法的具体过程可知，本发明实施例提供的显示基板的制作方法中，在制作显示基板中像素驱动电路包括的氧化物晶体管和低温多晶硅晶体管时，先制作了氧化物晶体管的第一有源层20，并在氧化物晶体管的第一有源层20上制作了阻挡层21，然后才制作低温多晶硅晶体管，从而使得在制作低温多晶硅晶体管时引入的氢不会在高温工艺中扩散至氧化物晶体管的第一有源层20中，避免了氢对金属氧化物晶体管中的有源层产生损伤，从而很好的保证了所制作的显示基板的可靠性。
进一步地，制作上述实施例提供的阻挡层21的具体方法多种多样，下面示例性的给出两种具体的制作方法，并对采用不同方法制作阻挡层21时，制作氧化物晶体管的完整过程进行详细说明。
在一些实施例中，上述制作阻挡层21的步骤可具体包括：采用金属材料制作阻挡层21；
具体地，可采用金属材料制作阻挡层21，在采用金属材料制作阻挡层21时，所选用的金属材料应为易于氧化的金属材料，以便于后续制作第一栅极绝缘层22；示例性的，可采用的金属材料包括铝(Al)、铪(Ha)、钽(Ta)等易于氧化的金属。采用金属材料制作阻挡层21时，可先在第一有源层20背向基底10的一侧沉积形成金属薄膜，然后利用掩膜板对该金属薄膜进行图案化，形成所述阻挡层21。
当采用金属材料制作阻挡层21时，上述制作氧化物晶体管的第一栅极绝缘层22、第一栅极25、第一输入电极23和第一输出电极24的步骤具体包括：
在阻挡层21背向基底10的一侧，制作完全覆盖阻挡层21的层间绝缘层40，并在层间绝缘层40上形成暴露部分阻挡层21的第一开口，被暴露阻挡层21将未被暴露的阻挡层21分割成相互独立的第一部分和第二部分，第一部分和第二部分均覆盖部分第一有源层20；
对暴露的阻挡层21进行氧化，使暴露的阻挡层21变为第一栅极绝缘层22；
在层间绝缘层40上形成第一接触孔和第二接触孔，其中第一接触孔暴露第一部分中的至少部分，第二接触孔暴露第二部分中的至少部分；
制作第一栅极25、第一输入电极23和第一输出电极24，使第一栅极25通过第一开口与第一栅极绝缘层22接触，第一输入电极23通过第一接触孔与第一部分接触，第一输出电极24通过第二接触孔与第二部分接触。
具体地，在制作阻挡层21之后，可采用等离子体增强化学气相沉积法，在阻挡层21背向基底10的一侧沉积形成层间绝缘层40，该层间绝缘层40至少要完全覆盖阻挡层21，也可铺满整个显示基板，这样就可以同时复用为显示基板中包括的其它晶体管中的层间绝缘层40；沉积形成层间绝缘层40之后，可对层间绝缘层40进行构图，在层间绝缘层40上形成第一开口，该第一开口能够暴露部分阻挡层21，且被暴露阻挡层21能够将未被暴露的阻挡层21分割成相互独立的第一部分和第二部分，第一部分在基底10上的正投影和第二部分在基底10上的正投影均与第一有源层20在基底10上的正投影部分重叠。
在层间绝缘层40上形成第一开口之后，可通过第一开口对暴露出的阻挡层21进行氧化，使暴露的阻挡层21由金属材料变为金属氧化物材料，从而可作为氧化物晶体管中的第一栅极绝缘层22。值得注意，上述氧化的具体工艺可选用氧离子轰击、阳极氧化等氧化工艺，但不仅限于此。
然后可继续在所述层间绝缘层40上形成第一接触孔和第二接触孔，该第一接触孔和第二接触孔均能够贯穿层间绝缘层40，且第一接触孔暴露第一部分中的至少部分，第二接触孔暴露第二部分中的至少部分；然后可继续制作第一栅极25、第一输入电极23和第一输出电极24，示例性的，可先在层间绝缘层40背向基底10的一侧沉积形成导电膜层，该导电膜层覆盖层间绝缘层40背向基底10的表面，并填充在第一接触孔、第二接触孔和第一开口中，然后对导电膜层进行一次构图，同时形成第一栅极25、第一输入电极23和第一输出电极24，且第一栅极25能够通过第一开口与第一栅极绝缘层22接触，第一输入电极23能够通过第一接触孔与第一部分接触，第一输出电极24能够通过第二接触孔与第二部分接触。
上述制作阻挡层21，以及制作第一绝缘层、第一栅极25、第一输入电极23和第一输出电极24的方法，不仅很好的避免了氢对第一有源层20产生影响，而且使得氧化物晶体管的制作工艺流程更加简化，所制作的氧化物晶体管的结构更简单。
在另外一些实施例中，上述制作阻挡层的步骤可具体包括：采用具有预设致密度的绝缘材料制作阻挡层，阻挡层复用为第一栅极绝缘层；
具体地，可采用具有预设致密度的绝缘材料制作阻挡层，该预设致密度可根据实际需要选择，只需满足能够阻挡氢穿过即可，示例性的，可采用氧化硅、氮化硅等材料制作阻挡层。采用上述绝缘材料制作阻挡层时，可先在第一有源层20背向基底10的一侧沉积形成绝缘薄膜，然后利用掩膜板对该绝缘薄膜进行图案化，形成所述阻挡层，由于该阻挡层覆盖第一有源层20，且具有绝缘性质，因此可将该阻挡层直接复用为第一栅极绝缘层。
当采用具有预设致密度的绝缘材料制作阻挡层时，上述制作氧化物晶体管的第一栅极、第一输入电极和第一输出电极的步骤具体包括：
在阻挡层背向基底的一侧，制作完全覆盖阻挡层的层间绝缘层，并在层间绝缘层上形成第一开口、第一接触孔和第二接触孔，其中第一开口暴露部分阻挡层，被暴露阻挡层将未被暴露的阻挡层分割成相互独立的第一部分和第二部分，第一部分和第二部分均覆盖部分第一有源层；第一接触孔贯穿层间绝缘层和阻挡层的第一部分，暴露部分第一有源层，第二接触孔贯穿层间绝缘层和阻挡层的第二部分，暴露部分第一有源层；
制作第一栅极、第一输入电极和第一输出电极，使第一栅极通过第一开口与第一栅极绝缘层接触，第一输入电极通过第一接触孔与第一有源层接触，第一输出电极通过第二接触孔与第一有源层接触。
具体地，在制作阻挡层之后，可采用等离子体增强化学气相沉积法，在阻挡层背向基底的一侧沉积形成层间绝缘层，该层间绝缘层至少要完全覆盖阻挡层，也可铺满整个显示基板，这样就可以同时复用为显示基板中包括的其它晶体管中的层间绝缘层；沉积形成层间绝缘层之后，可通过一次构图工艺在层间绝缘层上同时形成第一开口、第一接触孔和第二接触孔，其中第一开口暴露部分阻挡层，被暴露阻挡层能够将未被暴露的阻挡层分割成相互独立的第一部分和第二部分，第一部分在基底上的正投影和第二部分在基底上的正投影均与第一有源层在基底上的正投影部分重叠，且第一接触孔贯穿层间绝缘层和阻挡层的第一部分，暴露部分第一有源层，第二接触孔贯穿层间绝缘层和阻挡层的第二部分，暴露部分第一有源层。
在形成第一开口、第一接触孔和第二接触孔之后，可先在层间绝缘层背向基底的一侧沉积形成导电膜层，该导电膜层覆盖层间绝缘层背向基底的表面，并填充在第一接触孔、第二接触孔和第一开口中，然后对导电膜层进行一次构图，同时形成第一栅极、第一输入电极和第一输出电极，且第一栅极通过第一开口与第一栅极绝缘层接触，第一输入电极通过第一接触孔与第一有源层接触，第一输出电极通过第二接触孔与第一有源层接触。
上述采用具有预设致密度的绝缘材料制作阻挡层，以及制作第一绝缘层、第一栅极、第一输入电极和第一输出电极的方法，不仅很好的避免了氢对第一有源层产生影响，而且能够将第一开口、第一接触孔和第二接触孔在同一次构图工艺中形成，以及减少了通过氧化工艺来形成第一栅极绝缘层的步骤，使得氧化物晶体管的制作工艺流程更加简化，所制作的氧化物晶体管的结构更简单。
在一些实施例中，上述制作低温多晶硅晶体管的步骤可具体包括：
制作与第一有源层20同层设置的第二有源层30；
在第二有源层30背向基底10的表面制作第二栅极绝缘层31，并在第二栅极绝缘层31背向基底10的表面制作第二栅极32，第二栅极32在第二有源层30上的正投影将第二有源层30分割成相互独立的第三部分和第四部分；
在制作层间绝缘层40时，将层间绝缘层40延伸至完全覆盖第二有源层30；
在制作第一接触孔和第二接触孔的工艺中，同时制作第三接触孔和第四接触孔，第三接触孔暴露第三部分中的至少部分，第四接触孔暴露第四部分中的至少部分；
在制作第一栅极25、第一输入电极23和第一输出电极24的工艺中，同时制作第二输入电极33和第二输出电极34，其中第二输入电极33通过第三接触孔与第三部分接触，第二输出电极34通过第四接触孔与第四部分接触。
具体地，在制作低温多晶硅晶体管时，可在制作完氧化物晶体管中的第一有源层20和阻挡层21后，可在基底10上制作与第一有源层20同层设置的第二有源层30，具体制作过程可包括：采用化学气相沉积法沉积形成非晶硅薄膜，然后通过激光快速热退火工艺将非晶硅薄膜转化为多晶硅薄膜，然后对多晶硅薄膜进行图案化，形成第二有源层30。
然后采用绝缘材料在第二有源层30背向基底10的表面制作第二栅极绝缘层31，再采用导电材料在第二栅极绝缘层31背向基底10的表面制作第二栅极32，第二栅极32与第二有源层30之间相互绝缘，第二栅极32在第二有源层30上的正投影能够将第二有源层30分割成相互独立的第三部分和第四部分。
在制作完第二栅极32和第二栅极绝缘层31之后，可沉积形成层间绝缘层40，该层间绝缘层40至少能够同时覆盖第二有源层30以及氧化物晶体管中的阻挡层21，层间绝缘层40可选用的材料多种多样，示例性的，包括：SiOx、SiNx、SiON等介质材料，或各种新型的有机绝缘材料，或高介电常数材料如AlOx，HfOx，TaOx等。
形成层间绝缘层40之后，可通过一次构图工艺在层间绝缘层40上同时形成第一接触孔、第二接触孔、第三接触孔和第四接触孔，其中第三接触孔暴露第三部分中的至少部分，第四接触孔暴露第四部分中的至少部分；然后在层间绝缘层40背向基底10的一侧沉积形成导电膜层，该导电膜层覆盖层间绝缘层40背向基底10的表面，并填充在第一接触孔、第二接触孔、第一开口、第三接触孔和第四接触孔中，然后对导电膜层进行一次构图，同时形成第一栅极25、第一输入电极23、第一输出电极24、第二输入电极33和第二输出电极34，且第一栅极25通过第一开口与第一栅极绝缘层22接触，第一输入电极23通过第一接触孔与第一有源层20接触，第一输出电极24通过第二接触孔与第一有源层20接触，第二输入电极33通过第三接触孔与第三部分接触，第二输出电极34通过第四接触孔与第四部分接触。
采用上述实施例提供的制作方法制作低温多晶硅晶体管时，能够将低温多晶硅晶体管与氧化物晶体管制作在同一水平面，这样不仅减少了显示基板的层叠数量，很好的降低了显示基板内部的段差，提升了显示均匀性，而且，对于底发射型的显示基板，更有助于提升显示亮度。另外，采用上述实施例提供的制作方法制作低温多晶硅晶体管，使得低温多晶硅晶体管中的部分功能图形和氧化物晶体管中的部分功能图形能够在同一次构图工艺中同时形成，很大程度上减少了在制作显示基板的过程中，利用掩膜板进行构图的次数，从而有效减化了显示基板的制作工艺流程，降低了显示基板的制作成本。
此外，采用上述实施例提供的制作方法制作低温多晶硅晶体管和氧化物晶体管时，在制作完层间绝缘层40之后，再形成氧化物晶体管中的第一栅极绝缘层22，使得在形成氧化物晶体管中的第一栅极绝缘层22之前，所有高温工艺均已完成，从而很好的抑制了氢向氧化物晶体管中的第一有源层20扩散。
在一些实施例中，上述实施例提供的制作第二栅极绝缘层31和第二栅极32的步骤具体包括：
形成第二栅极绝缘薄膜；
在第二栅极绝缘薄膜背向基底10的一侧形成导电材料薄膜；
对导电材料薄膜进行图形化，形成第二栅极32；
以第二栅极32为掩膜，对第二栅极绝缘薄膜进行刻蚀，形成第二栅极绝缘层31。
具体地，在制作上述第二栅极绝缘层31和第二栅极32时，可先采用绝缘材料，在第二有源层30背向基底10的表面沉积形成第二栅极绝缘薄膜，然后采用导电材料，在第二栅极绝缘薄膜背向基底10的表面沉积形成导电材料薄膜，然后在导电材料薄膜背向基底10的表面形成光刻胶，对光刻胶进行曝光显影，形成光刻胶保留区域和光刻胶去除区域，其中光刻胶保留区域与第二栅极32相对应，光刻胶去除区域与除第二栅极32所在区域之外的其它区域对应，然后利用显影液对曝光后的光刻胶进行显影，将位于光刻胶去除区域的光刻胶去除，接着对位于光刻胶去除区域的导电材料薄膜进行刻蚀，以将位于光刻胶去除区域的导电材料薄膜完全去除，最后将位于光刻胶保留区域的光刻胶全部剥离，位于光刻胶保留区域的导电材料薄膜即作为第二栅极32。
在制作第二栅极32后，可以以第二栅极32为掩膜，对第二栅极绝缘薄膜进行刻蚀，将未被第二栅极32覆盖的第二栅极绝缘薄膜去除，剩余的被第二栅极32覆盖的第二栅极绝缘薄膜即作为第二栅极绝缘层31。
上述实施例提供的制作方法中，采用自对准工艺制作第二栅极32和第二栅极绝缘层31，减化了对第二栅极绝缘层31的构图过程，从而有效减化了显示基板的制作工艺流程，降低了显示基板的制作成本。
值得注意，在制作完氧化物晶体管和低温多晶硅晶体管后，可继续在氧化物晶体管和低温多晶硅晶体管背向基底10的一侧溅射AlOx材料，以形成钝化层41。在制作显示基板中的各电极和电容极板、信号走线时，可采用常用的金属材料，如Ag，Cu，Al，Mo等制作，或采用多层金属如MoNb/Cu/MoNb等，或上述金属的合金材料，如AlNd、MoNb等，或者也可以是金属和透明导电氧化物(如ITO、AZO等)形成的堆栈结构，如ITO/Ag/ITO等。如图2所示，在制作显示基板中的缓冲层、栅极绝缘层、层间绝缘层40(即层间电介质层)和钝化层41时，可采用常规的如SiOx、SiNx、SiON等介质材料，或各种新型的有机绝缘材料，或高介电常数材料如AlOx，HfOx，TaOx等。在制作完显示基板中的像素驱动电路后，一般还会在像素驱动电路背向基底10的一侧制作平坦层，制作平坦层时，可选用有机绝缘介质材料，示例性的，包含但不限于聚硅氧烷系材料，亚克力系材料，或聚酰亚胺系材料等平坦化材料。
需要说明，上述实施例提供的显示基板的制作方法中，主要以氧化物晶体管和低温多晶硅晶体管采用顶栅结构为例来说明，但不仅限于此。
本发明实施例还提供了一种显示基板，采用上述实施例提供的显示基板的制作方法制作，显示基板包括基底10和设置在基底10上的像素驱动电路，像素驱动电路包括氧化物晶体管和低温多晶硅晶体管；其中，氧化物晶体管包括第一有源层20，设置在第一有源层20背向基底10的一侧的阻挡层21，阻挡层21在基底10上的正投影覆盖第一有源层20在基底10上的正投影；氧化物晶体管还包括第一栅极绝缘层22、第一栅极25、第一输入电极23和第一输出电极24。
具体地，上述显示基板所选用的基底10的类型多种多样，示例性的，可选用玻璃基底10，在基底10上制作第一有源层20之前，可先在基底10上制作缓冲膜层等膜层。在基底10上制作第一有源层20时，可先利用铟镓锌氧化物(IGZO)沉积形成有源薄膜，然后对该有源薄膜进行图案化，形成所述第一有源层20；在制作第一有源层20之后，在第一有源层20背向基底10的一侧制作阻挡层21，使得该阻挡层21能够将第一有源层20完全覆盖，即覆盖第一有源层20的顶表面和侧表面，以避免后续高温工艺中，氢扩散至第一有源层20中。
在制作完阻挡层21后，可继续制作低温多晶硅晶体管和氧化物晶体管的剩余部分，更详细地说，制作完阻挡层21后，可先制作低温多晶硅晶体管，然后再制作氧化物晶体管的第一栅极绝缘层22、第一栅极25、第一输入电极23和第一输出电极24；或者，制作完阻挡层21后，可先制作低温多晶硅晶体管的一部分，然后再同时制作低温多晶硅晶体管的剩余部分和氧化物晶体管的第一栅极绝缘层22、第一栅极25、第一输入电极23和第一输出电极24。
值得注意，氧化物晶体管包括的第一栅极绝缘层22、第一栅极25也可以在制作第一有源层20层和阻挡层21之前制作，氧化物晶体管包括的第一输入电极23和第一输出电极24可以在制作完第一有源层20层和阻挡层21之后制作。
本发明实施例提供的显示基板中，先制作了氧化物晶体管的第一有源层20，并在氧化物晶体管的第一有源层20上制作了阻挡层21，然后才制作低温多晶硅晶体管，从而使得在制作低温多晶硅晶体管时引入的氢不会在高温工艺中扩散至氧化物晶体管的第一有源层20中，避免了氢对金属氧化物晶体管中的有源层产生损伤，从而很好的保证了所制作的显示基板的可靠性。
在一些实施例中，上述实施例提供的氧化物晶体管还包括完全覆盖阻挡层21的层间绝缘层40，层间绝缘层40上设置有第一开口，第一开口在基底10上的正投影与部分阻挡层21在基底10上的正投影重叠，该部分阻挡层21将其余阻挡层21分割成相互独立的第一部分和第二部分，第一部分和第二部分均覆盖部分第一有源层20，该部分阻挡层21包括金属氧化物图形，且能够作为第一栅极绝缘层22，其余阻挡层21包括金属图形；
层间绝缘层40上还设置有第一接触孔和第二接触孔，其中第一接触孔在基底10上的正投影与第一部分中的至少部分在基底10上的正投影重叠，第二接触孔在基底10上的正投影与第二部分中的至少部分在基底10上的正投影重叠；
第一栅极25通过第一开口与第一栅极绝缘层22接触，第一输入电极23通过第一接触孔与第一部分接触，第一输出电极24通过第二接触孔与第二部分接触。
具体地，可采用金属材料制作阻挡层21，在采用金属材料制作阻挡层21时，所选用的金属材料应为易于氧化的金属材料，以便于后续制作第一栅极绝缘层22；示例性的，可采用的金属材料包括铝(Al)、铪(Ha)、钽(Ta)等易于氧化的金属。采用金属材料制作阻挡层21时，可先在第一有源层20背向基底10的一侧沉积形成金属薄膜，然后利用掩膜板对该金属薄膜进行图案化，形成所述阻挡层21。
在制作阻挡层21之后，可采用等离子体增强化学气相沉积法，在阻挡层21背向基底10的一侧沉积形成层间绝缘层40，该层间绝缘层40至少要完全覆盖阻挡层21，也可铺满整个显示基板，这样就可以同时复用为显示基板中包括的其它晶体管中的层间绝缘层40；沉积形成层间绝缘层40之后，可对层间绝缘层40进行构图，在层间绝缘层40上形成第一开口，该第一开口能够暴露部分阻挡层21，且被暴露阻挡层21能够将未被暴露的阻挡层21分割成相互独立的第一部分和第二部分，第一部分在基底10上的正投影和第二部分在基底10上的正投影均与第一有源层20在基底10上的正投影部分重叠。
在层间绝缘层40上形成第一开口之后，可通过第一开口对暴露出的阻挡层21进行氧化，使暴露的阻挡层21由金属材料变为金属氧化物材料，从而可作为氧化物晶体管中的第一栅极绝缘层22。值得注意，上述氧化的具体工艺可选用氧离子轰击、阳极氧化等氧化工艺，但不仅限于此。
然后可继续在所述层间绝缘层40上形成第一接触孔和第二接触孔，该第一接触孔和第二接触孔均能够贯穿层间绝缘层40，且第一接触孔暴露第一部分中的至少部分，第二接触孔暴露第二部分中的至少部分；然后可继续制作第一栅极25、第一输入电极23和第一输出电极24，示例性的，可先在层间绝缘层40背向基底10的一侧沉积形成导电膜层，该导电膜层覆盖层间绝缘层40背向基底10的表面，并填充在第一接触孔、第二接触孔和第一开口中，然后对导电膜层进行一次构图，同时形成第一栅极25、第一输入电极23和第一输出电极24，且第一栅极25能够通过第一开口与第一栅极绝缘层22接触，第一输入电极23能够通过第一接触孔与第一部分接触，第一输出电极24能够通过第二接触孔与第二部分接触。
上述结构的显示基板不仅很好的避免了氢对第一有源层20产生影响，而且使得氧化物晶体管的制作工艺流程更加简化，所制作的氧化物晶体管的结构更简单。
在另外一些实施例中，上述实施例提供的氧化物晶体管还包括完全覆盖阻挡层的层间绝缘层，层间绝缘层上设置有第一开口，第一开口在基底上的正投影与部分阻挡层在基底上的正投影重叠，该部分阻挡层将其余阻挡层分割成相互独立的第一部分和第二部分，第一部分和第二部分均覆盖部分第一有源层，阻挡层包括具有预设致密度的绝缘图形，且能够作为第一栅极绝缘层；
层间绝缘层上还设置有第一接触孔和第二接触孔，第一接触孔贯穿层间绝缘层和阻挡层的第一部分，第二接触孔贯穿层间绝缘层和阻挡层的第二部分；
第一栅极通过第一开口与第一栅极绝缘层接触，第一输入电极通过第一接触孔与第一有源层接触，第一输出电极通过第二接触孔与第一有源层接触。
具体地，可采用具有预设致密度的绝缘材料制作阻挡层，该预设致密度可根据实际需要选择，只需满足能够阻挡氢穿过即可，示例性的，可采用氧化硅、氮化硅等材料制作阻挡层。采用上述绝缘材料制作阻挡层时，可先在第一有源层背向基底的一侧沉积形成绝缘薄膜，然后利用掩膜板对该绝缘薄膜进行图案化，形成所述阻挡层，由于该阻挡层覆盖第一有源层，且具有绝缘性质，因此可将该阻挡层直接复用为第一栅极绝缘层。
在制作阻挡层之后，可采用等离子体增强化学气相沉积法，在阻挡层背向基底的一侧沉积形成层间绝缘层，该层间绝缘层至少要完全覆盖阻挡层，也可铺满整个显示基板，这样就可以同时复用为显示基板中包括的其它晶体管中的层间绝缘层；沉积形成层间绝缘层之后，可通过一次构图工艺在层间绝缘层上同时形成第一开口、第一接触孔和第二接触孔，其中第一开口暴露部分阻挡层，被暴露阻挡层能够将未被暴露的阻挡层分割成相互独立的第一部分和第二部分，第一部分在基底上的正投影和第二部分在基底上的正投影均与第一有源层在基底上的正投影部分重叠，且第一接触孔贯穿层间绝缘层和阻挡层的第一部分，暴露部分第一有源层，第二接触孔贯穿层间绝缘层和阻挡层的第二部分，暴露部分第一有源层。
在形成第一开口、第一接触孔和第二接触孔之后，可先在层间绝缘层背向基底的一侧沉积形成导电膜层，该导电膜层覆盖层间绝缘层背向基底的表面，并填充在第一接触孔、第二接触孔和第一开口中，然后对导电膜层进行一次构图，同时形成第一栅极、第一输入电极和第一输出电极，且第一栅极通过第一开口与第一栅极绝缘层接触，第一输入电极通过第一接触孔与第一有源层接触，第一输出电极通过第二接触孔与第一有源层接触。
上述结构的显示基板不仅很好的避免了氢对第一有源层产生影响，而且能够将第一开口、第一接触孔和第二接触孔在同一次构图工艺中形成，以及减少了通过氧化工艺来形成第一栅极绝缘层的步骤，使得氧化物晶体管的制作工艺流程更加简化，所制作的氧化物晶体管的结构更简单。
上述实施例提供的低温多晶硅晶体管可包括：
与第一有源层20同层设置的第二有源层30；
设置在第二有源层30背向基底10的表面的第二栅极绝缘层31；以及，
设置在第二栅极绝缘层31背向基底10的表面的第二栅极32，第二栅极32在第二有源层30上的正投影将第二有源层30分割成相互独立的第三部分和第四部分；
层间绝缘层40延伸至完全覆盖第二有源层30，层间绝缘层40上还设置有第三接触孔和第四接触孔，第三接触孔在基底10上的正投影与第三部分中的至少部分在基底10上的正投影重叠，第四接触孔在基底10上的正投影与第四部分中的至少部分在基底10上的正投影重叠；
低温多晶硅晶体管还包括第二输入电极33和第二输出电极34，其中第二输入电极33通过第三接触孔与第三部分接触，第二输出电极34通过第四接触孔与第四部分接触。
具体地，在制作低温多晶硅晶体管时，可在制作完氧化物晶体管中的第一有源层20和阻挡层21后，可在基底10上制作与第一有源层20同层设置的第二有源层30，具体制作过程可包括：采用化学气相沉积法沉积形成非晶硅薄膜，然后通过激光快速热退火工艺将非晶硅薄膜转化为多晶硅薄膜，然后对多晶硅薄膜进行图案化，形成第二有源层30。
然后采用绝缘材料在第二有源层30背向基底10的表面制作第二栅极绝缘层31，再采用导电材料在第二栅极绝缘层31背向基底10的表面制作第二栅极32，第二栅极32与第二有源层30之间相互绝缘，第二栅极32在第二有源层30上的正投影能够将第二有源层30分割成相互独立的第三部分和第四部分。
在制作完第二栅极32和第二栅极绝缘层31之后，可沉积形成层间绝缘层40，该层间绝缘层40至少能够同时覆盖第二有源层30以及氧化物晶体管中的阻挡层21，层间绝缘层40可选用的材料多种多样，示例性的，包括：SiOx、SiNx、SiON等介质材料，或各种新型的有机绝缘材料，或高介电常数材料如AlOx，HfOx，TaOx等。
形成层间绝缘层40之后，可通过一次构图工艺在层间绝缘层40上同时形成第一接触孔、第二接触孔、第三接触孔和第四接触孔，其中第三接触孔暴露第三部分中的至少部分，第四接触孔暴露第四部分中的至少部分；然后在层间绝缘层40背向基底10的一侧沉积形成导电膜层，该导电膜层覆盖层间绝缘层40背向基底10的表面，并填充在第一接触孔、第二接触孔、第一开口、第三接触孔和第四接触孔中，然后对导电膜层进行一次构图，同时形成第一栅极25、第一输入电极23、第一输出电极24、第二输入电极33和第二输出电极34，且第一栅极25通过第一开口与第一栅极绝缘层22接触，第一输入电极23通过第一接触孔与第一有源层20接触，第一输出电极24通过第二接触孔与第一有源层20接触，第二输入电极33通过第三接触孔与第三部分接触，第二输出电极34通过第四接触孔与第四部分接触。
显示基板中采用上述结构的低温多晶硅晶体管时，能够将低温多晶硅晶体管与氧化物晶体管设置在同一水平面，这样不仅减少了显示基板的层叠数量，很好的降低了显示基板内部的段差，提升了显示均匀性，而且，对于底发射型的显示基板，更有助于提升显示亮度。另外，显示基板中采用上述结构的低温多晶硅晶体管时，低温多晶硅晶体管中的部分功能图形和氧化物晶体管中的部分功能图形能够在同一次构图工艺中同时形成，很大程度上减少了在制作显示基板的过程中，利用掩膜板进行构图的次数，从而有效减化了显示基板的制作工艺流程，降低了显示基板的制作成本。
此外，显示基板中采用上述结构的低温多晶硅晶体管时，在制作完层间绝缘层40之后，再形成氧化物晶体管中的第一栅极绝缘层22，使得在形成氧化物晶体管中的第一栅极绝缘层22之前，所有高温工艺均已完成，从而很好的抑制了氢向氧化物晶体管中的第一有源层20扩散。
在一些实施例中，可设置第二栅极绝缘层31在基底10上的正投影与第二栅极32在基底10上的正投影重合。
具体地，当设置第二栅极绝缘层31在基底10上的正投影与第二栅极32在基底10上的正投影重合时，在制作上述第二栅极绝缘层31和第二栅极32时，可先采用绝缘材料，在第二有源层30背向基底10的表面沉积形成第二栅极绝缘薄膜，然后采用导电材料，在第二栅极绝缘薄膜背向基底10的表面沉积形成导电材料薄膜，然后在导电材料薄膜背向基底10的表面形成光刻胶，对光刻胶进行曝光显影，形成光刻胶保留区域和光刻胶去除区域，其中光刻胶保留区域与第二栅极32相对应，光刻胶去除区域与除第二栅极32所在区域之外的其它区域对应，然后利用显影液对曝光后的光刻胶进行显影，将位于光刻胶去除区域的光刻胶去除，接着对位于光刻胶去除区域的导电材料薄膜进行刻蚀，以将位于光刻胶去除区域的导电材料薄膜完全去除，最后将位于光刻胶保留区域的光刻胶全部剥离，位于光刻胶保留区域的导电材料薄膜即作为第二栅极32。
在制作第二栅极32后，可以以第二栅极32为掩膜，对第二栅极绝缘薄膜进行刻蚀，将未被第二栅极32覆盖的第二栅极绝缘薄膜去除，剩余的被第二栅极32覆盖的第二栅极绝缘薄膜即作为第二栅极绝缘层31。
可见，当设置第二栅极绝缘层31在基底10上的正投影与第二栅极32在基底10上的正投影重合时，可采用自对准工艺制作第二栅极32和第二栅极绝缘层31，减化了对第二栅极绝缘层31的构图过程，从而有效减化了显示基板的制作工艺流程，降低了显示基板的制作成本。
上述实施例提供的显示基板中，像素驱动电路的具体结构可根据实际需要设置，示例性的，像素驱动电路中包括多个晶体管，这些晶体管中包括具有开关功能的开关晶体管，还包括具有驱动功能的驱动晶体管。在一些实施例中，可将低温多晶硅晶体管作为像素驱动电路中的驱动晶体管，氧化物晶体管作为像素驱动电路中的开关晶体管。
具体地，如图3所示，当低温多晶硅晶体管作为像素驱动电路中的驱动晶体管，氧化物晶体管作为像素驱动电路中用于输入数据信号的开关晶体管时，氧化物晶体管的第一输入电极34可与显示基板中的数据信号线50连接，氧化物晶体管的第一输出电极33可与低温多晶硅晶体管的第二栅极25连接。
由于低温多晶硅薄膜晶体管迁移率高，可以加快对像素电容的充电速度，金属氧化物薄膜晶体管具有更低的泄漏电流，因此，将低温多晶硅晶体管作为像素驱动电路中的驱动晶体管，氧化物晶体管作为像素驱动电路中的开关晶体管，能够实现将这两种晶体管的优势相结合，有助于提高显示基板的分辨率和显示画质的品质，还能够更好的降低功耗。
本发明实施例还提供了一种显示装置，包括上述实施例提供的显示基板。
上述实施例提供的显示基板中，能够避免氢对金属氧化物晶体管中的有源层产生损伤，保证所制作的显示基板的可靠性；同时还具有结构简单、制作工艺简单，制作成本低、能够实现高分辨率、高显示画质，以及更好的降低功耗等优点，因此本发明实施例提供的显示装置在包括上述实施例提供的显示基板时，同样具有上述优点，此处不再赘述。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于产品实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种显示基板的制作方法，包括在基底上制作像素驱动电路的步骤，所述像素驱动电路包括氧化物晶体管和低温多晶硅晶体管，其特征在于，该步骤具体包括：
在所述基底上制作所述氧化物晶体管的第一有源层；
在所述第一有源层背向所述基底的一侧制作阻挡层，所述阻挡层在所述基底上的正投影覆盖所述第一有源层在所述基底上的正投影；
在所述基底上制作所述低温多晶硅晶体管；
在所述基底上制作所述氧化物晶体管的第一栅极绝缘层、第一栅极、第一输入电极和第一输出电极。
2.根据权利要求1所述的显示基板的制作方法，其特征在于，制作所述阻挡层的步骤具体包括：
采用金属材料制作所述阻挡层；
制作所述氧化物晶体管的第一栅极绝缘层、第一栅极、第一输入电极和第一输出电极的步骤具体包括：
在所述阻挡层背向所述基底的一侧，制作完全覆盖所述阻挡层的层间绝缘层，并在所述层间绝缘层上形成暴露部分所述阻挡层的第一开口，被暴露所述阻挡层将未被暴露的所述阻挡层分割成相互独立的第一部分和第二部分，所述第一部分和所述第二部分均覆盖部分所述第一有源层；
对暴露的所述阻挡层进行氧化，使暴露的所述阻挡层变为所述第一栅极绝缘层；
在所述层间绝缘层上形成第一接触孔和第二接触孔，其中所述第一接触孔暴露所述第一部分中的至少部分，所述第二接触孔暴露所述第二部分中的至少部分；
制作所述第一栅极、所述第一输入电极和所述第一输出电极，使所述第一栅极通过所述第一开口与所述第一栅极绝缘层接触，所述第一输入电极通过所述第一接触孔与所述第一部分接触，所述第一输出电极通过所述第二接触孔与所述第二部分接触。
3.根据权利要求1所述的显示基板的制作方法，其特征在于，制作所述阻挡层的步骤具体包括：
采用具有预设致密度的绝缘材料制作所述阻挡层，所述阻挡层复用为所述第一栅极绝缘层；
制作所述氧化物晶体管的第一栅极、第一输入电极和第一输出电极的步骤具体包括：
在所述阻挡层背向所述基底的一侧，制作完全覆盖所述阻挡层的层间绝缘层，并在所述层间绝缘层上形成第一开口、第一接触孔和第二接触孔，其中所述第一开口暴露部分所述阻挡层，被暴露所述阻挡层将未被暴露的所述阻挡层分割成相互独立的第一部分和第二部分，所述第一部分和所述第二部分均覆盖部分所述第一有源层；所述第一接触孔贯穿所述层间绝缘层和所述阻挡层的第一部分，暴露部分所述第一有源层，所述第二接触孔贯穿所述层间绝缘层和所述阻挡层的第二部分，暴露部分所述第一有源层；
制作所述第一栅极、所述第一输入电极和所述第一输出电极，使所述第一栅极通过所述第一开口与所述第一栅极绝缘层接触，所述第一输入电极通过所述第一接触孔与所述第一有源层接触，所述第一输出电极通过所述第二接触孔与所述第一有源层接触。
4.根据权利要求2或3所述的显示基板的制作方法，其特征在于，制作所述低温多晶硅晶体管的步骤具体包括：
制作与所述第一有源层同层设置的第二有源层；
在所述第二有源层背向所述基底的表面制作第二栅极绝缘层，并在所述第二栅极绝缘层背向所述基底的表面制作所述第二栅极，所述第二栅极在所述第二有源层上的正投影将所述第二有源层分割成相互独立的第三部分和第四部分；
在制作所述层间绝缘层时，将所述层间绝缘层延伸至完全覆盖所述第二有源层；
在制作所述第一接触孔和所述第二接触孔的工艺中，同时制作第三接触孔和第四接触孔，所述第三接触孔暴露所述第三部分中的至少部分，所述第四接触孔暴露所述第四部分中的至少部分；
在制作所述第一栅极、所述第一输入电极和所述第一输出电极的工艺中，同时制作第二输入电极和第二输出电极，其中所述第二输入电极通过所述第三接触孔与所述第三部分接触，所述第二输出电极通过所述第四接触孔与所述第四部分接触。
5.根据权利要求4所述的显示基板的制作方法，其特征在于，制作所述第二栅极绝缘层和所述第二栅极的步骤具体包括：
形成第二栅极绝缘薄膜；
在所述第二栅极绝缘薄膜背向所述基底的一侧形成导电材料薄膜；
对所述导电材料薄膜进行图形化，形成所述第二栅极；
以所述第二栅极为掩膜，对所述第二栅极绝缘薄膜进行刻蚀，形成所述第二栅极绝缘层。
6.一种显示基板，其特征在于，采用如权利要求1～5中任一项所述的显示基板的制作方法制作，所述显示基板包括基底和设置在所述基底上的像素驱动电路，像素驱动电路包括氧化物晶体管和低温多晶硅晶体管；其中，
所述氧化物晶体管包括第一有源层，设置在所述第一有源层背向所述基底的一侧的阻挡层，所述阻挡层在所述基底上的正投影覆盖所述第一有源层在所述基底上的正投影；所述氧化物晶体管还包括第一栅极绝缘层、第一栅极、第一输入电极和第一输出电极。
7.根据权利要求6所述的显示基板，其特征在于，所述氧化物晶体管还包括完全覆盖所述阻挡层的层间绝缘层，所述层间绝缘层上设置有第一开口，所述第一开口在所述基底上的正投影与部分所述阻挡层在所述基底上的正投影重叠，该部分所述阻挡层将其余所述阻挡层分割成相互独立的第一部分和第二部分，所述第一部分和所述第二部分均覆盖部分所述第一有源层，该部分所述阻挡层包括金属氧化物图形，且能够作为所述第一栅极绝缘层，其余所述阻挡层包括金属图形；
所述层间绝缘层上还设置有第一接触孔和第二接触孔，其中所述第一接触孔在所述基底上的正投影与所述第一部分中的至少部分在所述基底上的正投影重叠，所述第二接触孔在所述基底上的正投影与所述第二部分中的至少部分在所述基底上的正投影重叠；
所述第一栅极通过所述第一开口与所述第一栅极绝缘层接触，所述第一输入电极通过所述第一接触孔与所述第一部分接触，所述第一输出电极通过所述第二接触孔与所述第二部分接触。
8.根据权利要求6所述的显示基板，其特征在于，所述氧化物晶体管还包括完全覆盖所述阻挡层的层间绝缘层，所述层间绝缘层上设置有第一开口，所述第一开口在所述基底上的正投影与部分所述阻挡层在所述基底上的正投影重叠，该部分所述阻挡层将其余所述阻挡层分割成相互独立的第一部分和第二部分，所述第一部分和所述第二部分均覆盖部分所述第一有源层，所述阻挡层包括具有预设致密度的绝缘图形，且能够作为所述第一栅极绝缘层；
所述层间绝缘层上还设置有第一接触孔和第二接触孔，所述第一接触孔贯穿所述层间绝缘层和所述阻挡层的第一部分，所述第二接触孔贯穿所述层间绝缘层和所述阻挡层的第二部分；
所述第一栅极通过所述第一开口与所述第一栅极绝缘层接触，所述第一输入电极通过所述第一接触孔与所述第一有源层接触，所述第一输出电极通过所述第二接触孔与所述第一有源层接触。
9.根据权利要求7或8所述的显示基板，其特征在于，所述低温多晶硅晶体管包括：
与所述第一有源层同层设置的第二有源层；
设置在所述第二有源层背向所述基底的表面的第二栅极绝缘层；以及，
设置在所述第二栅极绝缘层背向所述基底的表面的第二栅极，所述第二栅极在所述第二有源层上的正投影将所述第二有源层分割成相互独立的第三部分和第四部分；
所述层间绝缘层延伸至完全覆盖所述第二有源层，所述层间绝缘层上还设置有第三接触孔和第四接触孔，所述第三接触孔在所述基底上的正投影与所述第三部分中的至少部分在所述基底上的正投影重叠，所述第四接触孔在所述基底上的正投影与所述第四部分中的至少部分在所述基底上的正投影重叠；
所述低温多晶硅晶体管还包括第二输入电极和第二输出电极，其中所述第二输入电极通过所述第三接触孔与所述第三部分接触，所述第二输出电极通过所述第四接触孔与所述第四部分接触。
10.根据权利要求9所述的显示基板，其特征在于，所述第二栅极绝缘层在所述基底上的正投影与所述第二栅极在所述基底上的正投影重合。
11.根据权利要求6所述的显示基板，其特征在于，所述低温多晶硅晶体管作为所述像素驱动电路中的驱动晶体管，所述氧化物晶体管作为所述像素驱动电路中的开关晶体管。
12.一种显示装置，其特征在于，包括如权利要求6～11中任一项所述的显示基板。
CN201910593866.0A 2019-07-03 2019-07-03 一种显示基板及其制作方法、显示装置 Active CN110299322B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910593866.0A CN110299322B (zh) 2019-07-03 2019-07-03 一种显示基板及其制作方法、显示装置
US16/915,142 US11315963B2 (en) 2019-07-03 2020-06-29 Display substrate and method for preparing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910593866.0A CN110299322B (zh) 2019-07-03 2019-07-03 一种显示基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN110299322A true CN110299322A (zh) 2019-10-01
CN110299322B CN110299322B (zh) 2022-03-08

Family

ID=68030135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910593866.0A Active CN110299322B (zh) 2019-07-03 2019-07-03 一种显示基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US11315963B2 (zh)
CN (1) CN110299322B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420749A (zh) * 2020-11-16 2021-02-26 武汉华星光电半导体显示技术有限公司 显示面板
CN113130568A (zh) * 2019-12-31 2021-07-16 乐金显示有限公司 显示装置及其制造方法
WO2022061524A1 (zh) * 2020-09-22 2022-03-31 京东方科技集团股份有限公司 显示基板、显示面板及显示装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024842A (zh) * 2009-09-22 2011-04-20 三星移动显示器株式会社 显示器及其制造方法
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置
CN103715226A (zh) * 2013-12-12 2014-04-09 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置
CN103972299A (zh) * 2014-04-28 2014-08-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN104538352A (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104617152A (zh) * 2015-01-27 2015-05-13 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
CN104934481A (zh) * 2014-03-21 2015-09-23 北京大学深圳研究生院 一种薄膜晶体管及其制备方法
CN106384727A (zh) * 2016-09-30 2017-02-08 昆山国显光电有限公司 薄膜晶体管装置制备方法和薄膜晶体管装置
CN106783921A (zh) * 2016-12-22 2017-05-31 深圳市华星光电技术有限公司 有机发光显示面板及其制作方法
CN107004682A (zh) * 2014-02-25 2017-08-01 乐金显示有限公司 具有多种类型的薄膜晶体管的显示器背板
CN107170747A (zh) * 2016-03-07 2017-09-15 株式会社日本显示器 半导体器件、显示装置和上述装置的制造方法
US20180175076A1 (en) * 2016-12-15 2018-06-21 Samsung Display Co., Ltd. Transistor array panel and display device including the same
CN109148477A (zh) * 2018-07-20 2019-01-04 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及显示面板
CN109244082A (zh) * 2018-08-30 2019-01-18 天马微电子股份有限公司 显示面板及其制备方法、显示装置
CN109273404A (zh) * 2017-07-12 2019-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
US20190115373A1 (en) * 2016-04-08 2019-04-18 Innolux Corporation Display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102298336B1 (ko) * 2014-06-20 2021-09-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US9911762B2 (en) * 2015-12-03 2018-03-06 Innolux Corporation Display device
CN108122759B (zh) * 2016-11-30 2021-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024842A (zh) * 2009-09-22 2011-04-20 三星移动显示器株式会社 显示器及其制造方法
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置
CN103715226A (zh) * 2013-12-12 2014-04-09 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置
CN107004682A (zh) * 2014-02-25 2017-08-01 乐金显示有限公司 具有多种类型的薄膜晶体管的显示器背板
CN104934481A (zh) * 2014-03-21 2015-09-23 北京大学深圳研究生院 一种薄膜晶体管及其制备方法
CN103972299A (zh) * 2014-04-28 2014-08-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN104538352A (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104617152A (zh) * 2015-01-27 2015-05-13 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
CN107170747A (zh) * 2016-03-07 2017-09-15 株式会社日本显示器 半导体器件、显示装置和上述装置的制造方法
US20190115373A1 (en) * 2016-04-08 2019-04-18 Innolux Corporation Display device
CN106384727A (zh) * 2016-09-30 2017-02-08 昆山国显光电有限公司 薄膜晶体管装置制备方法和薄膜晶体管装置
US20180175076A1 (en) * 2016-12-15 2018-06-21 Samsung Display Co., Ltd. Transistor array panel and display device including the same
CN106783921A (zh) * 2016-12-22 2017-05-31 深圳市华星光电技术有限公司 有机发光显示面板及其制作方法
CN109273404A (zh) * 2017-07-12 2019-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN109148477A (zh) * 2018-07-20 2019-01-04 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及显示面板
CN109244082A (zh) * 2018-08-30 2019-01-18 天马微电子股份有限公司 显示面板及其制备方法、显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130568A (zh) * 2019-12-31 2021-07-16 乐金显示有限公司 显示装置及其制造方法
CN113130568B (zh) * 2019-12-31 2024-03-15 乐金显示有限公司 显示装置及其制造方法
US11985871B2 (en) 2019-12-31 2024-05-14 Lg Display Co., Ltd. Display device and method of manufacturing same
WO2022061524A1 (zh) * 2020-09-22 2022-03-31 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
CN112420749A (zh) * 2020-11-16 2021-02-26 武汉华星光电半导体显示技术有限公司 显示面板
CN112420749B (zh) * 2020-11-16 2024-02-02 武汉华星光电半导体显示技术有限公司 显示面板

Also Published As

Publication number Publication date
CN110299322B (zh) 2022-03-08
US11315963B2 (en) 2022-04-26
US20210005644A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
CN104218041B (zh) 阵列基板及制备方法和显示装置
CN103413812B (zh) 阵列基板及其制备方法、显示装置
CN105470197B (zh) 低温多晶硅阵列基板的制作方法
CN103700706B (zh) 薄膜晶体管制备方法和阵列基板制备方法
CN105702623B (zh) Tft阵列基板的制作方法
CN103681659B (zh) 一种阵列基板、制备方法以及显示装置
TW201032289A (en) Method of fabricating array substrate
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN104965362A (zh) 一种阵列基板及其制备方法、显示装置
CN104638017B (zh) 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
CN110299322A (zh) 一种显示基板及其制作方法、显示装置
CN103872060B (zh) 阵列基板及其制造方法
US10566401B2 (en) Thin film transistor array substrate and preparing method therefor, and OLED display device
CN106981520A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN106409845A (zh) 开关元件及其制备方法、阵列基板以及显示装置
CN108538860A (zh) 顶栅型非晶硅tft基板的制作方法
CN103325841A (zh) 薄膜晶体管及其制作方法和显示器件
CN103928475A (zh) Tft阵列基板、显示面板及其制作方法
CN102969311B (zh) 阵列基板及其制作方法、显示装置
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
CN108400151A (zh) 显示基板及其制作方法、显示装置
CN106373967B (zh) 阵列基板及其制备方法、显示装置
CN108389968A (zh) 薄膜晶体管、其制备方法及显示器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant