CN112420749B - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN112420749B
CN112420749B CN202011279367.3A CN202011279367A CN112420749B CN 112420749 B CN112420749 B CN 112420749B CN 202011279367 A CN202011279367 A CN 202011279367A CN 112420749 B CN112420749 B CN 112420749B
Authority
CN
China
Prior art keywords
layer
insulating layer
metal
display panel
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011279367.3A
Other languages
English (en)
Other versions
CN112420749A (zh
Inventor
彭浩
朴宇成
何家庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202011279367.3A priority Critical patent/CN112420749B/zh
Publication of CN112420749A publication Critical patent/CN112420749A/zh
Application granted granted Critical
Publication of CN112420749B publication Critical patent/CN112420749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种显示面板，所述显示面板包括低温多晶硅型薄膜晶体管以及金属氧化物型薄膜晶体管，所述低温多晶硅型薄膜晶体管以及金属氧化物型薄膜晶体管中配置于多层绝缘层中，在所述多层绝缘层中形成有第一凹槽，所述第一凹槽的上表面覆盖有金属阻隔层，形成的所述金属阻隔层相较无机绝缘层，可更好地阻隔邻近膜层中离子渗透，或者外部光照等易对金属氧化物有源层造成干扰的因子，使得金属氧化物型薄膜晶体管保持性能稳定，从而避免了相关的显示异常发生。

Description

显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板。
背景技术
近年来的显示方案中，有机发光二极管(Organic Light-Emitting Diode，OLED)由于其高对比度，高亮度，鲜艳色彩等特点被越来越多厂商青睐，同时也促进OLED技术在显示领域得到了大幅的发展。但是随着移动设备和可穿戴显示方案发展及目前电池高能量密度方案暂无关键性突破的前提下，使得人们对显示设备功耗要求越来越高。目前OLED小尺寸的主要两大背板技术是低温多晶硅(Low Temperature Poly-Silicon，LTPS)和氧化物半导体(Oxide)，但是由于Oxide正面均一性较难控制，而LTPS载流子迁移率较大，存在漏电流较高的问题，因此低温多晶氧化物(Low Temperature Polycrystalline-Si Oxide，LTPO)技术应运而生。它结合了LTPS和Oxide(如铟镓锌氧化物，IGZO)两者的优异点，形成了一种响应速度快，功耗更低的技术方案。
在LTPO方案中，由于Oxide器件是十分敏感的半导体器件，在被邻近膜层中离子渗透，或者受到外部光照后都将使Oxide器件发生相应地变化，影响器件电性，导致产品显示异常。同时现在移动设备与穿戴方案中OLED显示屏均存在需要折叠，卷曲，等使用场景，LTPO器件由于使用两层有源层，为隔绝相互影响使用多层无机层，需要优化结构方案提升其弯折特性。
发明内容
本发明提供一种显示面板，为基于LTPO型背板的显示面板，可有效解决因氧化物半导体器件自身性能敏感易受环境影响而造成显示异常的问题。
为解决上述问题，第一方面，本发明提供一种显示面板，所述显示面板包括低温多晶硅型薄膜晶体管以及金属氧化物型薄膜晶体管，所述低温多晶硅型薄膜晶体管以及金属氧化物型薄膜晶体管中配置于多层绝缘层中，在所述多层绝缘层中形成有第一凹槽，所述第一凹槽的上表面覆盖有金属阻隔层。
进一步地，所述金属阻隔层保形地覆盖于所述第一凹槽开口周围的绝缘层、第一凹槽的内壁及底面，所述金属阻隔层对应所述第一凹槽的部分形成第二凹槽，所述第二凹槽被有机层完全填充。
进一步地，所述第一凹槽完全贯穿或部分贯穿于所述多层绝缘层中。
进一步地，所述低温多晶硅型薄膜晶体管以及金属氧化物型薄膜晶体管包括：
低温多晶硅有源层；
第一绝缘层，设于所述低温多晶硅有源层上；
第一金属层，设于所述第一绝缘层上，包括第一栅极；
第二绝缘层，设于所述第一金属层上；
金属氧化物有源层，设于所述第二绝缘层上；
第三绝缘层，设于所述金属氧化物有源层上；
第二金属层，设于所述第三绝缘层上，包括第二栅极；
第四绝缘层，设于所述第二金属层上；以及
第三金属层，设于所述第四绝缘层上，包括第一源漏电极、第二源漏电极以及所述金属阻隔层，所述第一绝缘层、第二绝缘层、第三绝缘层以及第四绝缘层中形成有第一接触孔，所述第一源漏电极通过所述第一接触孔与所述低温多晶硅有源层电性连接，所述第三绝缘层以及第四绝缘层中形成有第二接触孔，所述第二源漏电极通过所述第二接触孔与所述金属氧化物有源层电性连接。
进一步地，所述第一凹槽开设于仅形成有所述第一绝缘层、第二绝缘层、第三绝缘层以及第四绝缘层的区域。
进一步地，所述第一金属层包括多条相互平行的第一金属走线，所述第二金属层包括与多条所述的第一金属走线交替且平行设置的多条第二金属走线，所述第一凹槽开设于所述多条的第一金属走线与多条第二金属走线的间隔区域，且与所述低温多晶硅有源层或所述金属氧化物有源层相邻。
进一步地，所述第一凹槽与所述第一接触孔经同一曝光蚀刻图案化工艺形成。
进一步地，所述显示面板还包括设于所述第三金属层上的有机平坦层，所述有机平坦层填充于所述第二凹槽中。
进一步地，在所述第二绝缘层与所述金属氧化物有源层之间，还设有电性改善层以及设于所述电性改善层上的第五绝缘层，所述电性改善层包括与所述第一栅极对应设置的第一电性改善部以及与所述金属氧化物有源层对应设置的第二电性改善部。
进一步地，所述显示面板包括弯折区，以及至少一个与所述弯折区相接的非弯折区，所述第一凹槽对应地设置于所述弯折区。
有益效果：本发明提供了一种显示面板，所述显示面板包括低温多晶硅型薄膜晶体管以及金属氧化物型薄膜晶体管，所述低温多晶硅型薄膜晶体管以及金属氧化物型薄膜晶体管配置于多层绝缘层中，在所述多层绝缘层中形成有第一凹槽，所述第一凹槽的上表面覆盖有金属阻隔层，形成的所述金属阻隔层相较无机绝缘层，可更好地阻隔邻近膜层中离子渗透，或者外部光照等易对金属氧化物有源层造成干扰的因子，使得金属氧化物型薄膜晶体管保持性能稳定，从而避免了相关的显示异常发生。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的现有技术中提供的一种显示面板的截面结构示意图；
图2是本发明实施例提供的一种显示面板的截面结构示意图；
图3是本发明现有技术提供的一种显示面板的平面结构示意图；
图4是本发明实施例提供的一种显示面板的平面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本发明。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
随着显示技术的不断发展，各种新技术新改进层出不穷，其中，具有更快响应速度，以及更低功耗的LTPO型阵列基板在近几年也被各大面板厂商关注，并开展了一系列的研发工作，其中，图1示例性地提供了现有技术中的一种基于LTPO型背板的显示面板的截面结构，具体地，包括如下结构：
基板100；
低温多晶硅有源层101；
第一绝缘层102，设于所述低温多晶硅有源层101上；
第一金属层103，设于所述第一绝缘层上102，包括第一栅极；
第二绝缘层104，设于所述第一金属层103上；
第二金属层105，设于所述第二绝缘层上104；
第三绝缘层106，设于所述第二金属层105上；
金属氧化物有源层107，设于第三绝缘层106上；
第四绝缘层108，设于所述金属氧化物有源层107上；
第三金属层109，设于所述第四绝缘层108上，包括第二栅极，
第五绝缘层110，设于所述第三金属层109上；以及
第四金属层111，设于所述第五绝缘层110上，包括第一源漏电极与第二源漏电极，所述第一绝缘层、第二绝缘层、第三绝缘层以及第四绝缘层中形成有第一接触孔，所述第一源漏电极通过所述第一接触孔与所述低温多晶硅有源层电性连接，所述第三绝缘层以及第四绝缘层中形成有第二接触孔，所述第二源漏电极通过所述第二接触孔与所述金属氧化物有源层电性连接；
以及依次设于所述第四金属层111上的平坦层112，阳极层113，像素定义层114，OLED功能层115和薄膜封装层116。
从上述示出的显示面板结构上看，由于增加了金属氧化物薄膜晶体管，使得显示面板结构层中的无机膜层的层数增加，相应的总厚度也随之增加，从而导致了显示面板的耐弯折性下降，另一方面，又由于金属氧化物半导体材料性质较为活泼敏感，已收到外界因素，例如离子渗透，或者外部光照而发生变化，从而导致显示异常。
基于上述存在的问题，本发明实施例提供了一种显示面板，其截面结构请参阅图2，具体地，所述显示面板包括：低温多晶硅型薄膜晶体管TFT1以及金属氧化物型薄膜晶体管TFT2，必然地，所述低温多晶硅型薄膜晶体管TFT1以及金属氧化物型薄膜晶体管TFT2配置于有多层绝缘层中，在所述依次堆叠的多层绝缘层中形成有第一凹槽G1，所述第一凹槽G1的上表面覆盖有金属阻隔层2111。
在绝缘层中所形成的金属阻隔层，相当于在绝缘层中竖立的纵向屏障，能有效阻隔离子通过绝缘层发生横向扩散的概率，从而降低了氧化物型薄膜晶体管TFT2中的半导体材料受到离子扩散的侵袭而发生性能变化的几率，另一方面，金属阻隔层还起到遮光作用，同时也可一定程度地避免氧化物型薄膜晶体管TFT2中的半导体材料受到外界光照而导致器件发生电性偏移的几率，综上，通过所述金属阻隔层的设置，可有效提升显示面板的显示品质以及可靠性。
进一步地，由于所述第一凹槽G1的宽度较宽，而所覆盖的金属阻隔层2111的厚度相对较薄，使得所述金属阻隔层2111保形地覆盖于所述第一凹槽G1开口周围的绝缘层、第一凹槽G1的内壁及底面，只是填充了所述第一凹槽G1的部分空间，而所述金属阻隔层2111上剩余的空间即为形成的第二凹槽G2，再在所述第二凹槽G2中填充有机层212。如此一来，首先在所述绝缘层中开设凹槽，使得由无机材料构成的绝缘层的弯折应力得到释放，降低了绝缘层开裂的风险，同时在凹槽中填充应力更小的有机层，从而使得显示面板的耐弯折性大大提升。
可以理解的是，上述第一凹槽G1需设置于空白区域，所述空白区域是指未设置栅极，有源层等形成特定图案的功能结构，仅仅设置的绝缘层的区域，而所述第一凹槽G1的宽度需根据显示面板的具体设计方案而定，在满足研发设计需求的前提下可尽量设置的宽一些。
在一些实施例中，根据的实际工艺需求，所述第一凹槽G1可形成于所述多层绝缘层中的所有层，也可即形成于部分层中。
在一些实施例中，所述低温多晶硅型薄膜晶体管以及金属氧化物型薄膜晶体管具体包括如下结构层：
基板200，可为刚性基板或柔性基板，所述柔性基板通常采用聚酰亚胺PI薄膜，在实际应用中，为了增加柔性基板的强度，通常采用双层PI的结构，并在两层基板中形成隔绝层(Barrier Layer)，同时，为了隔绝外界水氧以及其他离子侵袭TFT器件，还在上层PI之上形成有缓冲层(Buffer Layer)，前述的具体结构未在图中具体示出，但本领域技术人员应当很容易理解；
低温多晶硅有源层201；
第一绝缘层202，设于所述低温多晶硅有源层201上；
第一金属层203，设于所述第一绝缘层202上，包括第一栅极，即图中示出的与所述低温多晶硅有源层201沟道区域对应设置的结构；
第二绝缘层204，设于所述第一金属层203上；
金属氧化物有源层207，设于所述第二绝缘层204上，所述金属氧化物有源层207选择本领域的常规材料即可，示例性地，可选用目前应用较多的IGZO(氧化铟镓锌)；
第三绝缘层208，设于所述金属氧化物有源层207上；
第二金属层209，设于所述第三绝缘层208上，包括第二栅极，即图中示出的与所述金属氧化物有源层207沟道区域对应设置的结构；
第四绝缘层210，设于所述第二金属层209上；以及
第三金属层211，设于所述第四绝缘层210上，包括第一源漏电极、第二源漏电极以及所述金属阻隔层2111，相对应地，所述第一凹槽G1由第四绝缘层210开始向下贯穿其他于绝缘层形成，如此一来，所述金属隔绝层2111不需由新增的金属层构成，用于形成第二源漏电极的第三金属层211即可一并形成所述金属隔绝层2111，具体地，通过将第三金属层211进行图案化的光罩进行相应的图案设计，使得所述第三金属层211在图案化工艺后，不仅形成了第二源漏电极，还形成了所述金属隔绝层2111的部分，从图中所示的结构可知，所述金属隔绝层2111可独立地形成，若当金属隔绝层2111形成的位置涉及到第三金属层211的走线部分时，则对应部分的走线保形地覆盖所述第一凹槽G1上，对信号的传输不会产生影响；
另外，所述第一绝缘层202、第二绝缘层204、第三绝缘层208以及第四绝缘层210中形成有第一接触孔，所述第一源漏电极通过所述第一接触孔与所述低温多晶硅有源层201电性连接，所述第三绝缘层208以及第四绝缘层210中形成有第二接触孔，所述第二源漏电极通过所述第二接触孔与所述金属氧化物有源层207电性连接。
在上述描述的具体结构中，所述低温多晶硅有源层201，第一栅极，第一源漏电极以及相应的绝缘层构成了所述低温多晶硅型薄膜晶体管TFT1；所述金属氧化物有源层207，第二栅极，第二源漏电极以及相应的绝缘层构成了所述金属氧化物型薄膜晶体管TFT2。
在一些实施例中，正如前述所提及的，所述第一凹槽G1需设置于空白区域，则不会影响器件性能，具体地，所述第一凹槽G1开设于仅形成有第一绝缘层202、第二绝缘层204、第三绝缘层208以及第四绝缘层210的区域。
进一步地，图3以及图4分别示出了现有技术提供的一种显示面板的平面结构示意图以及本发明实施例提供的一种显示面板的平面结构示意图，两者的差异仅在于是否设置了所述第一凹槽G1，通过对比即可更清楚的示出所述第一凹槽G1可设置的具体位置。另外由于第一绝缘层202、第二绝缘层204、第三绝缘层208以及第四绝缘层210均为整面分布或仅包括接触孔，为了更清楚的表明第一凹槽G1，故未在图3与图4中绘制出前述的四层绝缘层的图案。
图3以及图4提供的显示面板中，具体示出了第一金属层203(包括多条相互平行的第一金属走线)，第二金属层209(包括与多条所述的第一金属走线交替且平行设置的多条第二金属走线)，第三金属层200，低温多晶硅有源层201，金属氧化物有源层207，第一接触孔H1(用于第三金属层200中的第一源漏电极与低温多晶硅有源层201电性连接)，第二接触孔H2(用于第三金属层200中的第二源漏电极与金属氧化物有源层207电性连接)以及第一凹槽G1。
通过对比图3与图4分别提供的显示面板，可明显得知，所述第一凹槽G1通常设置于所述多条的第一金属走线与多条第二金属走线的间隔区域，且与所述低温多晶硅有源层201或所述金属氧化物207有源层相邻。
当然，根据显示面板的具体设计不同，所述第一凹槽G1还可设置于其他任意的空白区域，即未设置有第一金属层203，第二金属层209，低温多晶硅有源层201以及金属氧化物有源层207的区域，本发明对所述第一凹槽G1的具体设置位置不作其他限定。
在一些实施例中，若所述第一凹槽G1单独通过一次曝光蚀刻工艺形成，则会使得显示面板的制备周期增长，成本增加，为了简化显示面板的制备流程，可将所述第一凹槽G1与其他的图案化工艺一并进行，同时，又考虑到，所述第一凹槽G1的深度越深，则对显示面板耐弯折性的改善越佳，也使得金属阻隔层的阻隔效果更好，可将所述第一凹槽G1与所述第一接触孔经同一曝光蚀刻图案化工艺形成，那么理论上，所述第一凹槽G1的深度与所述第一接触孔的深度相同，即，所述第一凹槽G1贯穿地形成于所有的绝缘层(第一绝缘层202、第二绝缘层204、第三绝缘层208以及第四绝缘层210)中。
在一些实施例中，所述第三金属层211上还设有有机平坦层212，所述有机平坦层212即可作为前述的有机层，将所述第二凹槽G2完全填充，并且在所述有机平坦层212对应第一漏极的位置形成有过孔，用于与上层的功能层实现电性导通。
在一些实施例中，为进一步改善显示面板的性能，在所述第二绝缘层204与所述金属氧化物有源层207之间，还设有电性改善层205以及设于所述电性改善层205上的第五绝缘层206，所述电性改善层205包括与所述第一栅极对应设置的第一电性改善部以及与所述金属氧化物有源层207对应设置的第二电性改善部。
在一些实施例中，所述显示面板可以为OLED显示面板，相应地，在所述有机平坦层212上还依次设置有：
阳极层213，通过所述有机平坦层212的过孔与第一漏极电性连接；
像素定义层214，设于所述阳极层213上，并使得所述阳极层213显露；
OLED功能层215，设于所述阳极层213上，与阳极层213构成完整的OLED器件层；以及
薄膜封装层216，设于所述OLED功能层215以及像素定义层214上。
当然所述显示面板也可为其他类型的显示面板，相应地在上述的TFT背板上也包括其他的功能层，具体不再赘述。
在一些实施例中，所述显示面板包括弯折区，以及至少一个与所述弯折区相接的非弯折区(图中未示出)，所述第一凹槽对应地设置于所述弯折区，当然，从利用金属隔绝层进行金属氧化物薄膜晶体管电性善的角度，所述第一凹槽也可同时设置于所述弯折区以及非弯折区。
需要说明的是，上述显示面板的实施例中仅描述了上述结构，可以理解的是，除了上述结构之外，在本发明实施例所提供的显示面板中，还可以根据需要包括任何其他的必要结构，具体此处不作限定。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对其他实施例的详细描述，此处不再赘述。
以上对本发明实施例所提供的一种显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种显示面板，其特征在于，所述显示面板包括低温多晶硅型薄膜晶体管以及金属氧化物型薄膜晶体管，所述低温多晶硅型薄膜晶体管包括低温多晶硅有源层、第一栅极、以及第一源漏电极，所述金属氧化物型薄膜晶体管包括金属氧化物有源层、第二栅极以及第二源漏电极，所述显示面板包括：
基板；
所述低温多晶硅有源层，设于所述基板上；
第一绝缘层，设于所述低温多晶硅有源层上；
第一金属层，设于所述第一绝缘层上，包括所述第一栅极；
第二绝缘层，设于所述第一金属层上；
所述金属氧化物有源层，设于所述第二绝缘层上；
第三绝缘层，设于所述金属氧化物有源层上；
第二金属层，设于所述第三绝缘层上，包括所述第二栅极；
第四绝缘层，设于所述第二金属层上；以及
第三金属层，设于所述第四绝缘层，包括所述第一源漏电极、所述第二源漏电极以及金属阻隔层；
其中，所述显示面板还包括第一凹槽，所述第一凹槽在所述基板上的正投影邻近于所述金属氧化物有源层在所述基板上的正投影；
所述第一凹槽依次贯穿所述第四绝缘层、所述第三绝缘层、所述第二绝缘层、所述第二绝缘层以及所述第一绝缘层，并露出所述基板的部分表面，所述金属阻隔层保形覆盖所述第一凹槽的底面和内壁。
2.如权利要求1所述的显示面板，其特征在于，所述金属阻隔层还保形地覆盖于所述第一凹槽开口周围的绝缘层，所述金属阻隔层对应所述第一凹槽的部分形成第二凹槽，所述第二凹槽被有机层完全填充。
3.如权利要求1所述的显示面板，其特征在于，所述第一绝缘层、第二绝缘层、第三绝缘层以及第四绝缘层中形成有第一接触孔，所述第一源漏电极通过所述第一接触孔与所述低温多晶硅有源层电性连接，所述第三绝缘层以及第四绝缘层中形成有第二接触孔，所述第二源漏电极通过所述第二接触孔与所述金属氧化物有源层电性连接。
4.如权利要求3所述的显示面板，其特征在于，所述第一凹槽开设于仅形成有所述第一绝缘层、所述第二绝缘层、所述第三绝缘层以及所述第四绝缘层的区域。
5.如权利要求4所述的显示面板，其特征在于，所述第一金属层包括多条相互平行的第一金属走线，所述第二金属层包括与多条所述的第一金属走线交替且平行设置的多条第二金属走线，所述第一凹槽开设于所述多条的第一金属走线与多条第二金属走线的间隔区域，且与所述低温多晶硅有源层或所述金属氧化物有源层相邻。
6.如权利要求3所述的显示面板，其特征在于，所述第一凹槽与所述第一接触孔经同一曝光蚀刻图案化工艺形成。
7.如权利要求2所述的显示面板，其特征在于，所述显示面板还包括设于所述第三金属层上的有机平坦层，所述有机平坦层填充于所述第二凹槽中。
8.如权利要求3所述的显示面板，其特征在于，在所述第二绝缘层与所述金属氧化物有源层之间，还设有电性改善层以及设于所述电性改善层上的第五绝缘层，所述电性改善层包括与所述第一栅极对应设置的第一电性改善部以及与所述金属氧化物有源层对应设置的第二电性改善部。
9.如权利要求1所述的显示面板，其特征在于，所述显示面板包括弯折区，以及至少一个与所述弯折区相接的非弯折区，所述第一凹槽对应地设置于所述弯折区。
CN202011279367.3A 2020-11-16 2020-11-16 显示面板 Active CN112420749B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011279367.3A CN112420749B (zh) 2020-11-16 2020-11-16 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011279367.3A CN112420749B (zh) 2020-11-16 2020-11-16 显示面板

Publications (2)

Publication Number Publication Date
CN112420749A CN112420749A (zh) 2021-02-26
CN112420749B true CN112420749B (zh) 2024-02-02

Family

ID=74832673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011279367.3A Active CN112420749B (zh) 2020-11-16 2020-11-16 显示面板

Country Status (1)

Country Link
CN (1) CN112420749B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113241362B (zh) * 2021-06-02 2022-11-01 武汉华星光电半导体显示技术有限公司 显示面板及电子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107819005A (zh) * 2016-08-31 2018-03-20 乐金显示有限公司 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法
CN109148491A (zh) * 2018-11-01 2019-01-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN110164979A (zh) * 2019-05-31 2019-08-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示面板
CN110299322A (zh) * 2019-07-03 2019-10-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN111785758A (zh) * 2020-07-17 2020-10-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN111863841A (zh) * 2020-07-30 2020-10-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107819005A (zh) * 2016-08-31 2018-03-20 乐金显示有限公司 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法
CN109148491A (zh) * 2018-11-01 2019-01-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN110164979A (zh) * 2019-05-31 2019-08-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示面板
CN110299322A (zh) * 2019-07-03 2019-10-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN111785758A (zh) * 2020-07-17 2020-10-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN111863841A (zh) * 2020-07-30 2020-10-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN112420749A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
CN109935730B (zh) 显示基板及其制备方法、显示装置
US10916609B2 (en) Array substrate and method for manufacturing array substrate
CN109904211A (zh) 一种阵列基板、其制作方法、显示面板及显示装置
CN107579003B (zh) 薄膜晶体管及制作方法、显示基板及制作方法、显示装置
TWI555187B (zh) 有機電激發光顯示器及其製造方法
WO2021212313A1 (zh) 显示基板及其制备方法、显示装置
CN108039357B (zh) 一种有机发光显示面板和电子设备
CN111524952B (zh) 显示基板及其制备方法、显示装置
CN108198838A (zh) 显示面板及其制作方法
CN110556386A (zh) 驱动背板及其制备方法、显示面板
CN112420749B (zh) 显示面板
CN114141849A (zh) 显示面板及其制作方法、显示装置
CN111933671B (zh) 一种显示基板及其制作方法、显示面板
CN116600612B (zh) 显示面板、显示装置及显示面板的制备方法
CN111081721B (zh) 显示面板及显示装置
CN115552612A (zh) 显示基板及其制备方法、显示装置
CN112736092B (zh) 阵列基板及其制备方法、显示面板
WO2024036766A1 (zh) 阵列基板及显示面板
CN113178524B (zh) 显示面板及显示面板制作方法、显示装置
CN112289948B (zh) 有机发光二极体显示面板及其制作方法
CN114400293B (zh) 显示面板及其制备方法
CN112071866B (zh) 显示面板及制备方法
KR100738583B1 (ko) 전계발광소자 및 그의 제조방법
CN118102811A (zh) 一种显示面板及显示装置
US20230217750A1 (en) Light emitting display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant