CN103219284B - Tft阵列基板、tft阵列基板的制作方法及显示装置 - Google Patents
Tft阵列基板、tft阵列基板的制作方法及显示装置 Download PDFInfo
- Publication number
- CN103219284B CN103219284B CN201310088468.6A CN201310088468A CN103219284B CN 103219284 B CN103219284 B CN 103219284B CN 201310088468 A CN201310088468 A CN 201310088468A CN 103219284 B CN103219284 B CN 103219284B
- Authority
- CN
- China
- Prior art keywords
- layer
- holding wire
- grid line
- via hole
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000010409 thin film Substances 0.000 title abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 238000009413 insulation Methods 0.000 claims description 39
- 238000000059 patterning Methods 0.000 claims description 36
- 238000002161 passivation Methods 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000012212 insulator Substances 0.000 abstract 2
- 239000010408 film Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 6
- 230000004308 accommodation Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004706 metal oxides Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种TFT阵列基板、TFT阵列基板的制作方法及显示装置，以解决现有技术中过多使用掩膜板的问题。本发明提供的TFT阵列基板包括：栅线、栅电极、栅绝缘层、有源层、源漏电极、残余半导体层、信号线和形成在信号线和残余半导体层上的过孔，该过孔的侧壁使栅绝缘层、信号线和残余半导体层的侧断面暴露，底面使栅线表面暴露，并且过孔内形成有使信号线与栅线电性连接的搭接导电层。本发明中采用一次构图工艺形成位于栅电极上方的有源层、源极和漏极，以及位于栅线上方的残余半导体层和覆盖残余半导体层的信号线，能够减少掩膜板的使用。
Description
技术领域
本发明涉及显示器制作领域，尤其涉及一种TFT阵列基板、TFT阵列基板的制作方法及显示装置。
背景技术
薄膜晶体管液晶显示器（Thin Film Transistor Liquid Crystal Display，简称TFT-LCD）的主体结构包括对盒在一起并将液晶夹设其间的阵列基板和彩膜基板，阵列基板上形成有栅线、数据线以及以矩阵方式排列的薄膜晶体管和像素电极等。
如图1所示为现有的TFT阵列基板制作流程图，包括：
步骤S101：形成栅电极1和栅线2。
在基板上沉积栅极金属材料，并利用掩膜板刻蚀形成栅电极1和栅线2，如图2A所示。
步骤S102：形成栅绝缘层3和有源层4。
在栅电极1和栅线2之上沉积形成栅绝缘层3，并在栅绝缘层3上沉积半导体层，并利用掩膜板刻蚀形成位于栅电极1上方的有源层4，如图2B所示。
步骤S103：形成像素电极6。
在有源层4上方沉积透明导电薄膜并利用掩膜板对该透明导电薄膜进行图案化处理，形成像素电极6，如图2C所示。
步骤S104：形成电性连接栅线与信号线的栅过孔9。
利用掩膜板，在栅绝缘层3对应待形成信号线的位置处进行打孔，形成栅过孔9，以使后续形成的信号线通过该栅过孔9与栅线2电性连接，如图2D所示。
步骤S105：沉积金属层，形成信号线5和源极51、漏极52。
在形成有栅过孔9的栅绝缘层上方沉积金属层，并利用掩膜板形成位于栅电极1和有源层4之上的源极51和漏极52，并且漏极52与像素电极6连接，在形成源漏极的同时还需要形成位于栅线2上方的信号线5，并且信号线5通过栅过孔9与栅线2电性连接，如图2E所示。
步骤S106：在源漏电极层上形成钝化层7，并利用掩膜板对钝化层7进行图案化处理，形成连接公共电极与信号线的钝化层过孔10，如图2F所示。
步骤S107：在钝化层7上沉积公共电极层，并利用掩膜板进行图案化处理，形成公共电极8，并使公共电极8通过钝化层过孔10与信号线5电性连通，从而使得栅线2、信号线5与公共电极8实现互联，如图2G所示。
发明人发现现有的上述TFT阵列基板制作方法，通过在栅绝缘层上打孔然后沉积金属层，使得栅线和信号线实现电性连接，随后再进行源漏极、钝化层等的构图工艺，需要使用七次掩膜板进行图案化处理，而过多的使用掩膜板，将会严重影响产出，使得成本增加和工艺复杂，并且还会导致良率降低。
发明内容
本发明的目的是提供一种TFT阵列基板、TFT阵列基板的制作方法及显示装置，以解决现有技术中过多使用掩膜板的问题。
本发明的目的是通过以下技术方案实现的：
本发明一方面提供了一种TFT阵列基板的制作方法，该方法包括：
在基板上形成栅线和栅电极，并在所述栅线和所述栅电极上方形成栅绝缘层；
在所述栅绝缘层上方依次沉积半导体层和金属层，采用一次构图工艺形成位于所述栅电极上方的有源层、源极和漏极，以及位于所述栅线上方的残余半导体层和覆盖所述残余半导体层的信号线；
对所述信号线、位于信号线下方的残余半导体层以及栅绝缘层进行构图工艺，形成过孔，使所述栅线表面、所述信号线的侧断面和所述位于信号线下方的残余半导体层的侧断面暴露；
在所述过孔位置处形成搭接导电层，使所述信号线与所述栅线电性连接。
本发明另一方面还提供了一种TFT阵列基板，包括：
形成在基板上的栅线和栅电极；
覆盖所述栅线和所述栅电极的栅绝缘层；
形成在所述栅绝缘层上并位于所述栅电极上方的有源层、源极和漏极；
形成在所述栅绝缘层上并位于所述栅线上方的残余半导体层，以及覆盖所述残余半导体层的信号线；
形成在所述信号线和残余半导体层上的过孔，所述过孔的侧壁使所述栅绝缘层、信号线和所述残余半导体层的侧断面暴露，所述过孔的底面使所述栅线表面暴露；
所述过孔内形成有使所述信号线与所述栅线电性连接的搭接导电层。
本发明再一方面还提供了一种显示装置，该显示装置包括上述TFT阵列基板。
本发明提供的TFT阵列基板、TFT阵列基板的制作方法及显示装置，先在栅绝缘层上方沉积半导体层和金属层，然后对沉积在栅绝缘层上方的半导体层和金属层采用一次构图工艺形成有源层、源漏极和位于栅线上方的残余半导体层，以及覆盖残余半导体层的信号线，最后形成侧壁暴露信号线的侧断面和位于信号线下方的残余半导体层的侧断面，底面暴露栅线表面的过孔，并在过孔内形成电性连接信号线和栅线的搭接导电层，不仅能够实现信号线与栅线的电性连接，而且由于采用一次构图工艺，同时对半导体层和金属层进行刻蚀，因此能够减少掩膜板的使用。
附图说明
图1为现有技术中TFT阵列基板制作方法流程图；
图2A-图2G为现有技术中阵列基板形成过程的结构示意图；
图3为本发明提供的TFT阵列基板制作方法流程图；
图4A-图4F为本发明中阵列基板形成过程的结构示意图。
具体实施方式
本发明提供的TFT阵列基板、TFT阵列基板的制作方法及显示装置，对金属层和半导体层可采用同一掩膜板进行一次构图工艺，形成有源层以及覆盖残余半导体层的信号线，并形成侧壁暴露信号线和残余半导体层的侧断面，底面暴露栅线表面的过孔，然后在过孔内形成电性连接信号线和栅线的搭接导电层，不仅能够实现信号线与栅线的电性连接，而且能够减少掩膜板的使用。
实施例一
本发明实施例一提供的TFT阵列基板制作方法，首先在基板上形成栅电极1和栅线2，并在栅线2和栅电极1上方形成栅绝缘层3；然后在栅绝缘层3上方依次沉积半导体层和金属层，并对半导体层和金属层采用同一掩膜板进行一次构图工艺形成位于栅电极1上方的有源层4和源极51和漏极52，以及位于栅线2上方并覆盖残余半导体层401的信号线5；再对信号线5、位于信号线下方的残余半导体层401以及栅绝缘层3进行过孔工艺，形成过孔11，并使过孔11的侧壁暴露信号线5的侧断面和半导体层401的侧断面，底面暴露栅线2的表面；最后在过孔11位置处形成使信号线5与栅线2电性连接的搭接导电层。
本发明实施例中，对金属层和半导体层可采用同一掩膜板进行一次构图工艺，形成有源层以及覆盖残余半导体层的信号线，并形成侧壁暴露信号线和残余半导体层的侧断面，底面暴露栅线表面的过孔，然后在过孔内形成电性连接信号线和栅线的搭接导电层，不仅能够实现信号线与栅线的电性连接，而且能够减少掩膜板的使用。
实施例二
本发明实施例二将结合实际应用对实施例一中上述TFT阵列基板制作方法进行详细说明，当然并不引以为限，本发明实施例二中TFT阵列基板的制作流程如图3所示，包括：
步骤S301：采用第一掩膜板进行第一次构图工艺，形成栅电极1和栅线2。
具体的，本发明实施例中在基板上采用磁控溅射或热蒸发方法沉积栅极金属薄膜后，可利用第一掩膜板进行第一次构图工艺，形成栅电极1和栅线2，如图4A所示。
步骤S302：在步骤S301完成的构图工艺的基础上，依次沉积栅绝缘层、半导体层和金属层。
具体的，本发明实施例中可采用等离子体增强化学气象沉积方法，在栅电极1和栅线2上沉积形成栅绝缘层3，然后在栅绝缘层3上沉积半导体层，本发明实施例中此时并不对半导体层进行构图工艺，而是直接采用磁控溅射或热蒸发方法沉积金属层，然后转入步骤S303。
步骤S303：采用第二掩膜板进行第二次构图工艺，形成有源层4、源极51、漏极52和信号线5。
具体的，本发明实施例中在一次构图工艺中，形成位于栅电极1上方的有源层4、源极51和漏极52，并同时在栅线2上方形成信号线5，本发明实施例中由于采用同一掩膜板对半导体层和金属层进行一次构图工艺，因此本发明实施例中在信号线5、源极51和漏极52下方都会保留有刻蚀后的部分半导体层，有源层4本身就需要位于源极51和漏极52下方并接触。而本发明实施例中与现有技术不同的是，信号线5也会覆盖部分半导体层，本发明实施例将这部分的半导体层称为残余半导体层401。
步骤S304：采用第三掩膜板进行第三次构图工艺，形成侧壁暴露信号线5的侧断面和残余半导体层401的侧断面，底面暴露栅线2的过孔11。
具体的，本发明实施例中需对信号线5、残余半导体层401以及栅绝缘层3进行构图工艺，形成过孔11，并使过孔11的侧壁暴露信号线5的侧断面和残余半导体401的侧断面，底面暴露栅线2的上表面，以使后续能够电性联通栅线2和信号线5。
优选的，本发明实施例中可在第二次构图工艺形成有源层4、源漏极51和信号线5的同时，在预形成过孔的位置处形成一侧壁暴露信号线5的侧断面和半导体层401的侧断面，底面暴露栅绝缘层3表面的容置空间110，如图4B所示；然后在容置空间110暴露位置处的栅绝缘层进行第三次构图工艺，形成一底面暴露栅线2表面的栅过孔9，如图4C所示，容置空间110和栅过孔9一起组成过孔11。
采用上述优选的实施方式，使得后续形成栅过孔9的过程是直接对栅绝缘层3进行单一膜层的构图工艺，更精确控制过孔的尺寸和工艺均匀性。
步骤S305：采用第四掩膜板进行第四次构图工艺，形成像素电极6，同时形成电性连接信号线5与栅线2的搭接导电层12。
优选地，本发明实施例中搭接导电层12采用与形成像素电极6相同的导电材料，在形成像素电极6的同时形成该搭接导电层12。具体的，可在完成上述步骤的阵列基板上沉积透明导电薄膜，利用第四掩膜板进行第四次构图工艺，形成与漏极连接的像素电极的同时，形成电性连接信号线5和栅线2的搭接导电层12，如图4D所示。
具体的，形成像素电极6和搭接导电层12的透明导电薄膜可以由ITO（Indium Tin Oxide，氧化铟锡）、IZO（Indium Zinc Oxide，氧化铟锌）等金属氧化物中的一种或多种构成。
具体的，本发明实施例中可也可采用仅在过孔内沉积导电薄膜，使过孔侧壁暴露出的信号线5和底面暴露出的栅线2电性导通，而无需增加掩膜板使用。当然本发明实施例还可在信号线5的上方以及过孔内均沉积导电薄膜，形成电性连接信号线5和栅线2的搭接导电层12，使二者之间的电性连接更稳定。
步骤S306：采用第五掩膜板进行第五次构图工艺，形成包含有钝化层过孔10的钝化层7。
具体的，本发明实施例中可在完成上述构图工艺的基础上，沉积一层钝化层，并通过第五掩膜板通过构图工艺形成包括钝化层过孔10图形的钝化层7，本发明实施例中钝化层过孔10位于信号线5对应位置上方，并且底面暴露出信号线5的表面，如图4E所示。
步骤S307：通过第六掩膜板进行第六次构图工艺，形成公共电极8于钝化层7之上，公共电极8与信号线5通过钝化层过孔10电性连接，如图4F所示。
本发明实施例中上述形成TFT阵列基板的方法，首先进行栅线和栅电极的构图工艺，然后进行栅绝缘层、半导体层和金属层的沉积，并利用同一掩膜板进行构图工艺形成有源层和信号线等，减少了掩膜板的使用。
进一步的，本发明实施例中在现有技术中需要形成栅过孔的位置处，先形成侧壁暴露有源层和信号线、底面暴露栅绝缘层的过孔，然后对栅绝缘层进行单膜层过孔工艺形成底面暴露栅线的过孔，在保留现有的单膜层刻蚀的工艺基础上，实现掩膜板数量的减少，并能够实现信号线和栅线的连通。同时，本发明实施例中在形成像素电极的同时形成与其位于同一层的搭接导电层，还可在减少掩膜板数量的同时，减少制作工艺步骤。
实施例三
本发明实施例三还提供了一种应用上述实施例的制作方法制作的TFT阵列基板，该TFT阵列基板包括：形成在基板上的栅线2和栅电极1；覆盖栅线2和栅电极1的栅绝缘层3；形成在栅绝缘层3上并位于栅电极2上方的有源层4和源极51和漏极52；形成在栅绝缘层3上并位于栅线上方的残余半导体层401，以及覆盖残余半导体层401的信号线5；并且信号线5、半导体层401以及栅绝缘层3上还具有侧壁暴露信号线5的侧断面和半导体层401的侧断面，底面暴露栅线2表面的过孔11；过孔11内形成有使信号线5与栅线2电性连接的搭接导电层12。
优选的，本发明实施例中过孔11可包括容置空间110和栅过孔9，具体的容置空间110由信号线5和半导体层401通过构图工艺形成，并且侧壁暴露信号线5和半导体层401，底面暴露栅绝缘层3表面；栅过孔9由栅绝缘层3通过过孔工艺形成，并且底面暴露栅线2表面。
进一步优选的，本发明实施例中搭接导电层12为部分位于过孔11内以及部分位于信号线5上方的金属薄膜。
优选的，本发明实施例中TFT阵列基板还包括与漏极相连的像素电极6，且搭接导电层12与像素电极6位于同一层。
进一步优选的，本发明实施例还包括形成于像素电极、搭接导电层和信号线等之上的钝化层；钝化层上对应信号线5的位置处，具有底面暴露出信号线5表面的钝化层过孔10；以及通过钝化层过孔10与信号线5电性连接的公共电极8。
本发明实施例涉及的TFT阵列基板的结构示意图，可参阅图4F。
本发明实施例提供的TFT阵列基板，位于栅线上方的信号线下方具有残余半导体层，因此在制作过程中，可采用同一掩膜板进行一次构图工艺形成有源层、源极、漏极和信号线，减少掩膜板的使用，提升产品产能。
实施例四
本发明实施例四还提供了一种显示装置，该显示装置包括实施例三中的TFT阵列基板，并且除该TFT阵列基板结构与现有显示装置的TFT阵列基板不同以外，其他与现有技术相同，在此不再赘述。
本发明实施例四提供的显示装置中包括的阵列基板，位于栅线上方的信号线下方具有残余半导体层，因此在制作过程中，可采用同一掩膜板进行一次构图工艺形成有源层、源极、漏极和信号线，减少掩膜板的使用，提升产品产能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (5)
1.一种TFT阵列基板的制作方法，其特征在于，该方法包括：
在基板上形成栅线和栅电极，并在所述栅线和所述栅电极上方形成栅绝缘层；
在所述栅绝缘层上方依次沉积半导体层和金属层，采用一次构图工艺形成位于所述栅电极上方的有源层、源极和漏极，以及位于所述栅线上方的残余半导体层和覆盖所述残余半导体层的信号线；
对所述信号线、位于信号线下方的残余半导体层以及栅绝缘层进行构图工艺，形成所述有源层、源极和漏极的同时，暴露所述信号线的侧断面和位于所述信号线下方的残余半导体层的侧断面，并暴露所述栅绝缘层表面，对暴露表面位置处的所述栅绝缘层进行构图工艺，暴露所述栅线表面，形成过孔；
在所述过孔位置处形成搭接导电层，使所述信号线与所述栅线电性连接。
2.如权利要求1所述的方法，其特征在于，所述形成所述搭接导电层的过程包括：
在所述过孔内以及所述信号线的上方沉积导电薄膜，形成电性连接所述信号线与所述栅线的搭接导电层。
3.如权利要求2所述的方法，其特征在于，形成所述搭接导电层的过程具体包括：
沉积透明导电薄膜，通过构图工艺形成像素电极和所述搭接导电层，所述像素电极与所述漏极连接，所述搭接导电层电性连接所述信号线与所述栅线。
4.如权利要求3所述的方法，其特征在于，形成所述像素电极和所述搭接导电层之后，该方法还包括：
沉积钝化层薄膜，通过构图工艺形成钝化层过孔，所述钝化层过孔位于所述信号线对应位置处，且底面暴露出所述信号线的表面。
5.如权利要求4所述的方法，其特征在于，形成所述钝化层过孔后，该方法还包括：
在所述钝化层之上形成公共电极，所述公共电极与所述信号线通过所述钝化层过孔电性连接。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310088468.6A CN103219284B (zh) | 2013-03-19 | 2013-03-19 | Tft阵列基板、tft阵列基板的制作方法及显示装置 |
| PCT/CN2013/077051 WO2014146358A1 (zh) | 2013-03-19 | 2013-06-09 | 阵列基板、阵列基板的制造方法及显示装置 |
| US14/387,504 US9929183B2 (en) | 2013-03-19 | 2013-06-09 | Array substrate, manufacturing method of array substrate and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310088468.6A CN103219284B (zh) | 2013-03-19 | 2013-03-19 | Tft阵列基板、tft阵列基板的制作方法及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103219284A CN103219284A (zh) | 2013-07-24 |
| CN103219284B true CN103219284B (zh) | 2015-04-08 |
Family
ID=48816962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310088468.6A Active CN103219284B (zh) | 2013-03-19 | 2013-03-19 | Tft阵列基板、tft阵列基板的制作方法及显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9929183B2 (zh) |
| CN (1) | CN103219284B (zh) |
| WO (1) | WO2014146358A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576650B (zh) * | 2013-10-12 | 2017-06-30 | 北京京东方光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103500730B (zh) | 2013-10-17 | 2016-08-17 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN104576658B (zh) * | 2014-12-30 | 2017-11-14 | 天马微电子股份有限公司 | 一种阵列基板及其制作方法及显示器 |
| MX2021007864A (es) | 2016-02-23 | 2023-01-31 | Deka Products Lp | Sistema de control de dispositivo de movilidad. |
| US10908045B2 (en) | 2016-02-23 | 2021-02-02 | Deka Products Limited Partnership | Mobility device |
| US10926756B2 (en) | 2016-02-23 | 2021-02-23 | Deka Products Limited Partnership | Mobility device |
| MX2018012565A (es) | 2016-04-14 | 2019-07-08 | Deka Products Lp | Dispositivo de control de usuario para un transportador. |
| KR20180035272A (ko) * | 2016-09-28 | 2018-04-06 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR102373440B1 (ko) | 2017-03-17 | 2022-03-14 | 삼성디스플레이 주식회사 | 디스플레이 패널 및 이를 구비하는 디스플레이 장치 |
| GB2574265B (en) * | 2018-06-01 | 2022-04-06 | Flexenable Ltd | Transistor Arrays |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1702530A (zh) * | 2004-05-27 | 2005-11-30 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| CN1932623A (zh) * | 2000-09-20 | 2007-03-21 | 株式会社日立制作所 | 液晶显示器 |
| CN101452176A (zh) * | 2007-12-05 | 2009-06-10 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
| CN101567391A (zh) * | 2006-01-24 | 2009-10-28 | 友达光电股份有限公司 | 薄膜晶体管的结构 |
| CN102496625A (zh) * | 2011-08-15 | 2012-06-13 | 友达光电股份有限公司 | 薄膜晶体管、画素结构及其制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7220611B2 (en) * | 2003-10-14 | 2007-05-22 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display panel and fabricating method thereof |
| KR100560404B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100654569B1 (ko) * | 2004-12-30 | 2006-12-05 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| JP2008065300A (ja) * | 2006-08-11 | 2008-03-21 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| JP5151408B2 (ja) * | 2007-11-08 | 2013-02-27 | Ｎｌｔテクノロジー株式会社 | 半透過型液晶表示装置 |
| KR101542914B1 (ko) * | 2008-11-05 | 2015-08-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| EP2521180A4 (en) * | 2009-12-29 | 2014-06-25 | Sharp Kk | ACTIVE MATRIX SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF |
| CN102446925B (zh) | 2010-09-30 | 2015-05-20 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示器及阵列基板的制造方法 |
| KR101749757B1 (ko) * | 2010-11-03 | 2017-07-04 | 엘지디스플레이 주식회사 | 고 투과 수평 전계형 액정표시장치 및 그 제조 방법 |
| CN102637631B (zh) * | 2011-06-03 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种薄膜晶体管液晶显示器阵列基板的制造方法 |
| CN102651340B (zh) * | 2011-12-31 | 2014-11-19 | 京东方科技集团股份有限公司 | 一种tft阵列基板的制造方法 |
| CN203117620U (zh) * | 2013-03-19 | 2013-08-07 | 北京京东方光电科技有限公司 | Tft阵列基板及显示装置 |
-
2013
- 2013-03-19 CN CN201310088468.6A patent/CN103219284B/zh active Active
- 2013-06-09 US US14/387,504 patent/US9929183B2/en active Active
- 2013-06-09 WO PCT/CN2013/077051 patent/WO2014146358A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1932623A (zh) * | 2000-09-20 | 2007-03-21 | 株式会社日立制作所 | 液晶显示器 |
| CN1702530A (zh) * | 2004-05-27 | 2005-11-30 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| CN101567391A (zh) * | 2006-01-24 | 2009-10-28 | 友达光电股份有限公司 | 薄膜晶体管的结构 |
| CN101452176A (zh) * | 2007-12-05 | 2009-06-10 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
| CN102496625A (zh) * | 2011-08-15 | 2012-06-13 | 友达光电股份有限公司 | 薄膜晶体管、画素结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103219284A (zh) | 2013-07-24 |
| US9929183B2 (en) | 2018-03-27 |
| US20160163737A1 (en) | 2016-06-09 |
| WO2014146358A1 (zh) | 2014-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103219284B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
| CN101685229B (zh) | 液晶显示器阵列基板的制造方法 | |
| CN101957529B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN102148196B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102148195B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102023432B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN103236440B (zh) | 薄膜晶体管、阵列基板及其制造方法、显示装置 | |
| JP6521534B2 (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
| US9305945B2 (en) | TFT array substrate, manufacturing method of the same and display device | |
| CN103915444A (zh) | 一种阵列基板及其制备方法、液晶显示面板 | |
| CN103489874B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN105552028A (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| CN104133313A (zh) | 阵列基板及其制备方法、液晶显示装置 | |
| CN103545252B (zh) | 阵列基板及其制备方法、液晶显示装置 | |
| US9230995B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN203117620U (zh) | Tft阵列基板及显示装置 | |
| CN103560114A (zh) | 一种tft阵列基板及其制造方法、显示装置 | |
| CN103235456B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN101963726A (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN106373967A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN102610564A (zh) | Tft阵列基板的制作方法 | |
| CN109599363B (zh) | 一种阵列基板及其制造方法 | |
| CN104362153A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103715200A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN101963727B (zh) | Ffs型tft-lcd阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |