KR20180035272A - 디스플레이 장치 - Google Patents
디스플레이 장치 Download PDFInfo
- Publication number
- KR20180035272A KR20180035272A KR1020160124812A KR20160124812A KR20180035272A KR 20180035272 A KR20180035272 A KR 20180035272A KR 1020160124812 A KR1020160124812 A KR 1020160124812A KR 20160124812 A KR20160124812 A KR 20160124812A KR 20180035272 A KR20180035272 A KR 20180035272A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- edge
- pattern
- organic
- short
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims abstract description 406
- 239000012044 organic layer Substances 0.000 claims abstract description 177
- 230000002265 prevention Effects 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000005452 bending Methods 0.000 claims abstract description 53
- 239000011368 organic material Substances 0.000 claims description 55
- 239000010409 thin film Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 23
- 238000005538 encapsulation Methods 0.000 claims description 21
- 239000010408 film Substances 0.000 description 27
- 239000000463 material Substances 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 19
- 239000010936 titanium Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- -1 polyallylate Polymers 0.000 description 7
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- UQEAIHBTYFGYIE-UHFFFAOYSA-N hexamethyldisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)C UQEAIHBTYFGYIE-UHFFFAOYSA-N 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011575 calcium Substances 0.000 description 3
- 238000001125 extrusion Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229920008347 Cellulose acetate propionate Polymers 0.000 description 2
- 239000004697 Polyetherimide Substances 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000006386 neutralization reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000058 polyacrylate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 229920001601 polyetherimide Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229930040373 Paraformaldehyde Natural products 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- HKQOBOMRSSHSTC-UHFFFAOYSA-N cellulose acetate Chemical compound OC1C(O)C(O)C(CO)OC1OC1C(CO)OC(O)C(O)C1O.CC(=O)OCC1OC(OC(C)=O)C(OC(C)=O)C(OC(C)=O)C1OC1C(OC(C)=O)C(OC(C)=O)C(OC(C)=O)C(COC(C)=O)O1.CCC(=O)OCC1OC(OC(=O)CC)C(OC(=O)CC)C(OC(=O)CC)C1OC1C(OC(=O)CC)C(OC(=O)CC)C(OC(=O)CC)C(COC(=O)CC)O1 HKQOBOMRSSHSTC-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 229920006324 polyoxymethylene Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- BDHFUVZGWQCTTF-UHFFFAOYSA-M sulfonate Chemical compound [O-]S(=O)=O BDHFUVZGWQCTTF-UHFFFAOYSA-M 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 238000001931 thermography Methods 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H01L27/3276—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H01L27/3262—
-
- H01L51/0097—
-
- H01L51/5253—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
- H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
- H10K77/111—Flexible substrates
-
- H01L2251/5338—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/311—Flexible OLED
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/341—Short-circuit prevention
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Abstract
디스플레이 장치를 개시한다. 본 발명은 제 1 영역과, 제 2 영역 사이에 위치하는 벤딩 영역을 가지며, 제 1 방향으로 연장된 벤딩축을 중심으로 벤딩된 기판;과, 기판 상에 배치되며, 벤딩 영역에 대응하는 제 1 개구를 가지는 제 1 무기 절연층;과, 제 1 개구의 적어도 일부를 채우는 제 1 유기물층;과, 제 1 영역으로부터 벤딩 영역을 거쳐 제 2 영역으로 연장되며, 제 1 유기물층 상에 배치된 제 1 도전층;을 포함하되, 상기 제 1 도전층에 중첩되는 상기 제 1 유기물층의 적어도 일 가장자리에는 적어도 하나의 제 1 단락 방지 패턴이 배치될 수 있다.
Description
본 발명은 디스플레이 장치에 관한 것이다.
통상적으로, 디스플레이 장치는 스마트 폰, 랩 탑 컴퓨터, 디지털 카메라, 캠코더, 휴대 정보 단말기, 노트북, 태블릿 퍼스널 컴퓨터와 같은 모바일 장치나, 데스크 탑 컴퓨터, 텔레비전, 옥외 광고판, 전시용 디스플레이 장치, 자동차용 계기판, 헤드 업 디스플레이(head up display, HUD)와 같은 전자 장치에 이용할 수 있다.
최근 들어서는, 보다 슬림화된 디스플레이 장치가 출시되고 있다.
플렉서블 디스플레이 장치(flexible display device)는 휴대하기가 용이하고, 다양한 형상의 장치에 적용할 수 있다. 이중에서, 유기 발광 디스플레이 기술을 기반으로 하는 플렉서블 디스플레이 장치가 가장 유력한 플렉서블 디스플레이 장치이다. 플렉서블 디스플레이 장치는 일 방향으로 벤딩될 수 있다.
그러나, 종래의 플렉서블 디스플레이 장치는 박막층의 파손, 예컨대, 도전층의 단락 등과 같은 불량이 발생할 수 있다.
본 발명의 실시예들은 기판 상에 배치된 도전층의 단락을 방지할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명의 일 측면에 따른 디스플레이 장치는, 제 1 영역과, 제 2 영역 사이에 위치하는 벤딩 영역을 가지며, 제 1 방향으로 연장된 벤딩축을 중심으로 벤딩된 기판;과, 상기 기판 상에 배치되며, 상기 벤딩 영역에 대응하는 제 1 개구를 가지는 제 1 무기 절연층;과, 상기 제 1 개구의 적어도 일부를 채우는 제 1 유기물층;과, 상기 제 1 영역으로부터 상기 벤딩 영역을 거쳐 상기 제 2 영역으로 연장되며, 상기 제 1 유기물층 상에 배치된 제 1 도전층;을 포함하되, 상기 제 1 도전층에 중첩되는 상기 제 1 유기물층의 적어도 일 가장자리에는 적어도 하나의 제 1 단락 방지 패턴이 배치될 수 있다.
일 실시예에 있어서, 상기 제 1 도전층은 상기 기판의 제 1 방향으로 이격되게 배치되며, 상기 제 1 단락 방지 패턴은 이웃하는 제 1 도전층 사이의 간격에 대응되는 제 1 유기물층의 적어도 일 가장자리에 배치될 수 있다.
일 실시예에 있어서, 상기 제 1 단락 방지 패턴은 상기 기판의 제 1 방향으로 연장된 제 1 유기물층의 제 1 가장자리를 따라 적어도 하나 패턴화될 수 있다.
일 실시예에 있어서, 상기 제 1 단락 방지 패턴은 상기 제 1 유기물층의 제 1 가장자리로부터 제 1 유기물층의 적어도 일부를 제거한 홈 형상일 수 있다.
일 실시예에 있어서, 상기 제 1 개구에 접하는 제 1 무기 절연층의 제 1 가장자리와, 상기 제 1 개구를 채우는 상기 제 1 유기물층의 제 1 가장자리는 적어도 일부가 중첩되며, 상기 제 1 단락 방지 패턴은 상기 제 1 무기 절연층의 제 1 가장자리와, 상기 제 1 유기물층의 제 1 가장자리 사이의 중첩된 영역에 배치될 수 있다.
일 실시예에 있어서, 상기 제 1 단락 방지 패턴은 상기 제 1 유기물층의 제 1 가장자리로부터 상기 제 1 유기물층의 적어도 일부가 돌출된 돌기 형상일 수 있다.
일 실시예에 있어서, 상기 제 1 개구에 접하는 제 1 무기 절연층의 제 1 가장자리와, 상기 제 1 개구를 채우는 제 1 유기물층의 제 1 가장자리는 적어도 일부가 중첩되며, 상기 제 1 단락 방지 패턴은 상기 제 1 유기물층의 제 1 가장자리로부터 상기 제 1 개구에 반대되는 방향으로 돌출될 수 있다.
일 실시예에 있어서, 상기 제 1 단락 방지 패턴은 다각형 패턴, 원형 패턴, 타원형 패턴, 지그재그형 패턴, 파상형 패턴, 격자형 패턴, 톱니형 패턴 중 어느 하나의 패턴을 포함할 수 있다.
일 실시예에 있어서, 상기 제 1 도전층 상에는 제 2 유기물층이 배치되며, 상기 제 2 유기물층 상에는 기판의 제 1 방향으로 이격된 제 2 도전층이 배치되며, 상기 제 2 유기물층의 일 가장자리에는 적어도 하나의 제 2 단락 방지 패턴이 배치될 수 있다.
일 실시예에 있어서, 상기 제 1 단락 방지 패턴은 상기 제 1 유기물층의 제 1 가장자리로부터 제 1 유기물층의 적어도 일부를 제거한 홈 형상이며, 상기 제 2 단락 방지 패턴은 상기 제 2 유기물층의 제 2 가장자리로부터 제 2 유기물층의 적어도 일부를 제거한 홈 형상일 수 있다.
일 실시예에 있어서, 상기 제 1 개구에 접하는 제 1 무기 절연층의 제 1 가장자리와, 상기 제 1 개구를 채우는 제 1 유기물층의 제 1 가장자리는 적어도 일부가 중첩되며, 상기 제 2 유기물층의 제 2 가장자리는 상기 제 1 유기물층의 제 1 가장자리 바깥으로 연장되며, 상기 제 1 단락 방지 패턴과 제 2 단락 방지 패턴은 상기 기판의 제 1 방향에 교차하는 제 2 방향으로 서로 이격되게 배치될 수 있다.
일 실시예에 있어서, 상기 제 1 단락 방지 패턴은 상기 제 1 유기물층의 제 1 가장자리로부터 상기 제 1 유기물층의 적어도 일부가 돌출된 돌기 형상이며, 상기 제 2 단락 방지 패턴은 상기 제 2 유기물층의 제 2 가장자리로부터 상기 제 2 유기물층의 적어도 일부가 돌출된 돌기 형상일 수 있다.
일 실시예에 있어서, 상기 제 1 개구에 접하는 제 1 무기 절연층의 제 1 가장자리와, 상기 제 1 개구를 채우는 상기 제 1 유기물층의 제 1 가장자리는 적어도 일부가 중첩되며, 상기 제 2 유기물층의 제 2 가장자리는 상기 제 1 유기물층의 제 1 가장자리 바깥으로 연장되며, 상기 제 1 단락 방지 패턴 및 제 2 단락 방지 패턴은 상기 제 1 개구에 반대되는 방향으로 각각 돌출되며, 상기 기판의 제 1 방향에 교차하는 제 2 방향으로 서로 이격되게 배치될 수 있다.
일 실시예에 있어서, 상기 제 1 단락 방지 패턴 및 제 2 단락 방지 패턴은 다각형 패턴, 원형 패턴, 타원형 패턴, 지그재그형 패턴, 파상형 패턴, 격자형 패턴, 톱니형 패턴중 어느 하나의 패턴을 포함할 수 있다.
일 실시예에 있어서, 상기 제 1 도전층과 제 2 도전층은 상기 기판의 제 1 방향으로 동일한 위치에 배치될 수 있다.
일 실시예에 있어서, 상기 제 1 도전층과 제 2 도전층은 상기 기판의 제 1 방향으로 교대로 배치될 수 있다.
일 실시예에 있어서, 상기 제 1 영역, 또는, 제 2 영역에 배치되며, 소스 전극, 드레인 전극, 및 게이트 전극을 포함하는 박막 트랜지스터;와, 상기 제 1 영역 상의 디스플레이 소자를 덮는 박막 봉지층;을 포함하되, 상기 제 1 도전층, 또는, 제 2 도전층은 상기 소스 전극, 드레인 전극, 및 게이트 전극중 어느 하나의 전극과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 제 1 도전층, 또는, 제 2 도전층은 디스플레이 소자에 연결된 배선을 포함할 수 있다.
일 실시예에 있어서, 상기 제 1 방향에 교차하는 제 2 방향으로 상기 제 1 유기물층의 폭은 상기 제 1 개구의 폭보다 넓을 수 있다.
일 실시예에 있어서, 상기 제 1 유기물층은 상기 제 1 개구를 덮을 수 있다.
본 발명의 일 측면에 따른 디스플레이 장치는 기판 상에 배치된 도전층의 단락을 방지할 수 있는 디스플레이 장치를 구현할 수 있다.
본 발명의 효과는 상술한 내용 이외에도, 도면을 참조하여 이하에서 설명할 내용으로부터도 도출될 수 있음은 물론이다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 도시한 사시도이다.
도 2는 도 1의 디스플레이 장치의 일부를 도시한 단면도이다.
도 3은 도 2의 벤딩 영역으로부터 제 2 영역으로 도전층들과 유기물층이 연장된 것을 확대 도시한 평면도이다.
도 4 내지 도 6은 도 3의 변형예를 도시한 것이다.
도 7은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 도시한 단면도이다.
도 8은 도 7의 벤딩 영역으로부터 제 2 영역으로 도전층들과 유기물층들이 연장된 것을 확대 도시한 평면도이다.
도 9는 도 8의 변형예를 도시한 것이다.
도 10은 도 3의 또 다른 변형예를 도시한 것이다.
도 11은 도 5의 또 다른 변형예를 도시한 것이다.
도 12는 본 발명의 또 다른 실시예에 따른 벤딩 영역으로부터 제 2 영역으로 도전층들과 유기물층들이 연장된 것을 확대 도시한 평면도이다.
도 13a는 도 12a의 Ⅰ-Ⅰ 선을 따라 절개 도시한 단면도이다.
도 13b는 도 12의 Ⅱ-Ⅱ 선을 따라 절개 도시한 단면도이다.
도 14는 도 7의 변형예를 도시한 것이다.
도 2는 도 1의 디스플레이 장치의 일부를 도시한 단면도이다.
도 3은 도 2의 벤딩 영역으로부터 제 2 영역으로 도전층들과 유기물층이 연장된 것을 확대 도시한 평면도이다.
도 4 내지 도 6은 도 3의 변형예를 도시한 것이다.
도 7은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 도시한 단면도이다.
도 8은 도 7의 벤딩 영역으로부터 제 2 영역으로 도전층들과 유기물층들이 연장된 것을 확대 도시한 평면도이다.
도 9는 도 8의 변형예를 도시한 것이다.
도 10은 도 3의 또 다른 변형예를 도시한 것이다.
도 11은 도 5의 또 다른 변형예를 도시한 것이다.
도 12는 본 발명의 또 다른 실시예에 따른 벤딩 영역으로부터 제 2 영역으로 도전층들과 유기물층들이 연장된 것을 확대 도시한 평면도이다.
도 13a는 도 12a의 Ⅰ-Ⅰ 선을 따라 절개 도시한 단면도이다.
도 13b는 도 12의 Ⅱ-Ⅱ 선을 따라 절개 도시한 단면도이다.
도 14는 도 7의 변형예를 도시한 것이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(100)를 도시한 사시도이며, 도 2는 도 1의 디스플레이 장치(100)의 일부를 도시한 단면도이다.
도 1 및 도 2를 참조하면, 상기 디스플레이 장치(100)는 기판(101)을 포함한다. 상기 기판(101)은 제 1 방향(+y 방향)으로 연장된 제 1 벤딩 영역(1BA)을 포함한다. 상기 제 1 벤딩 영역(1BA)은 제 1 방향(+y 방향)에 교차하는 제 2 방향(+x 방향)으로 제 1 영역(1A)과 제 2 영역(2A) 사이에 위치할 수 있다. 상기 기판(101)은 제 1 방향(+y 방향)으로 연장된 제 1 벤딩축(1BAX)을 중심으로 벤딩될 수 있다.
상기 기판(101)은 플렉서블, 또는, 벤더블 특성을 가지는 다양한 물질을 포함한다. 예컨대, 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함한다.
상기 제 1 영역(1A)은 디스플레이 영역(DA)을 포함한다. 일 실시예에 있어서, 상기 제 1 영역(1A)은 디스플레이 영역(DA) 외에도 비디스플레이 영역의 일부를 포함할 수 있다. 다른 일 실시예에 있어서, 상기 제 2 영역(2A)도 디스플레이 영역 및/또는 비디스플레이영역을 포함할 수 있다.
상기 디스플레이 영역(DA)에는 디스플레이 소자인 유기 발광 소자(220)가 전기적으로 연결되는 박막 트랜지스터(210)가 배치될 수 있다. 상기 유기 발광 소자(220)가 박막 트랜지스터(210)에 전기적으로 연결된다는 것은, 픽셀 전극(221)이 박막 트랜지스터(210)에 전기적으로 연결되는 것으로 이해될 수 있다.
일 실시예에 있어서, 상기 기판(101)의 디스플레이 영역(DA) 외측의 주변 영역에도 박막 트랜지스터(미도시)가 배치될 수 있다. 주변 영역에 배치된 박막 트랜지스터는 디스플레이 영역(DA) 내에 인가되는 전기적 신호를 제어하기 위한 회로부의 일부일 수 있다.
상기 박막 트랜지스터(210)는 비정질 실리콘, 다결정 실리콘, 또는, 유기 반도체 물질을 포함하는 반도체층(211), 게이트 전극(213), 소스 전극(215a) 및 드레인 전극(215b)을 포함한다. 상기 반도체층(211)과 게이트 전극(213) 사이에는 이들을 절연시키기 위한 게이트 절연막(120)이 배치될 수 있다. 상기 게이트 절연막(120)은 실리콘 옥사이드, 실리콘 나이트라이드 및/또는 실리콘 옥시나이트라이드 등의 무기물을 포함한다.
상기 게이트 전극(213)의 상부에는 층간 절연막(130)이 배치될 수 있다. 상기 층간 절연막(130)은 실리콘 옥사이드, 실리콘 나이트라이드 및/또는 실리콘 옥시나이트라이드 등의 무기물을 포함한다. 상기 소스 전극(215a) 및 드레인 전극(215b)은 상기 층간 절연막(130) 상에 배치될 수 있다. 상기 무기물을 포함하는 절연막(120)(130)은 CVD 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
상기 기판(101)과 박막 트랜지스터(210) 사이에는 실리콘 옥사이드, 실리콘 나이트라이드 및/또는 실리콘 옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(110)이 배치될 수 있다. 상기 버퍼층(110)은 기판(101) 윗면의 평활성을 높이거나, 상기 기판(101) 등으로부터의 불순물이 상기 반도체층(211)으로 침투하는 것을 방지하는 역할을 한다.
상기 박막 트랜지스터(210) 상에는 평탄화층(140)이 배치될 수 있다. 예컨대, 상기 유기 발광 소자(220)가 박막 트랜지스터(210) 상에 배치될 경우, 상기 평탄화층(140)은 박막 트랜지스터(210) 상부를 평탄화시킬 수 있다. 상기 평탄화층(140)은 아크릴, BCB(Benzocyclobutene), 또는, HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
본 실시예에 있어서, 상기 평탄화층(140)은 단층으로 도시되나, 상기 평탄화층(140)은 다층일 수 있는등 다양한 변형이 가능하다. 일 실시예에 있어서, 상기 평탄화층(140)은 디스플레이 영역(DA) 외측에서 개구를 가져서, 상기 디스플레이 영역(DA)의 평탄화층(140)의 일 부분과, 상기 제 2 영역(2A)의 평탄화층(140)의 일부분이 물리적으로 분리될 수 있다. 이것은 외부로부터 침투한 불순물 등이 상기 평탄화층(140) 내부를 통해 디스플레이 영역(DA)의 내부에까지 도달하는 것을 방지하기 위해서이다.
상기 디스플레이 영역(DA) 내에 있어서, 평탄화층(140) 상에는, 픽셀 전극(221), 대향 전극(223) 및 그 사이에 개재되며 발광층을 포함하는 중간층(222)을 구비하는 유기 발광 소자(220)가 배치될 수 있다. 상기 픽셀 전극(221)은 상기 평탄화층(140) 등에 형성된 컨택 홀을 통하여 소스 전극(215a) 및 드레인 전극(215b) 중 어느 하나와 컨택할 수 있다.
상기 평탄화층(140) 상부에는 픽셀 정의막(150)이 배치될 수 있다. 상기 픽셀 정의막(150)은 각 서브 픽셀들에 대응하는 개구, 즉, 적어도 픽셀 전극(221)의 중앙부가 노출되는 개구를 가짐으로써, 픽셀을 정의하는 역할을 한다. 상기 픽셀 정의막(150)은 픽셀 전극(221)의 가장자리와 대향 전극(223) 사이의 간격을 증가시킴으로써, 상기 픽셀 전극(221)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 상기 픽셀 정의막(150)은 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
일 실시예에 있어서, 상기 평탄화층(140), 픽셀 정의막(150)과 같은 유기물층의 적층 구조는 어느 하나에 한정되는 것은 아니다. 예컨대, 상기 평탄화층(140)이 2층 구조일 수 있거나, 상기 평탄화층(140)과 픽셀 정의막(150) 사이에 다른 유기물층이 개재될 수 있다.
상기 중간층(222)은 저분자, 또는, 고분자 물질을 포함할 수 있다.
상기 중간층(222)이 저분자 물질을 포함할 경우, 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있다. 이때, 상기 중간층(222)은 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기 물질을 포함한다. 상기 층들은 진공 증착법으로 형성할 수 있다.
상기 중간층(222)이 고분자 물질을 포함할 경우, 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 상기 층들은 스크린 인쇄, 잉크젯 인쇄, 레이저 열전사(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
상기 중간층(222)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수 있음은 물론이다. 상기 중간층(222)은 복수의 픽셀 전극(221)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수의 픽셀 전극(221)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
상기 대향 전극(223)은 디스플레이 영역(DA) 상부에 배치되며, 상기 디스플레이 영역(DA)을 덮을 수 있다. 상기 대향 전극(223)은 복수의 유기 발광 소자(220)에 걸쳐서 일체로 연장되며, 복수의 픽셀 전극(221)에 대응할 수 있다.
상기 유기 발광 소자(220)는 외부로부터의 수분이나, 산소 등에 의해 쉽게 손상될 수 있으므로, 상기 유기 발광 소자(220) 상에는 박막 봉지층(400, TFE, thin film encapsulation)이 배치될 수 있다. 상기 박막 봉지층(400)은 상기 디스플레이 영역(DA) 외측까지 연장될 수 있다.
상기 박막 봉지층(400)은 제 1 무기 봉지층(411), 유기 봉지층(412) 및 제 2 무기 봉지층(413)을 포함한다.
상기 제 1 무기 봉지층(411)은 대향 전극(223)을 덮을 수 있다. 상기 제 1 무기 봉지층(411)은 실리콘 옥사이드, 실리콘 나이트라이드 및/또는 실리콘 옥시나이트라이드 등을 포함한다. 일 실시예에 있어서, 상기 제 1 무기 봉지층(411)과, 대향 전극(223) 사이에는 캐핑층 등의 다른 층들이 개재될 수 있다. 상기 제 1 무기 봉지층(411)은 그 하부의 구조물을 따라 형성되므로, 상기 제 1 무기 봉지층(411)의 윗면은 평탄하지 않을 수 있다.
상기 유기 봉지층(412)은 상기 제 1 무기 봉지층(411)을 덮을 수 있다. 상기 유기 봉지층(412)의 윗면은 평탄화할 수 있다. 상기 유기 봉지층(412)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함한다.
상기 제 2 무기 봉지층(413)은 유기 봉지층(412)을 덮을 수 있다. 상기 제 2 무기 봉지층(413)은 실리콘 옥사이드, 실리콘 나이트라이드 및/또는 실리콘 옥시나이트라이드 등을 포함한다. 상기 제 2 무기 봉지층(413)은 상기 디스플레이 영역(DA) 외측의 가장자리에서 상기 제 1 무기 봉지층(411)과 컨택함으로써, 상기 유기봉지층(412)이 외부로 노출되지 않도록 할 수 있다.
상기 박막 봉지층(400) 상에는 투광성 접착제(501, OCA, optically clear adhesive)에 의하여 반사 방지층(502)이 위치할 수 있다. 일 실시예에 있어서, 상기 반사 방지층(502)은 편광층일 수 있다. 상기 반사 방지층(502)은 외광 반사를 줄일 수 있다. 상기 투광성 접착제(501)와 반사 방지층(502)은 상기 평탄화층(140)의 개구를 덮을 수 있다. 일 실시예에 있어서, 상기 반사 방지층(502)은 생략할 수 있고, 다른 구성들로 대체할 수 있다. 예컨대, 블랙 매트릭스와 칼라 필터를 이용하여 외광 반사를 줄일 수 있다.
한편, 무기물을 포함하는 버퍼층(110), 게이트 절연막(120) 및 층간 절연막(130)을 통칭하여 제 1 무기 절연층(170)이라 할 수 있다. 상기 제 1 무기 절연층(170)은 제 1 벤딩 영역(1BA)에 대응하는 제 1 개구(190)를 가질 수 있다. 구체적으로, 버퍼층(110), 게이트절연막(120) 및 층간절연막(130)은 상기 제 1 벤딩영역(1BA)에 대응하는 각각의 개구들(110a, 120a, 130a)을 가질 수 있다. 상기 제 1 개구(190)가 제 1 벤딩 영역(1BA)에 대응한다는 것은, 상기 제 1 개구(190)가 제 1 벤딩 영역(1BA)과 중첩하는 것으로 이해될 수 있다.
이때, 상기 제 1 개구(190)의 면적은 제 1 벤딩 영역(1BA)의 면적보다 넓을 수 있다. 본 실시예에 있어서, 상기 제 1 개구(190)의 폭(OW)은 제 1 벤딩 영역(1BA)의 폭보다 넓을 수 있다. 상기 제 1 개구(190)의 면적은 버퍼층(110), 게이트 절연막(120) 및 층간 절연막(130)의 개구들(110a, 120a, 130a) 중 가장 좁은 개구의 면적으로 정의될 수 있다. 본 실시예에 있어서, 상기 버퍼층(110)의 개구(110a)의 면적에 의해 상기 제 1 개구(190)의 면적이 정의될 수 있다.
제 1 유기물층(160)은 상기 제 1 개구(190)의 적어도 일부를 채울 수 있다. 일 실시예에 있어서, 상기 제 1 유기물층(160)은 상기 제 1 개구(190)를 덮을 수 있다. 일 실시예에 있어서, 상기 제 1 유기물층(160)은 디스플레이 영역(DA)에 배치된 유기물층인 평탄화층(140) 및 픽셀 정의막(150)과는 별도의 공정으로 형성될 수 있다. 또 다른 실시예에 있어서, 상기 제 1 유기물층(160)은 상기 평탄화층(140), 또는, 픽셀 정의막(150)과 같은 유기물층중 어느 하나의 유기물층와 동일한 공정으로 형성될 수 있다.
상기 제 1 개구(190)에 대응되는 상기 제 1 유기물층(160)의 일부 윗면에는 기판(101)의 수직 방향인 제 3 방향(+z 방향)으로 요철면(160a)이 배치될 수 있다. 제 1 유기물층(160)의 폭(omw)은 제 2 방향(+x 방향)으로 상기 제 1 개구(190)의 폭(ow)보다 넓을 수 있다. 다른 일 실시예에 있어서, 상기 제 1 유기물층(160)의 윗면은 요철면(160a)이 아니라, 편평면일 수 있다.
상기 제 1 유기물층(160) 상에는 제 1 도전층(215c)이 배치될 수 있다. 상기 제 1 유기물층(160)이 요철면(160a)을 가짐에 따라, 제 1 유기물층(160) 상에 배치되는 제 1 도전층(215c)은 그 윗면 및/또는 아랫면이 제 1 유기물층(160)의 요철면(160a)에 대응하는 형상을 가질 수 있다. 다른 일 실시예에 있어서, 상기 제 1 도전층(215c)의 윗면 및/또는 아랫면은 편평면일 수 있다.
상기 제 1 도전층(215c)은 제 1 영역(1A)으로부터 상기 제 1 벤딩 영역(1BA)을 거쳐 제 2 영역(2A)으로 연장될 수 있다. 상기 제 1 유기물층(160)이 존재하지 않는 영역에서는 상기 제 1 도전층(215c)은 층간 절연막(130) 등의 제 1 무기 절연층(170)상에 위치할 수 있다. 제 1 벤딩 영역(1BA)을 가로지르는 제 1 도전층(215c)은 연신율이 높은 물질을 포함할 수 있으며, 상기 제 1 도전층(215c)에 크랙이 발생하거나, 상기 제 1 도전층(215c)이 단락 등의 불량이 발생되지 않도록 할 수 있다.
일 실시예에 있어서, 상기 제 1 도전층(215c)은 상기 소스 전극(215a), 또는, 드레인 전극(215b)과 동일한 물질로 동시에 형성될 수 있다. 일 실시예에 있어서, 제 1 도전층(215c)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 일 실시예에 있어서, 상기 제 1 도전층(215c)은 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 적층 구조체일 수 있다.
상기 디스플레이 장치(100)는 제 1 벤딩 영역(1BA)에서 제 1 벤딩축(1BAX)를 중심으로 벤딩될 수 있다. 본 실시예에 있어서, 상기 제 1 무기 절연층(170)은 제 1 벤딩 영역(1BA)에서 제 1 개구(190)를 가지며, 제 1 개구(190)에는 제 1 유기물층(160)이 채워지며, 상기 제 1 도전층(215c)은 상기 제 1 유기물층(160) 상에 위치할 수 있다. 이처럼, 유기 물질보다 상대적으로 높은 경도를 가지는 상기 제 1 무기 절연층(170)은 상기 제 1 벤딩 영역(1BA)에 대응되는 제 1 개구(190)에는 존재하지 않으므로, 상기 기판(101)의 벤딩시에 제 1 무기 절연층(170)으로 인한 크랙을 미연에 방지할 수 있다.
본 실시예에 따른 디스플레이 장치(100)는 도전부(213a, 213b)를 더 구비할 수 있다. 상기 도전부(213a, 213b)는 상기 제 1 도전층(215c)이 위치한 층과 다른 층에 위치하도록 제 1 영역(1A), 또는, 제 2 영역(2A)에 배치되며, 상기 제 1 도전층(215c)에 전기적으로 연결될 수 있다. 상기 도전부(213a, 213b)는 게이트 전극(213)과 동일한 물질로 동일층에 배치될 수 있다. 상기 제 1 도전층(215c)은 층간 절연막(130)에 형성된 컨택 홀을 통하여 도전부(213a, 213b)에 컨택할 수 있다.
상기 제 1 도전부(213a)는 제 1 영역(1A)에 위치하고, 제 2 도전부(213b)는 제 2 영역(2A)에 위치할 수 있다. 상기 제 1 영역(1A)에 위치하는 제 1 도전부(213a)는 디스플레이 영역(DA) 내의 박막트랜지스터(210) 등에 전기적으로 연결될 수 있다. 이에 따라, 제 1 도전층(215c)은 제 1 도전부(213a)를 경유하여 상기 디스플레이 영역(DA) 내의 박막 트랜지스터(210) 등에 전기적으로 연결되며, 배선 역할을 할 수 있다.
물론, 제 1 도전층(215c)에 의해 제 2 영역(2A)에 위치하는 제 2 도전부(213b) 역시 디스플레이 영역(DA) 내의 박막 트랜지스터(210) 등에 전기적으로 연결될 수 있다. 이처럼, 상기 도전부(213a, 213b)는 디스플레이 영역(DA) 외측에 위치하면서 디스플레이 영역(DA) 내에 위치하는 구성 요소들에 전기적으로 연결될 수도 있고, 디스플레이 영역(DA) 외측에 위치하면서 디스플레이 영역(DA) 방향으로 연장되어 적어도 일부가 디스플레이영역(DA) 내에 위치할 수 있다. 일 실시예에 있어서, 상기 제 1 도전층(215c)은 상기 도전부들(213a, 213b)에 연결되지 않고, 상기 디스플레이 영역(DA) 내의 박막 트랜지스터(210) 등에 전기적으로 직접 연결되어서, 배선 역할을 할 수 있다.
한편, 디스플레이 영역(DA)의 외측에는 스트레스 중성화층(600, SNL; stress neutralization layer)이 위치할 수 있다. 상기 스트레스 중성화층(600)은 적어도 제 1 벤딩 영역(1BA)에 대응하여 제 1 도전층(215c) 상에 위치할 수 있다. 상기 스트레스 중성화층(600)을 통해 스트레스 중성 평면(stress neutral plane)이 제 1 도전층(215c) 근방에 위치하도록 함으로써, 제 1 도전층(215c)에 인가되는 인장 스트레스를 최소화할 수 있다. 일 실시예에 있어서, 상기 스트레스 중성화층(600)은 기판(101)의 가장자리 끝까지 연장되어서, 전기적으로 연결되는 요소들을 보호할 수 있다.
일 실시예에 있어서, 상기 제 1 도전층(215c)은 제 1 방향(+y 방향)으로 이격되게 배치될 수 있다. 전술한 바와 같이, 상기 제 1 도전층(215c)은 소스 전극(215a), 또는, 드레인 전극(215b)과 동일한 물질로 동시에 형성될 수 있다. 이를 위하여, 기판(101)의 전면에 도전층을 형성하고, 이를 패터닝하여, 소스 전극(215a), 드레인 전극(215b), 제 1 도전층(215c)을 형성할 수 있다. 이때, 제 1 유기물층(160) 상에 배치된 복수의 제 1 도전층(215c)을 형성하는 도전성 물질의 일부는 패터닝하는 과정에서 완전히 제거되지 않을 수 있다. 일부 도전성 물질은 이웃하는 제 1 도전층(215c) 사이에 배치된 제 1 유기물층(160)의 가장자리를 따라서 잔존하고, 잔존하는 도전성 물질은 이웃하는 제 1 도전층(215c) 사이의 단락을 야기시킬 수 있다.
일 실시예에 있어서, 상기 제 1 유기물층(160)의 적어도 일 가장자리에는 이웃하는 제 1 도전층(215c)들의 단락을 방지할 수 있는 적어도 하나의 단락 방지 패턴이 배치될 수 있다.
도 3은 도 2의 벤딩 영역(BA)으로부터 제 2 영역(2A)으로 도전층(215c) 및 유기물층(160)이 연장된 것을 확대 도시한 평면도이다.
도면을 참조하면, 상기 제 1 개구(190)는 제 1 벤딩 영역(도 2의 1BA)에 대응하는 제 1 무기 절연층(170)을 제거한 영역일 수 있다. 상기 제 1 유기물층(160)은 제 1 개구(190)를 덮을 수 있다. 상기 제 1 유기물층(160)의 폭(omw)은 제 2 방향(+x 방향)으로 상기 제 1 개구(190)의 폭(ow)보다 넓을 수 있다. 상기 제 1 유기물층(160)의 제 1 가장자리(161)와 상기 제 1 무기 절연층(170)의 제 1 가장자리(171)는 적어도 일부가 서로 중첩될 수 있다. 상기 제 1 유기물층(160)의 폭(omw)과, 상기 제 1 개구(190)의 폭(ow) 사이에는 상기 제 1 유기물층(160)의 제 1 가장자리(161)와 상기 제 1 무기 절연층(170)의 제 1 가장자리(171)가 중첩된 영역(ola)이 배치될 수 있다.
상기 제 1 도전층(215c)은 제 1 방향(+y 방향)으로 이격되게 배치될 수 있다. 각각의 제 1 도전층(215c)은 제 2 방향(+x 방향)으로 상기 제 1 유기물층(160)을 가로질러 배치될 수 있다. 상기 제 1 도전층(215c)에 중첩되는 상기 제 1 유기물층(160)의 제 1 가장자리(161)에는 제 1 단락 방지 패턴(310)이 배치될 수 있다. 구체적으로, 이웃하는 제 1 도전층(215c) 사이의 간격(d)에 대응되는 제 1 유기물층(160)의 제 1 가장자리(161)에는 제 1 단락 방지 패턴(310)이 배치될 수 있다. 상기 제 1 단락 방지 패턴(310)은 기판(도 2의 101)의 제 1 방향(+y 방향)으로 연장된 제 1 유기물층(160)의 제 1 가장자리(161)를 따라 패턴화될 수 있다.
일 실시예에 있어서, 상기 제 1 단락 방지 패턴(310)은 제 2 방향(+x 방향)으로 배치된 제 1 유기물층(160)의 양 가장자리에 패턴화될 수 있음은 물론이다. 실질적으로, 상기 제 1 단락 방지 패턴(310)은 상기 제 1 도전층(215c)과 제 1 유기물층(160)의 가장자리(161)가 서로 겹치는 부분에는 모두 배치될 수 있다.
상기 제 1 단락 방지 패턴(310)은 상기 제 1 유기물층(160)의 제 1 가장자리(161)로부터 상기 제 1 유기물층(160)의 적어도 일부를 제거한 홈 형상일 수 있다. 본 실시예에 있어서, 상기 제 1 단락 방지 패턴(310)은 사각 형상의 홈일 수 있다. 상기 제 1 단락 방지 패턴(310)은 다양한 패턴을 포함한다. 예컨대, 상기 제 1 단락 방지 패턴(310)은 삼각형, 사다리꼴과 같은 다각형 패턴이나, 원형 패턴이나, 타원형 패턴이나, 지그재그형 패턴이나, 파상형 패턴이나, 격자형 패턴이나, 톱니형 패턴중 어느 하나의 패턴을 포함한다.
상기 제 1 단락 방지 패턴(310)은 상기 제 1 유기물층(160)의 일부를 제거한 홈 형상이라면 어느 하나에 한정되는 것은 아니다. 일 실시예에 있어서, 상기 제 1 단락 방지 패턴(310)의 코너는 곡선형일 수 있다. 예컨대, 도 10을 참조하면, 제 1 단락 방지 패턴(1010)의 각 코너에는 소정의 곡률부(1011)가 형성될 수 있다.
다시 도 3을 참조하면, 상기 제 1 단락 방지 패턴(310)은 상기 제 1 유기물층(160)과 제 1 무기 절연층(170)이 서로 중첩된 영역(ola)에 배치될 수 있다. 구체적으로, 상기 제 1 단락 방지 패턴(310)은 상기 제 1 개구(190)를 채우는 제 1 유기물층(160)의 제 1 가장자리(161)와, 상기 제 1 개구(190)에 접하는 제 1 무기 절연층(170)의 제 1 가장자리(171)가 서로 중첩된 영역(ola)에 배치될 수 있다.
상기 제 1 유기물층(160)의 제 1 가장자리(161)에는 제 1 단락 방지 패턴(310)가 형성됨에 따라서, 이웃하는 제 1 도전층(215c) 사이의 간격(d)에 배치된 상기 제 1 유기물층(160)의 제 1 가장자리(161)의 단락 경로는 길어질 수 있다. 상기 제 1 유기물층(160)의 제 1 가장자리(161)의 단락 경로가 길어짐으로써, 상기 제 1 도전층(215c)의 패턴시 상기 제 1 유기물층(160)의 제 1 가장자리(161)를 따라서 잔존하는 도전성 물질이 서로 연결되어서 이웃하는 제 1 도전층(215c) 사이의 단락을 발생시킬 수 있는 확률을 줄일 수 있다.
본 실시예에 있어서, 상기 제 1 단락 방지 패턴(310)은 이웃하는 제 1 도전층(215c) 사이에 1개 배치될 수 있으나, 이에 한정되는 것은 아니다. 이를테면, 도 4에 도시된 바와 같이, 이웃하는 제 1 도전층(215c) 사이의 간격(d)에는 복수의 제 1 단락 방지 패턴(310)이 이격되게 배치될 수 있다. 상기 제 1 단락 방지 패턴(310)의 개수는 상기 제 1 유기물층(160)의 제 1 가장자리(161)의 단락 경로를 증가시킬 수 있다면 어느 하나에 한정되는 것은 아니다.
도 5는 도 3의 변형예를 도시한 것이다.
도면을 참조하면, 제 1 개구(190)는 제 1 벤딩 영역(도 2의 1BA)에 대응하는 제 1 무기 절연층(170)을 제거한 영역일 수 있다. 상기 제 1 유기물층(160)은 제 1 개구(190)를 덮을 수 있다. 상기 제 1 유기물층(160)의 폭(omw)은 제 2 방향(+x 방향)으로 상기 제 1 개구(190)의 폭(ow)보다 넓을 수 있다. 상기 제 1 유기물층(160)의 제 1 가장자리(161)와 상기 제 1 무기 절연층(170)의 제 1 가장자리(171) 사이에는 중첩된 영역(ola)이 배치될 수 있다.
상기 제 1 도전층(215c)은 제 1 방향(+y 방향)으로 이격되게 배치될 수 있다. 각각의 제 1 도전층(215c)는 제 2 방향(+x 방향)으로 상기 제 1 유기물층(160)을 가로질러 배치될 수 있다. 상기 제 1 도전층(215c)에 중첩되는 제 1 유기물층(160)의 제 1 가장자리(161)에는 제 1 단락 방지 패턴(510)이 배치될 수 있다. 구체적으로, 이웃하는 제 1 도전층(215c) 사이의 간격(d)에 대응되는 제 1 유기물층(160)의 제 1 가장자리(161)에는 제 1 단락 방지 패턴(510)이 배치될 수 있다. 상기 제 1 단락 방지 패턴(510)은 기판(도 2의 101)의 제 1 방향(+y 방향)으로 연장된 제 1 유기물층(160)의 제 1 가장자리(161)를 따라 패턴화될 수 있다. 일 실시예에 있어서, 상기 제 1 단락 방지 패턴(510)은 제 2 방향(+x 방향)으로 제 1 유기물층(160)의 양 가장자리에 패턴화될 수 있음은 물론이다.
상기 제 1 단락 방지 패턴(510)은 상기 제 1 유기물층(160)의 제 1 가장자리(161)로부터 상기 제 1 유기물층(160)의 적어도 일부가 돌출된 돌기 형상일 수 있다. 본 실시예에 있어서, 상기 제 1 단락 방지 패턴(510)은 사다리꼴 형상의 돌기일 수 있다. 상기 제 1 단락 방지 패턴(510)은 상기 제 1 유기물층(160)의 제 1 가장자리(161)로부터 돌출된 돌기 형상이라면 어느 하나에 한정되는 것은 아니다.
일 실시예에 있어서, 상기 제 1 단락 방지 패턴(510)의 코너는 곡선형일 수 있다. 예컨대, 도 11을 참조하면, 제 1 단락 방지 패턴(1110)의 각 코너에는 소정의 곡률부(1111)가 형성될 수 있다.
다시 도 5를 참조하면, 상기 제 1 단락 방지 패턴(510)은 상기 제 1 유기물층(160)의 제 1 가장자리(161)로부터 상기 제 1 개구(190)에 반대되는 방향으로 돌출할 수 있다. 상기 제 1 단락 방지 패턴(510)의 돌출된 폭(pw)은 상기 제 1 유기물층(160)의 제 1 가장자리(161)의 단락 경로를 증가시킬 수 있다면, 어느 하나에 한정되는 것은 아니다.
본 실시예에 있어서, 상기 제 1 단락 방지 패턴(510)은 이웃하는 제 1 도전층(215c) 사이에 1개 배치될 수 있으나, 이에 한정되는 것은 아니다. 이를테면, 도 6에 도시된 바와 같이, 이웃하는 제 1 도전층(215c) 사이의 간격(d)에는 복수의 제 1 단락 방지 패턴(610)이 배치될 수 있다. 상기 제 1 단락 방지 패턴(610)은 이웃하는 제 1 도전층(215c) 사이에 원형 패턴의 돌기 형상일 수 있다. 상기 제 1 단락 방지 패턴(610)은 이웃하는 제 1 도전층(215c) 사이의 간격(d)에 복수개 배치될 수 있다.
이처럼, 상기 제 1 단락 방지 패턴(310, 410, 510, 610, 1010, 1110)은 기판(101)의 제 1 방향(+y 방향)으로 연장되며, 상기 제 1 도전층(215c)에 중첩된 제 1 유기물층(160)의 적어도 일 가장자리(161)를 따라 단락 경로를 증가시킬 수 있도록 다양한 형상으로 패턴화될 수 있다.
도 7은 본 발명의 다른 실시예에 따른 디스플레이 장치(700)의 일부를 도시한 단면도이며, 도 8은 도 7의 벤딩 영역(1BA)으로부터 제 2 영역(2A)으로 도전층들(723)(724)과, 유기물층(761)(762)이 연장된 것을 확대 도시한 평면도이다.
도 7 및 도 8을 참조하면, 상기 디스플레이 장치(700)는 기판(701)을 포함한다. 상기 기판(701)은 제 1 방향(+y 방향)으로 연장된 제 1 벤딩 영역(1BA)을 포함한다. 상기 제 1 벤딩 영역(1BA)은 제 2 방향(+x 방향)으로 제 1 영역(1A)과 제 2 영역(2A) 사이에 위치할 수 있다.
상기 기판(701) 상에는 배리어층(711)이 배치될 수 있다. 상기 배리어층(711)은 상기 기판(401)의 윗면을 전체적으로 덮을 수 있다. 상기 배리어층(711)은 무기물, 또는, 유기물을 포함한다. 상기 배리어층(711)은 단일막, 또는, 다층막을 포함한다.
상기 배리어층(711) 상에는 박막 트랜지스터(710)가 배치될 수 있다. 상기 박막 트랜지스터(710)는 반도체층(712)을 포함한다.
상기 반도체층(712) 상에는 게이트 전극(714)이 배치될 수 있다. 상기 게이트 전극(714)은 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, Cr 등의 단일막, 또는, 다층막을 포함한다. 상기 게이트 전극(714)은 Al:Nd, Mo:W와 같은 합금을 포함한다.
상기 반도체층(712)과 게이트 전극(714) 사이에는 이들 간의 절연을 위한 게이트 절연막(713)이 배치될 수 있다. 상기 게이트 절연막(713)은 무기막일 수 있다. 상기 게이트 전극(714) 상에는 층간 절연막(715)이 배치될 수 있다. 상기 층간 절연막(715)은 무기막, 또는, 유기막을 포함한다.
상기 박막 트랜지스터(710) 상에는 제 1 도전부(721)가 배치될 수 있다. 상기 제 1 도전부(721)는 소스 전극, 드레인 전극, 또는 데이터 라인을 형성할 수 있다. 상기 제 1 도전부(721)는 게이트 절연막(713) 및 층간 절연막(715)에 형성된 컨택 홀을 통하여 상기 반도체층(712)에 연결될 수 있다.
상기 제 1 도전부(721)는 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 일 실시예에 있어서, 상기 제 1 도전부(721) 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 적층 구조체일 수 있다.
상기 제 1 도전부(721) 상에는 제 1 유기 절연층(731)이 배치될 수 있다. 상기 제 1 유기 절연층(731)은 상기 제 1 도전부(721)를 덮을 수 있다. 상기 제 1 도전부(721)와 제 1 유기 절연층(731) 사이에는 상기 제 1 도전부(721)의 산화를 방지하기 위하여 무기 절연층(미도시)이 더 형성될 수 있다.
상기 제 1 도전부(721) 상에는 제 2 도전부(722)가 배치될 수 있다. 상기 제 2 도전부(722)는 상기 제 1 유기 절연층(731)에 형성된 컨택 홀을 통하여 상기 제 1 도전부(721)에 연결될 수 있다. 상기 제 2 도전부(722)는 게이트 전극(714)과 픽셀 전극(741) 사이의 기생 커패시턴스의 발생을 감소시킬 수 있다. 상기 제 2 도전부(722)는 실질적으로 상기 제 1 도전부(721)와 동일한 물질일 수 있다.
상기 제 2 도전부(721) 상에는 제 2 유기 절연층(732)이 배치될 수 있다. 상기 제 2 유기 절연층(732)은 상기 제 2 도전부(722)를 덮을 수 있다. 상기 제 2 도전부(721)와 제 2 유기 절연층(731) 사이에는 무기 절연층(미도시)이 더 형성될 수 있다.
상기 제 2 유기 절연층(731) 상에는 유기 발광 소자(740)가 배치될 수 있다. 상기 유기 발광 소자(740)는 픽셀 전극(741), 유기 발광층을 포함하는 중간층(742), 및 대향 전극(743)을 포함한다. 상기 픽셀 전극(741)은 제 2 유기 절연층(732)에 형성된 컨택 홀을 통하여 제 2 도전부(722)에 연결될 수 있다. 상기 제 1 도전부(721) 및 제 2 도전부(722)는 상기 반도체층(712)과 픽셀 전극(741)을 연결하기 위한 중간 연결층일 수 있다. 이처럼, 상기 유기 발광 소자(740)는 제 1 도전부(721) 및 제 2 도전부(722)에 의하여 박막 트랜지스터(710)에 전기적으로 연결될 수 있다.
한편, 무기물을 포함하는 버퍼층(711), 게이트 절연막(713) 및 층간 절연막(715)을 통칭하여 제 1 무기 절연층(716)이라 할 수 있다. 상기 제 1 무기 절연층(716)은 제 1 벤딩 영역(1BA)에 대응하는 제 1 개구(770)를 가질 수 있다. 구체적으로, 버퍼층(711), 게이트 절연막(713) 및 층간 절연막(715)은 제 1 벤딩영역(1BA)에 대응하는 각각의 개구들(711a, 713a, 715a)을 가질 수 있다.
상기 제 1 개구(770)의 면적은 제 1 벤딩 영역(1BA)의 면적보다 넓을 수 있다. 상기 제 1 개구(770)의 폭(OW)은 제 2 방향(+x 방향)으로 제 1 벤딩 영역(1BA)의 폭보다 넓을 수 있다. 본 실시예에 있어서, 상기 버퍼층(711)의 개구(711a)의 면적에 의해 상기 제 1 개구(770)의 면적이 정의될 수 있다.
상기 디스플레이 장치(700)는 상기 제 1 무기 절연층(716)의 제 1 개구(770)의 적어도 일부를 채우는 제 1 유기물층(761)을 포함한다. 상기 제 1 유기물층(761)은 상기 제 1 개구(770)를 덮을 수 있다. 일 실시예에 있어서, 상기 제 1 유기물층(761)은 디스플레이 영역(DA)에 배치된 유기물층(731)(732)과는 별도의 공정으로 형성될 수 있다.
상기 제 1 개구(770)에 대응되는 상기 제1 유기물층(761)의 일부 윗면에는 요철면(760a)이 배치될 수 있다. 일 실시예에 있어서, 상기 제 1 유기물층(761)에는 요철이 생략될 수 있다. 상기 제 1 유기물층(761)의 폭(omw)은 제 2 방향(+x 방향)으로 상기 제 1 개구(770)의 폭(ow)보다 넓을 수 있다.
상기 제 1 유기물층(761) 상에는 제 1 도전층(723)이 배치될 수 있다. 상기 제 1 도전층(723)은 제 1 영역(1A)으로부터 상기 제 1 벤딩 영역(1BA)을 거쳐 제 2 영역(2A)으로 연장될 수 있다. 상기 제 1 유기물층(761)이 존재하지 않는 영역에서는 상기 제 1 도전층(723)은 층간 절연막(130) 등의 무기 절연층 상에 위치할 수 있다.
일 실시예에 있어서, 상기 제 1 도전층(761)은 디스플레이 영역(DA) 내에 배치된 제 1 도전부(721)와 동일한 물질이며, 동시에 형성될 수 있다.
본 실시예에 따른 디스플레이 장치(100)는 제 3 도전부(717)를 더 구비할 수 있다. 상기 제 3 도전부(717)는 상기 제 1 도전층(761)이 위치한 층과 다른 층에 위치하도록 제 1 영역(1A), 또는, 제 2 영역(2A)에 배치되며, 상기 제 1 도전층(761)에 전기적으로 연결될 수 있다. 상기 제 3 도전부(717)는 게이트 전극(714)과 동일한 물질로 동일층에 배치될 수 있다. 상기 제 1 도전층(761)은 층간 절연막(715)에 형성된 컨택 홀을 통하여 제 3 도전부(717)에 컨택할 수 있다. 상기 제 1 도전층(761)이 제 3 도전부(717)를 통해 디스플레이 영역(DA) 내의 박막 트랜지스터(710) 등에 전기적으로 연결되며, 배선 역할을 할 수 있다. 다른 일 실시예에 있어서, 상기 제 1 도전층(761)은 제 3 도전부(717)를 경유하지 않고, 상기 박막 트랜지스터(710)에 직접적으로 연결될 수 있는등 배선의 연결 방식은 다양할 수 있다.
도 2의 실시예와는 달리, 본 실시예에 따른 디스플레이 장치(700)는 제 1 도전층(723) 상에 제 2 도전층(724)이 배치될 수 있다. 구체적으로, 상기 제 1 도전층(723) 상에는 제 2 유기물층(762)이 배치될 수 있다. 상기 제 2 유기물층(762)은 상기 제 1 도전층(723)을 덮을 수 있다. 상기 제 2 유기물층(762)은 디스플레이 영역(DA) 내의 제 1 유기 절연층(731)과 동일한 물질이며, 동시에 형성될 수 있다.
상기 제 2 유기물층(762) 상에는 제 2 도전층(724)이 배치될 수 있다. 상기 제 2 도전층(724)은 제 1 영역(1A)으로부터 상기 제 1 벤딩 영역(1BA)을 거쳐 제 2 영역(2A)으로 연장될 수 있다. 일 실시예에 있어서, 상기 제 2 도전층(724)은 디스플레이 영역(DA) 내에 배치된 제 2 도전부(722)와 동일한 물질이며, 동시에 형성될 수 있다. 상기 제 2 도전층(724)은 직접적으로 디스플레이 영역(DA) 내의 박막 트랜지스터(710)에 전기적으로 연결되거나, 층간 절연막(715)에 형성된 컨택 홀을 통하여 제 3 도전부(717)에 컨택될 수 있으며, 배선 역할을 할 수 있다.
일 실시예에 있어서, 상기 제 2 도전층(724)은 비디스플레이 영역, 예컨대, 패드 영역에서 상기 제 1 도전층(723)에 전기적으로 연결될 수 있다. 또 다른 일 실시예에 있어서, 상기 제 1 도전층(723)과 제 2 도전층(724) 사이에는 무기물층, 또는, 유기물층중 적어도 1층의 절연층이 개재되어 이들을 서로 절연시킬 수 있다.
상기 제 2 도전층(724) 상에는 제 3 유기물층(763)이 배치될 수 있다. 상기 제 3 유기물층(763)은 상기 제 2 도전층(724)을 덮을 수 있다. 상기 제 3 유기물층(763)은 디스플레이 영역(DA) 내의 제 2 유기 절연층(732)과 동일한 물질이며, 동시에 형성될 수 있다.
일 실시예에 있어서, 상기 제 1 도전층(723)과 제 2 도전층(724)은 제 1 방방향(+y 방향)으로 각각 이격되게 배치될 수 있다. 일 실시예에 있어서, 상기 제 1 도전층(723)과 제 2 도전층(724)은 기판(701)의 제 1 방향(+y 방향)에 대응되는 기판(701)의 수평 방향으로 동일한 위치에 배치될 수 있다.
일 실시예에 있어서, 제 1 유기물층(761), 제 2 유기물층(762), 제 3 유기물층(763)의 적어도 일 가장자리에는 제 1 도전층(723) 및 제 2 도전층(724)의 단락을 방지하기 위한 단락 방지 패턴이 배치될 수 있다.
도 8을 참조하면, 상기 제 1 개구(770)는 제 1 벤딩 영역(도 7의 1BA)에 대응하는 제 1 무기 절연층(716)을 제거한 영역일 수 있다. 상기 제 1 유기물층(761)은 제 1 개구(770)를 덮을 수 있다. 상기 제 1 유기물층(761)의 제 1 폭(omw1)은 제 2 방향(+x 방향)으로 상기 제 1 개구(770)의 폭(ow)보다 넓을 수 있다. 상기 제 1 개구(770)를 채우는 제 1 유기물층(761)의 제 1 가장자리(761a)와 상기 제 1 개구(770)에 접하는 제 1 무기 절연층(716)의 제 1 가장자리(716a)는 적어도 일부가 서로 중첩될 수 있다. 상기 제 1 유기물층(761)의 제 1 폭(omw1)과, 상기 제 1 개구(770)의 폭(ow) 사이에는 상기 제 1 유기물층(761)의 제 1 가장자리(761a)와 상기 제 1 무기 절연층(716)의 제 1 가장자리(716a)가 중첩된 영역(ola)이 배치될 수 있다.
상기 제 1 도전층(723)은 제 1 방향(+y 방향)으로 이격되게 배치될 수 있다. 각각의 제 1 도전층(723)은 상기 제 1 유기물층(761)을 가로질러 배치될 수 있다. 상기 제 1 도전층(723)에 중첩되는 상기 제 1 유기물층(761)의 제 1 가장자리(761a)에는 제 1 단락 방지 패턴(810)이 배치될 수 있다. 구체적으로, 이웃하는 제 1 도전층(723) 사이의 간격(d)에 대응되는 제 1 유기물층(761)의 제 1 가장자리(761a)에는 제 1 단락 방지 패턴(810)이 배치될 수 있다. 상기 제 1 단락 방지 패턴(810)은 기판(도 7의 701)의 제 1 방향(+y 방향)으로 연장된 제 1 유기물층(761)의 제 1 가장자리(761a)를 따라 패턴화될 수 있다.
상기 제 1 단락 방지 패턴(810)은 상기 제 1 유기물층(761)의 제 1 가장자리(761a)로부터 상기 제 1 유기물층(761)의 적어도 일부를 제거한 홈 형상일 수 있다. 본 실시예에 있어서, 상기 제 1 단락 방지 패턴(810)은 사각 형상의 홈 일 수 있다.
상기 제 1 단락 방지 패턴(810)은 상기 제 1 유기물층(761)과 제 1 무기 절연층(716)이 서로 중첩된 영역(ola)에 배치될 수 있다. 구체적으로, 상기 제 1 단락 방지 패턴(810)은 상기 제 1 유기물층(761)의 제 1 가장자리(761a)와 제 1 무기 절연층(716)의 제 1 가장자리(716a)가 서로 중첩된 영역(ola)에 배치될 수 있다.
상기 제 1 도전층(723) 상에 배치된 제 2 유기물층(762)은 제 1 개구(770)를 덮을 수 있다. 상기 제 2 유기물층(762)의 제 2 폭(omw2)은 제 1 유기물층(761)의 제 1 폭(om1)보다 넓을 수 있다. 즉, 상기 제 2 유기물층(762)의 제 2 가장자리(762a)는 상기 제 1 유기물층(761)의 제 1 가장자리(761a) 바깥으로 연장될 수 있다. 상기 제 1 유기물층(761)의 제 1 가장자리(761a)와 제 2 유기물층(762)의 제 2 가장자리(762a) 사이에는 상기 제 2 유기물층(762)의 연장부(ext)가 배치될 수 있다.
상기 제 2 도전층(724)은 제 1 방향(+y 방향)으로 이격되게 배치될 수 있다. 각각의 제 2 도전층(724)은 상기 제 2 유기물층(762)을 가로질러 배치될 수 있다. 일 실시예에 있어서, 상기 제 2 도전층(724)은 상기 제 1 도전층(723)과 서로 다른 층에 배치되지만, 기판(701)의 제 1 방향(+y 방향)에 대응되는 기판(701)의 수평 방향으로 서로 동일한 위치에 배치될 수 있다.
상기 제 2 도전층(724)에 중첩되는 제 2 유기물층(762)의 제 2 가장자리(762a)에는 제 2 단락 방지 패턴(820)이 배치될 수 있다. 구체적으로, 이웃하는 제 2 도전층(724) 사이의 간격(d)에 대응되는 제 2 유기물층(762)의 제 2 가장자리(762a)에는 제 2 단락 방지 패턴(820)이 배치될 수 있다. 상기 제 2 단락 방지 패턴(820)은 기판(701)의 제 1 방향(+y 방향)으로 연장된 제 2 유기물층(762)의 제 2 가장자리(762a)를 따라 패턴화될 수 있다.
상기 제 2 단락 방지 패턴(820)은 상기 제 2 유기물층(762)의 제 2 가장자리(762a)로부터 상기 제 2 유기물층(762)의 적어도 일부를 제거한 홈 형상일 수 있다. 상기 제 2 단락 방지 패턴(820)은 상기 제 2 유기물층(762)의 연장부(ext)에 배치될 수 있다. 상기 제 1 단락 방지 패턴(810)과 제 2 단락 방지 패턴(820)은 제 2 방향(+x 방향)으로 서로 이격되게 배치될 수 있다.
상기 제 1 단락 방지 패턴(810)과 제 2 단락 방지 패턴(820)은 다양한 패턴을 포함한다. 예컨대, 상기 제 1 단락 방지 패턴(810)과 제 2 단락 방지 패턴(820)은 다각형 패턴이나, 원형 패턴이나, 타원형 패턴이나, 지그재그형 패턴이나, 파상형 패턴이나, 격자형 패턴이나, 톱니형 패턴중 어느 하나의 패턴을 포함한다.
도 9은 도 8의 변형예를 도시한 것이다.
도면을 참조하면, 상기 제 1 개구(770)는 제 1 벤딩 영역(도 7의 1BA)에 대응하는 제 1 무기 절연층(716)을 제거한 영역일 수 있다. 상기 제 1 유기물층(761)은 제 1 개구(770)를 덮을 수 있다. 상기 제 1 유기물층(761)의 제 1 폭(omw1)은 제 2 방향(+x 방향)으로 상기 제 1 개구(770)의 폭(ow)보다 넓을 수 있다. 상기 제 1 개구(770)를 채우는 제 1 유기물층(761)의 제 1 가장자리(761a)와 상기 제 1 개구(770)에 접하는 제 1 무기 절연층(716)의 제 1 가장자리(716a) 사이에는 중첩된 영역(ola)이 배치될 수 있다.
상기 제 1 도전층(723)은 제 1 방향(+y 방향)으로 이격되게 배치될 수 있다. 상기 제 1 도전층(723)에 중첩되는 상기 제 1 유기물층(761)의 제 1 가장자리(761a)에는 제 1 단락 방지 패턴(910)이 배치될 수 있다. 구체적으로, 이웃하는 제 1 도전층(723) 사이의 간격(d)에는 제 1 단락 방지 패턴(910)이 배치될 수 있다. 상기 제 1 단락 방지 패턴(910)은 기판(도 7의 701)의 제 1 방향(+y 방향)으로 연장된 제 1 유기물층(761)의 제 1 가장자리(761a)를 따라 패턴화될 수 있다.
상기 제 1 단락 방지 패턴(910)은 상기 제 1 유기물층(761)의 제 1 가장자리(761a)로부터 상기 제 1 유기물층(761)의 적어도 일부가 돌출된 돌기 형상일 수 있다. 본 실시예에 있어서, 상기 제 1 단락 방지 패턴(910)은 사각 형상의 돌기일 수 있다. 상기 제 1 단락 방지 패턴(910)은 상기 제 1 유기물층(761)의 제 1 가장자리(761a)로부터 상기 제 1 개구(770)에 반대되는 방향으로 돌출될 수 있다.
상기 제 1 도전층(723) 상에 배치된 제 2 유기물층(762)은 제 1 개구(770)를 덮을 수 있다. 상기 제 2 유기물층(762)의 제 2 폭(omw2)은 제 1 유기물층(761)의 제 1 폭(om1)보다 넓을 수 있다. 즉, 상기 제 2 유기물층(762)의 제 2 가장자리(762a)는 상기 제 1 유기물층(761)의 제 1 가장자리(761a) 바깥으로 연장될 수 있다. 상기 제 1 유기물층(761)의 제 1 가장자리(761a)와 제 2 유기물층(762)의 제 2 가장자리(762a) 사이에는 상기 제 2 유기물층(762)의 연장부(ext)가 배치될 수 있다.
상기 제 2 도전층(724)은 제 1 방향(+y 방향)으로 이격되게 배치될 수 있다. 각각의 제 2 도전층(724)은 상기 제 2 유기물층(762)을 가로질러 배치될 수 있다. 일 실시예에 있어서, 상기 제 2 도전층(724)은 상기 제 1 도전층(723)과 서로 다른 층에 배치되지만, 기판(701)의 제 1 방향(+y 방향)에 대응되는 기판(701)의 수평 방향으로 서로 동일한 위치에 배치될 수 있다.
상기 제 2 도전층(724)에 중첩되는 제 2 유기물층(762)의 제 2 가장자리(762a)에는 제 2 단락 방지 패턴(920)이 배치될 수 있다. 구체적으로, 이웃하는 제 2 도전층(724) 사이의 간격(d)에 대응되는 제 2 유기물층(762)의 제 2 가장자리(762a)에는 제 2 단락 방지 패턴(920)이 배치될 수 있다. 상기 제 2 단락 방지 패턴(920)은 기판(701)의 제 1 방향(+y 방향)으로 연장된 제 2 유기물층(762)의 제 2 가장자리(762a)를 따라 패턴화될 수 있다.
상기 제 2 단락 방지 패턴(920)은 상기 제 2 유기물층(762)의 제 2 가장자리(762a)로부터 상기 제 2 유기물층(762)의 적어도 일부가 돌출된 돌기 형상일 수 있다. 상기 제 1 단락 방지 패턴(910)과 제 2 단락 방지 패턴(920)은 기판(701)의 제 2 방향(+x 방향)으로 서로 이격되게 배치될 수 있다.
도 8 및 도 9의 실시예와는 달리, 제 1 도전층(723)과 제 2 도전층(724)은 기판(701)의 제 1 방향(+y 방향)에 대응되는 기판(701)의 수평 방향으로 서로 다른 위치에 배치될 수 있다.
도 12, 도 13a, 및 도 13b을 참조하면, 제 1 개구(770)는 제 1 벤딩 영역(도 7의 1BA)에 대응하는 제 1 무기 절연층(716)을 제거한 영역일 수 있다. 상기 제 1 유기물층(761)은 제 1 개구(770)를 덮을 수 있다. 상기 제 1 유기물층(761)의 제 1 폭(omw1)은 제 2 방향(+x 방향)으로 상기 제 1 개구(770)의 폭(ow)보다 넓을 수 있다. 상기 제 1 유기물층(761)의 제 1 폭(omw1)과, 상기 제 1 개구(770)의 폭(ow) 사이에는 상기 제 1 유기물층(761)의 제 1 가장자리(761a)와 상기 제 1 무기 절연층(716)의 제 1 가장자리(716a)가 중첩된 영역(ola)이 배치될 수 있다.
제 1 방향(+y 방향)으로 이격된 각각의 제 1 도전층(723)은 상기 제 1 유기물층(761)을 가로질러 배치될 수 있다. 상기 제 1 도전층(723)에 중첩되는 상기 제 1 유기물층(761)의 제 1 가장자리(761a)에는 제 1 단락 방지 패턴(1210)이 배치될 수 있다. 구체적으로, 이웃하는 제 1 도전층(723) 사이의 제 1 간격(d1)에 대응되는 제 1 유기물층(761)의 제 1 가장자리(761a)에는 제 1 단락 방지 패턴(1210)이 배치될 수 있다. 상기 제 1 단락 방지 패턴(1210)은 기판(도 7의 701)의 제 1 방향(+y 방향)으로 연장된 제 1 유기물층(761)의 제 1 가장자리(761a)를 따라 패턴화될 수 있다. 상기 제 1 단락 방지 패턴(1210)은 상기 제 1 유기물층(761)의 제 1 가장자리(761a)로부터 상기 제 1 유기물층(761)의 적어도 일부를 제거한 홈 형상일 수 있다.
상기 제 1 도전층(723) 상에 배치된 제 2 유기물층(762)은 제 1 개구(770)를 덮을 수 있다. 상기 제 2 유기물층(762)의 제 2 폭(omw2)은 제 1 유기물층(761)의 제 1 폭(om1)보다 넓을 수 있다. 상기 제 1 유기물층(761)의 제 1 가장자리(761a)와 제 2 유기물층(762)의 제 2 가장자리(762a) 사이에는 상기 제 2 유기물층(762)의 연장부(ext)가 배치될 수 있다.
상기 제 2 도전층(724)은 제 1 방향(+y 방향)으로 이격되게 배치될 수 있다. 각각의 제 2 도전층(724)은 각각의 제 1 도전층(723) 사이에 배치될 수 있다. 각각의 제 2 도전층(724)은 상기 제 2 유기물층(762)을 가로질러 배치될 수 있다. 상기 제 2 도전층(724)에 중첩되는 제 2 유기물층(762)의 제 2 가장자리(762a)에는 제 2 단락 방지 패턴(1220)이 배치될 수 있다. 구체적으로, 이웃하는 제 2 도전층(724) 사이의 제 2 간격(d2)에 대응되는 제 2 유기물층(762)의 제 2 가장자리(762a)에는 제 2 단락 방지 패턴(1220)이 배치될 수 있다.
상기 제 2 단락 방지 패턴(1220)은 상기 제 2 유기물층(762)의 제 2 가장자리(762a)로부터 상기 제 2 유기물층(762)의 적어도 일부를 제거한 홈 형상일 수 있다. 상기 제 2 단락 방지 패턴(1220)은 상기 제 2 유기물층(762)의 연장부(ext)에 배치될 수 있다.
상기 제 1 단락 방지(1210)과, 제 2 단락 방지 패턴(1220)은 제 1 방향(+y 방향)으로 교대로 배치되며, 제 2 방향(+x 방향)으로 서로 이격되게 배치될 수 있다. 상기 제 1 단락 방지 패턴(1210)과 제 2 단락 방지 패턴(1220)은 다양한 패턴을 포함한다. 예컨대, 상기 제 1 단락 방지 패턴(1210)과 제 2 단락 방지 패턴(1220)은 다각형 패턴이나, 원형 패턴이나, 타원형 패턴이나, 지그재그형 패턴이나, 파상형 패턴이나, 격자형 패턴이나, 톱니형 패턴중 어느 하나의 패턴을 포함한다.
도 7, 8, 9, 12의 실시예와는 달리, 제 1 유기물층(762)은 생략되고, 상기 제 1 유기물층(762)을 제 2 유기물층(762)으로 대체될 수 있다.
도 14를 참조하면, 상기 디스플레이 장치(700)는 기판(701)을 포함한다. 상기 기판(701)은 제 1 방향(+y 방향)으로 연장된 제 1 벤딩 영역(1BA)을 포함한다. 상기 제 1 벤딩 영역(1BA)은 제 2 방향(+x 방향)으로 제 1 영역(1A)과 제 2 영역(2A) 사이에 위치할 수 있다.
제 1 무기 절연층(716)은 제 1 벤딩 영역(1BA)에 대응하는 제 1 개구(770)를 가질 수 있다. 구체적으로, 버퍼층(711), 게이트 절연막(713) 및 층간 절연막(715)은 제 1 벤딩영역(1BA)에 대응하는 각각의 개구들(711a, 713a, 715a)을 가질 수 있다. 상기 버퍼층(711)의 개구(711a)의 면적에 의해 상기 제 1 개구(770)의 면적이 정의될 수 있다.
상기 디스플레이 장치(700)는 상기 제 1 무기 절연층(716)의 제 1 개구(770)의 적어도 일부를 채우는 제 2 유기물층(762)을 포함한다. 본 실시예에 있어서, 도 7의 제 1 유기물층(761)이 생략되고, 제 1 유기물층(761)을 제 2 유기물층(762)으로 대체할 수 있다.
상기 제 2 유기물층(762)은 상기 제 1 개구(770)를 덮을 수 있다. 상기 제 2 유기물층(762)의 폭(omw)은 제 2 방향(+x 방향)으로 상기 제 1 개구(770)의 폭(ow)보다 넓을 수 있다. 일 실시예에 있어서, 상기 제 2 유기물층(762)은 디스플레이 영역(DA) 내의 제 1 유기 절연층(731)과 동일한 물질이며, 동시에 형성될 수 있다.
상기 제 2 유기물층(762) 상에는 제 2 도전층(724)이 배치될 수 있다. 상기 제 2 도전층(724)은 제 1 영역(1A)으로부터 상기 제 1 벤딩 영역(1BA)을 거쳐 제 2 영역(2A)으로 연장될 수 있다. 일 실시예에 있어서, 상기 제 2 도전층(724)은 디스플레이 영역(DA) 내에 배치된 제 2 도전부(722)와 동일한 물질이며, 동시에 형성될 수 있다. 상기 제 2 도전층(724)은 층간 절연막(715)에 형성된 컨택 홀을 통하여 제 3 도전부(717)에 컨택될 수 있으며, 배선 역할을 할 수 있다.
상기 제 2 도전층(724) 상에는 제 3 유기물층(763)이 배치될 수 있다. 상기 제 3 유기물층(763)은 상기 제 2 도전층(724)을 덮을 수 있다. 상기 제 3 유기물층(763)은 디스플레이 영역(DA) 내의 제 2 유기 절연층(732)과 동일한 물질이며, 동시에 형성될 수 있다.
100...디스플레이 장치
101...기판
110...버퍼층 120...게이트 절연막
130...층간 절연막 160...제 1 유기물층
161...제 1 가장자리 170...제 1 무기 절연층
171...제 1 가장자리 190...제 1 개구
215c...제 1 도전층 310...제 1 단락 방지 패턴
110...버퍼층 120...게이트 절연막
130...층간 절연막 160...제 1 유기물층
161...제 1 가장자리 170...제 1 무기 절연층
171...제 1 가장자리 190...제 1 개구
215c...제 1 도전층 310...제 1 단락 방지 패턴
Claims (20)
- 제 1 영역과, 제 2 영역 사이에 위치하는 벤딩 영역을 가지며, 제 1 방향으로 연장된 벤딩축을 중심으로 벤딩된 기판;
상기 기판 상에 배치되며, 상기 벤딩 영역에 대응하는 제 1 개구를 가지는 제 1 무기 절연층;
상기 제 1 개구의 적어도 일부를 채우는 제 1 유기물층;
상기 제 1 영역으로부터 상기 벤딩 영역을 거쳐 상기 제 2 영역으로 연장되며, 상기 제 1 유기물층 상에 배치된 제 1 도전층;을 포함하되,
상기 제 1 도전층에 중첩되는 상기 제 1 유기물층의 적어도 일 가장자리에는 적어도 하나의 제 1 단락 방지 패턴이 배치된 디스플레이 장치. - 제 1 항에 있어서,
상기 제 1 도전층은 상기 기판의 제 1 방향으로 이격되게 배치되며,
상기 제 1 단락 방지 패턴은 이웃하는 제 1 도전층 사이의 간격에 대응되는 제 1 유기물층의 적어도 일 가장자리에 배치된 디스플레이 장치. - 제 2 항에 있어서,
상기 제 1 단락 방지 패턴은 상기 기판의 제 1 방향으로 연장된 제 1 유기물층의 제 1 가장자리를 따라 적어도 하나 패턴화된 디스플레이 장치. - 제 3 항에 있어서,
상기 제 1 단락 방지 패턴은 상기 제 1 유기물층의 제 1 가장자리로부터 제 1 유기물층의 적어도 일부를 제거한 홈 형상인 디스플레이 장치. - 제 4 항에 있어서,
상기 제 1 개구에 접하는 제 1 무기 절연층의 제 1 가장자리와, 상기 제 1 개구를 채우는 상기 제 1 유기물층의 제 1 가장자리는 적어도 일부가 중첩되며, 상기 제 1 단락 방지 패턴은 상기 제 1 무기 절연층의 제 1 가장자리와, 상기 제 1 유기물층의 제 1 가장자리 사이의 중첩된 영역에 배치된 디스플레이 장치. - 제 3 항에 있어서,
상기 제 1 단락 방지 패턴은 상기 제 1 유기물층의 제 1 가장자리로부터 상기 제 1 유기물층의 적어도 일부가 돌출된 돌기 형상인 디스플레이 장치. - 제 6 항에 있어서,
상기 제 1 개구에 접하는 제 1 무기 절연층의 제 1 가장자리와, 상기 제 1 개구를 채우는 제 1 유기물층의 제 1 가장자리는 적어도 일부가 중첩되며, 상기 제 1 단락 방지 패턴은 상기 제 1 유기물층의 제 1 가장자리로부터 상기 제 1 개구에 반대되는 방향으로 돌출된 디스플레이 장치. - 제 3 항에 있어서,
상기 제 1 단락 방지 패턴은 다각형 패턴, 원형 패턴, 타원형 패턴, 지그재그형 패턴, 파상형 패턴, 격자형 패턴, 톱니형 패턴 중 어느 하나의 패턴을 포함하는 디스플레이 장치. - 제 3 항에 있어서,
상기 제 1 도전층 상에는 제 2 유기물층이 배치되며,
상기 제 2 유기물층 상에는 기판의 제 1 방향으로 이격된 제 2 도전층이 배치되며,
상기 제 2 유기물층의 일 가장자리에는 적어도 하나의 제 2 단락 방지 패턴이 배치된 디스플레이 장치. - 제 9 항에 있어서,
상기 제 1 단락 방지 패턴은 상기 제 1 유기물층의 제 1 가장자리로부터 제 1 유기물층의 적어도 일부를 제거한 홈 형상이며, 상기 제 2 단락 방지 패턴은 상기 제 2 유기물층의 제 2 가장자리로부터 제 2 유기물층의 적어도 일부를 제거한 홈 형상인 디스플레이 장치. - 제 10 항에 있어서,
상기 제 1 개구에 접하는 제 1 무기 절연층의 제 1 가장자리와, 상기 제 1 개구를 채우는 제 1 유기물층의 제 1 가장자리는 적어도 일부가 중첩되며, 상기 제 2 유기물층의 제 2 가장자리는 상기 제 1 유기물층의 제 1 가장자리 바깥으로 연장되며, 상기 제 1 단락 방지 패턴과 제 2 단락 방지 패턴은 상기 기판의 제 1 방향에 교차하는 제 2 방향으로 서로 이격되게 배치된 디스플레이 장치. - 제 9 항에 있어서,
상기 제 1 단락 방지 패턴은 상기 제 1 유기물층의 제 1 가장자리로부터 상기 제 1 유기물층의 적어도 일부가 돌출된 돌기 형상이며, 상기 제 2 단락 방지 패턴은 상기 제 2 유기물층의 제 2 가장자리로부터 상기 제 2 유기물층의 적어도 일부가 돌출된 돌기 형상인 디스플레이 장치. - 제 12 항에 있어서,
상기 제 1 개구에 접하는 제 1 무기 절연층의 제 1 가장자리와, 상기 제 1 개구를 채우는 상기 제 1 유기물층의 제 1 가장자리는 적어도 일부가 중첩되며, 상기 제 2 유기물층의 제 2 가장자리는 상기 제 1 유기물층의 제 1 가장자리 바깥으로 연장되며, 상기 제 1 단락 방지 패턴 및 제 2 단락 방지 패턴은 상기 제 1 개구에 반대되는 방향으로 각각 돌출되며, 상기 기판의 제 1 방향에 교차하는 제 2 방향으로 서로 이격되게 배치된 디스플레이 장치. - 제 9 항에 있어서,
상기 제 1 단락 방지 패턴 및 제 2 단락 방지 패턴은 다각형 패턴, 원형 패턴, 타원형 패턴, 지그재그형 패턴, 파상형 패턴, 격자형 패턴, 톱니형 패턴중 어느 하나의 패턴을 포함하는 디스플레이 장치. - 제 9 항에 있어서,
상기 제 1 도전층과 제 2 도전층은 상기 기판의 제 1 방향으로 동일한 위치에 배치된 디스플레이 장치. - 제 9 항에 있어서,
상기 제 1 도전층과 제 2 도전층은 상기 기판의 제 1 방향으로 교대로 배치된 디스플레이 장치. - 제 9 항에 있어서,
상기 제 1 영역, 또는, 제 2 영역에 배치되며, 소스 전극, 드레인 전극, 및 게이트 전극을 포함하는 박막 트랜지스터; 및
상기 제 1 영역 상의 디스플레이 소자를 덮는 박막 봉지층;을 포함하되,
상기 제 1 도전층, 또는, 제 2 도전층은 상기 소스 전극, 드레인 전극, 및 게이트 전극중 어느 하나의 전극과 동일한 층에 배치된 디스플레이 장치 - 제 17 항에 있어서,
상기 제 1 도전층, 또는, 제 2 도전층은 디스플레이 소자에 연결된 배선을 포함하는 디스플레이 장치. - 제 1 항에 있어서,
상기 제 1 방향에 교차하는 제 2 방향으로 상기 제 1 유기물층의 폭은 상기 제 1 개구의 폭보다 넓은 디스플레이 장치. - 제 1 항에 있어서,
상기 제 1 유기물층은 상기 제 1 개구를 덮는 디스플레이 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160124812A KR20180035272A (ko) | 2016-09-28 | 2016-09-28 | 디스플레이 장치 |
| US15/684,735 US10134779B2 (en) | 2016-09-28 | 2017-08-23 | Display device having short circuit prevention pattern |
| CN201710896458.3A CN107871714B (zh) | 2016-09-28 | 2017-09-28 | 显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160124812A KR20180035272A (ko) | 2016-09-28 | 2016-09-28 | 디스플레이 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180035272A true KR20180035272A (ko) | 2018-04-06 |
Family
ID=61685696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160124812A KR20180035272A (ko) | 2016-09-28 | 2016-09-28 | 디스플레이 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10134779B2 (ko) |
| KR (1) | KR20180035272A (ko) |
| CN (1) | CN107871714B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020066020A1 (ja) * | 2018-09-28 | 2020-04-02 | シャープ株式会社 | 表示装置およびその製造方法 |
| CN109346484A (zh) * | 2018-10-12 | 2019-02-15 | 武汉华星光电半导体显示技术有限公司 | 折叠显示屏及其制作方法 |
| KR102617275B1 (ko) * | 2018-11-30 | 2023-12-27 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101971925B1 (ko) * | 2012-09-19 | 2019-08-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 유기 발광 표시 장치 |
| KR101965257B1 (ko) * | 2012-10-08 | 2019-04-04 | 삼성디스플레이 주식회사 | 플렉시블 표시 장치 |
| TWI614925B (zh) * | 2012-11-16 | 2018-02-11 | 樂金顯示科技股份有限公司 | 有機發光裝置及其製造方法 |
| KR102097150B1 (ko) * | 2013-02-01 | 2020-04-03 | 엘지디스플레이 주식회사 | 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법 |
| KR102040812B1 (ko) * | 2013-02-12 | 2019-11-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101796812B1 (ko) | 2013-02-15 | 2017-11-10 | 엘지디스플레이 주식회사 | 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법 |
| CN103219284B (zh) * | 2013-03-19 | 2015-04-08 | 北京京东方光电科技有限公司 | Tft阵列基板、tft阵列基板的制作方法及显示装置 |
| CN103413819B (zh) * | 2013-07-22 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种有机发光显示面板、像素界定层及其制作方法 |
| KR102085961B1 (ko) * | 2013-12-24 | 2020-03-06 | 엘지디스플레이 주식회사 | 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법 |
| KR102295477B1 (ko) * | 2014-02-17 | 2021-08-30 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| US9508778B2 (en) * | 2014-04-25 | 2016-11-29 | Samsung Display Co., Ltd. | Organic light emitting diode display |
| KR102205700B1 (ko) * | 2014-07-16 | 2021-01-21 | 삼성전자주식회사 | 유기 전계발광 표시장치 및 그 제조 방법 |
| US9343695B2 (en) * | 2014-08-13 | 2016-05-17 | Universal Display Corporation | Method of fabricating organic light emitting device (OLED) panel of arbitrary shape |
| KR102386458B1 (ko) * | 2014-11-17 | 2022-04-15 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR102405257B1 (ko) * | 2015-01-28 | 2022-06-03 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102365778B1 (ko) * | 2015-02-24 | 2022-02-21 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
-
2016
- 2016-09-28 KR KR1020160124812A patent/KR20180035272A/ko not_active Application Discontinuation
-
2017
- 2017-08-23 US US15/684,735 patent/US10134779B2/en active Active
- 2017-09-28 CN CN201710896458.3A patent/CN107871714B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107871714B (zh) | 2023-04-18 |
| US20180090518A1 (en) | 2018-03-29 |
| CN107871714A (zh) | 2018-04-03 |
| US10134779B2 (en) | 2018-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10256284B2 (en) | Display device | |
| CN107230688B (zh) | 具有能够使制造缺陷最小化的弯曲区的显示设备 | |
| US10797252B2 (en) | Display apparatus | |
| US20200350520A1 (en) | Display apparatus and method of manufacturing same | |
| KR102514411B1 (ko) | 디스플레이 장치 및 그 제조방법 | |
| CN107799015B (zh) | 显示设备 | |
| CN107799553B (zh) | 显示装置 | |
| KR102541447B1 (ko) | 유기 발광 표시 장치 | |
| KR20190064716A (ko) | 디스플레이 장치 및 그 제조 방법 | |
| EP3428968B1 (en) | Display apparatus | |
| KR102114319B1 (ko) | 디스플레이 장치 | |
| JP2019061242A (ja) | ディスプレイ装置 | |
| KR20180120310A (ko) | 디스플레이 장치 | |
| KR20170113757A (ko) | 디스플레이 장치 | |
| US11785833B2 (en) | Display apparatus including an anti-crack projection | |
| KR102568782B1 (ko) | 디스플레이 장치 | |
| CN107768403B (zh) | 显示设备 | |
| KR20190028592A (ko) | 디스플레이 장치 | |
| US11392255B2 (en) | Display device with single wire and double wire stacked structure in the non-display area | |
| KR20180049469A (ko) | 디스플레이 장치 | |
| KR20180035272A (ko) | 디스플레이 장치 | |
| KR102550695B1 (ko) | 디스플레이 장치 | |
| KR102373440B1 (ko) | 디스플레이 패널 및 이를 구비하는 디스플레이 장치 | |
| KR20220006160A (ko) | 디스플레이 장치 | |
| US20220158128A1 (en) | Display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |