KR20120047541A - 박막 트랜지스터 기판 및 이의 제조 방법 - Google Patents

박막 트랜지스터 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20120047541A
KR20120047541A KR1020100109166A KR20100109166A KR20120047541A KR 20120047541 A KR20120047541 A KR 20120047541A KR 1020100109166 A KR1020100109166 A KR 1020100109166A KR 20100109166 A KR20100109166 A KR 20100109166A KR 20120047541 A KR20120047541 A KR 20120047541A
Authority
KR
South Korea
Prior art keywords
contact hole
thin film
film transistor
pixel electrode
transistor substrate
Prior art date
Application number
KR1020100109166A
Other languages
English (en)
Inventor
닝홍롱
정창오
박지영
김상갑
조성행
김연홍
변진수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100109166A priority Critical patent/KR20120047541A/ko
Priority to US13/193,413 priority patent/US8450850B2/en
Publication of KR20120047541A publication Critical patent/KR20120047541A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

탄소 나노 튜브 또는 그래핀으로 화소 전극을 형성하는 경우에도 접촉 저항이 증가되지 않는 박막 트랜지스터 기판 및 이의 제조 방법이 개시된다. 본 발명의 박막 트랜지스터 기판의 제조 방법은 기판 상에 절연막을 형성하는 보호막 형성 단계, 상기 보호막 상에 감광성 막을 형성하고 노광 및 현상하여 감광성 패턴을 형성하는 감광성 패턴 형성 단계, 상기 감광성 패턴을 식각 마스크로 상기 보호막을 건식 식각하는 제1 건식 식각 단계, 상기 제1 건식 식각 후에 기판을 소정의 온도에서 기체의 존재하에 방치시켜 감광성 패턴의 크기를 감소시키는 베이킹 단계, 상기 베이킹 단계를 거친 감광성 패턴을 마스크로 상기 보호막을 다시 건식 식각하여 컨택홀을 형성하는 제2 건식 식각 단계, 상기 제2 건식 식각 후에 상기 감광성 패턴을 제거하는 제거 단계, 및 상기 보호막의 상면에 탄소나노튜브 또는 그래핀 조성물을 도포하여 전극을 형성하는 화소 전극 형성 단계를 포함한다.

Description

박막 트랜지스터 기판 및 이의 제조 방법{Thin film transistor substrate and method for manufacturing thereof}
본 발명은 탄소 나노 튜브 또는 그래핀으로 형성된 화소 전극을 포함하는 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display; LCD)는 현재 가장 널리 사용되고 있는 평판 표시 장치(flat panel display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 개의 기판에 각각 구비되어 있는 형태이다. 하나의 기판에는 복수의 화소 전극이 매트릭스(matrix) 형태로 배열되어 있고 다른 하나의 기판에는 하나의 공통 전극이 기판 전면을 덮고 있다. 이러한 전계 생성 전극은 주로 ITO(Indium Tin Oxide; 이하 ITO) 또는 IZO(Indium Zinc Oxide; 이하 IZO)을 스퍼터링(sputtering)하는 방식을 사용하여 형성하였다. 그러나, ITO 또는 IZO는 인듐의 소비량 증가로 가격이 점점 증가하고 있으며, ITO 또는 IZO을 사용하여 전극을 생성하는 경우 고가의 장비를 사용하는데다가 공정이 복잡하고 공정 시간이 길다.
이에 상기 ITO 또는 IZO를 대체할 전극 재료에 대한 연구로 탄소 나노 튜브 또는 그래핀 등으로 전계 생성 전극을 대체하려는 시도가 있었다. 그러나, 탄소 나노 튜브 또는 그래핀 등은 저비용, 안정적 전도도, 고투과율에도 불구하고 박막 트랜지스터가 구비된 기판에서 막의 균일성이 확보되지 않아 접촉 저항이 증가한다. 따라서, 탄소 나노 튜브 또는 그래핀 등을 박막 트랜지스터 기판의 화소 전극으로 사용하기 위해서는 평탄하지 않은 기재에서의 막의 균일성을 확보하여 접촉 저항이 증가되지 않도록 하는 것이 필요하다.
본 발명이 해결하려는 과제는 탄소 나노 튜브 또는 그래핀으로 형성된 전극을 포함하면서 접촉 저항이 작은 박막 트랜지스터 기판을 제공하는 것이다.
본 발명이 해결하려는 다른 과제는 탄소 나노 튜브 또는 그래핀으로 형성된 전극을 포함하면서 접촉 저항이 작은 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 절연 기판, 상기 절연 기판 상에 형성되고 드레인 전극을 소정 부분 노출시키는 컨택홀을 구비한 보호막, 및 상기 드레인 전극과 상기 컨택홀을 통하여 연결되며, 상기 보호막 상에 탄소 나노 튜브 또는 그래핀 조성물로 형성된 화소 전극을 포함하고, 상기 탄소 나노 튜브 또는 그래핀 조성물로 상기 컨택홀의 완전히 매립된다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판은 절연 기판, 상기 절연 기판 상에 형성된 드레인 전극을 소정 부분 노출시키는 컨택홀을 구비한 보호막, 및 상기 보호막 상에 형성된 탄소 나노 튜브 또는 그래핀으로 형성된 화소전극을 포함하며, 상기 보호막의 두께가 1000 Å이하이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 기판 상에 절연막을 형성하는 절연막 형성 단계, 상기 절연막을 패터닝하여 드레인 전극의 소정 부분을 노출시키는 컨택홀을 형성하는 컨택홀 형성 단계, 및 상기 절연막 상에 탄소 나노 튜브 또는 그래핀 조성물로 상기 컨택홀을 완전히 매립하면서 화소 전극을 생성하는 화소 전극 형성 단계를 포함한다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 기판 상에 절연막을 형성하는 보호막 형성 단계, 상기 보호막 상에 감광막을 형성하고 노광 및 현상하여 감광성 패턴을 형성하는 감광성 패턴 형성 단계, 상기 감광성 패턴을 식각 마스크로 하여 건식 식각하는 제1 건식 식각 단계, 상기 제1 건식 식각 후에 상기 기판을 소정의 온도에서 기체의 존재하에 방치시켜 상기 감광성 패턴의 크기를 축소시키는 베이킹 단계, 상기 베이킹 단계를 거친 감광성 패턴을 다시 건식 식각하여 컨택홀을 형성하는 제2 건식 식각 단계, 제2 건식 식각 후에 상기 감광성 패턴을 제거하는 제거 단계, 및 상기 보호막 상에 탄소 나노 튜브 또는 그래핀 조성물을 도포하여 전극을 형성하는 화소 전극 형성 단계를 포함한다.
기타 실시예들의 구체적인 사항들을 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 의해 탄소 나노 튜브 또는 그래핀으로 화소 전극을 생성하는 경우에도 접촉 저항이 증가되지 않는 박막 트랜지스터 기판을 제조할 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 전극 생성시 스퍼터링 및 습식 식각 등의 방법을 사용하지 않아도 되므로 비용이 절약되고 공정이 단순하며 습식 식각시 발생하는 폐수의 후처리가 불필요하다.
본 발명의 실시예에 따른 박막 트랜지스터 기판은 탄소 나노 튜브 또는 그래핀으로 형성된 전극을 포함함에도 컨택홀 주위에서 접촉 저항이 증가하지 않을 뿐 아니라 전도도, 투과율 등이 우수하다.
본 발명에 따른 효과는 이상에서 예시된 내용으로 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 평면도이다.
도 2는 도 1의 박막 트랜지스터 기판을 I - I´선을 따라 절단한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법의 공정 순서도이다.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법의 공정 단계별 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법의 공정 순서도이다.
도 10 내지 도 15는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법의 공정 단계별 단면도이다.
도 16은 종래의 건식 식각 공정에 의해 형성된 컨택홀의 측벽 프로파일을 FIB-SEM으로 관찰한 것이다.
도 17은 본 발명의 일 실시예에 따른 건식 식각 공정에 의해 형성된 컨택홀의 측벽 프로파일을 FIB-SEM으로 관찰한 것이다.
도 18은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 포함하는 액정 표시 장치의 화상의 사진이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 다른 정의가 없다면 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판에 대해 설명한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판에 대해 설명한다. 도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 평면도이고, 도 2는 도 1의 박막 트랜지스터 기판을 I - I´선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 절연 기판(10), 게이트 전극(26), 게이트 절연막(30), 반도체층(40), 저항성 접촉층(55, 56), 소스 전극(65), 드레인 전극(66), 보호막(70) 및 화소 전극(82)을 포함한다.
절연 기판(10)은 투명한 절연 물질로 이루어져 있으며, 예를 들어 유리 또는 플라스틱 등으로 형성될 수 있다. 절연 기판(10) 위에 제1 방향, 예를 들어 가로 방향으로 뻗어 있으며, 게이트 신호를 전달하는 게이트선(22)이 형성될 수 있다. 또한, 게이트선(22)과 평행하게 형성되어 있는 유지 전극(미도시) 및 유지 전극선(미도시)을 포함할 수 있다.
게이트 전극(26)은 게이트선(22)에 연결되어 돌기 형태로 형성된다. 게이트선(22)과 게이트 전극(26)을 게이트 배선이라 칭하기로 한다. 이러한, 게이트 배선(22, 26)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있다. 또한, 게이트 배선(22, 26)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 26)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 26)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다
게이트 배선(22, 26) 위에는 게이트 절연막(30)이 형성되어 있다. 게이트 절연막(30)은 박막 트랜지스터 채널에서의 전자의 이동도를 증가시키며, 외부로의 누설 전류를 감소시키는 역할을 한다. 게이트 절연막(30)은 질화규소(SiNx) 또는 산화규소 등으로 이루어질 수 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소 또는 다결정 규소 등의 반도체로 이루어진 반도체층(40)이 형성되어 있다. 반도체층(40)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 도 2는 게이트 절연막(30) 상에 섬형으로 형성된 경우를 예시한다.
저항성 접촉층(Ohmic contact layer)(55, 56)은 반도체층(40)의 위에 실리사이드 또는 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등으로 각각 형성된다. 저항성 접촉층(55, 56)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 도 2에 도시된 바와 같이 저항성 접촉층(55, 56)이 섬형인 경우 저항성 접촉층(55, 56)은 드레인 전극(66) 및 소스 전극(65) 아래에 위치할 수 있다.
저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터 배선(62, 65, 66)이 형성되어 있다. 데이터 배선(62, 65, 66)은 제2 방향, 예를 들어 세로 방향으로 형성되어 상기 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 상기 데이터선(62)의 분지이며 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 상기 소스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다.
데이터 배선(62, 65, 66)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어질 수 있으며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
소스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 저항성 접촉층(55, 56)은 반도체층(40)과 소스 전극(65) 및 반도체층(40)과 드레인 전극(66) 사이에 개재되어 이들 사이에 접촉 저항을 낮추어 주는 역할을 한다.
보호막(70)은 데이터 배선(62, 65, 66) 및 노출된 반도체층(40)의 위에 형성되어 있으며, 절연막으로 이루어진다. 보호막(70)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 형성될 수 있다. 또한, 보호막(70)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40)을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(70)에는 드레인 전극(66)을 노출시키는 컨택홀(76)이 형성되어 있다. 컨택홀(76)은 드레인 전극(66)을 노출시켜 드레인 전극(66)과 화소 전극을 접할 수 있게 하는 구조라면 그 형태에는 제한이 없다. 본 발명의 일 실시예에 따른 컨택홀(76)의 내부는 화소 전극(82)의 재료인 탄소 나노 튜브(carbon nano tube) 또는 그래핀(graphen) 조성물로 완전히 충진될 수 있으며, 상기 탄소 나노 튜브 또는 그래핀 조성물은 후술한다. 또한, 컨택홀(76)의 측벽 프로파일은 다양한 형태일 수 있으나, 상부에서 하부로 폭이 좁아지는 테이퍼 형상의 경우 탄소 나노 튜브 또는 그래핀 조성물로 충진시 컨택홀 주위에 기포 또는 포어가 발생하지 않는다.
화소 전극(82)은 보호막(70)의 위에 형성되며, 각 화소마다 컨택홀(76)을 통하여 드레인 전극(66)과 전기적으로 연결된다. 즉, 화소 전극(82)은 컨택홀(76)을 통하여 드레인 전극(66)과 물리적?전기적으로 연결되어 드레인 전극(66)으로부터 데이터 전압을 인가받는다.
본 발명의 일 실시예에 따른 화소 전극(82)은 탄소 나노 튜브 또는 그래핀 조성물로 형성될 수 있다. 보다 구체적으로, 탄소 나노 튜브 또는 그래핀 조성물을 스프레이 코팅, 스핀 코팅 또는 슬릿 코팅 등 당업계에 공지된 코팅 공정에 의해 보호막(70) 상에 도포하고 사진 식각 공정 등을 수행하여 화소 전극을 생성할 수 있다.
상기 탄소 나노 튜브 또는 그래핀 조성물은 탄소 나노 튜브 또는 그래핀, 분산제 및 분산 용매를 포함하며, 탄소 나노 튜브 또는 그래핀을 포함하는 것이라면 본 발명의 목적을 해치지 않는 범위 내에서 당업계에 공지된 것을 제한없이 사용할 수 있다. 상기 탄소 나노 튜브는 탄소 6개로 이루어진 육각형 고리가 서로 연결되어 이루어진 흑연판상을 둥글게 말아서 생긴 튜브 형태의 분자이다. 상기 그래핀은 탄소 원자가 육각형 형태로 서로 연결되어 벌집 모양 격자를 가진 흑연의 단일 시트로 탄소 나노 튜브의 기초 구성 단위가 된다. 상기 탄소 나노 튜브 또는 그래핀은 ITO 또는 IZO 보다 저가이면서 전도도 및 투과율 등이 우수하다. 상기 탄소 나노 튜브는 단일벽 구조를 갖는 단일벽 탄소 나노 튜브(single-walled carbon nano tube;SWCNT) 또는 다중벽 구조를 갖는 다중벽 탄소 나노 튜브(multi-walled carbon nano tube;MWCNT)등 다양한 종류의 탄소 나노 튜브가 사용될 수 있다. 또한, 상기 탄소 나노 튜브는 화학 증착법, 아크 방전법, 플라즈마 토치법 및 이온 충격법등 당업계에 공지된 방법으로 제조될 수 있으며, 당업계에 공지된 통상의 방법으로 전처리 단계를 거칠 수 있으나, 전처리 단계를 거치지 않아도 무방하다. 상기 탄소 나노 튜브는 외경이 1 내지 100 nm이고 길이가 0.5 내지 30 ㎛인 것을 사용할 수 있다.
본 발명의 일 실시예에 따른 화소 전극(82)은 상면에 홀이 형성되지 않고 평탄하도록 컨택홀(76)을 완전히 매립하면서 형성될 수 있다. 즉, 도 2에 도시된 바와 같이, 상기 컨택홀(76)이 탄소 나노 튜브 또는 그래핀 조성물로 완전히 충진되어 상기 화소 전극(82)의 컨택홀(76)의 상부에 해당하는 영역과 그 외의 영역은 단차없이 동일 높이로 형성될 수 있다. 상기 화소 전극(82) 및 보호막(70) 위에는 액정 분자들을 배향할 수 있는 배향막(미도시)이 도포될 수 있다.
탄소 나노 튜브 또는 그래핀 조성물을 사용하여 화소 전극을 형성하는 경우 용매를 함유하는 용액 공정을 이용한다. 용액 공정의 경우 용매를 건조하는 과정에서 굴곡이 심한 입체구조, 예를 들어 컨택홀과 같은 구조 주위에 기포 또는 포어(pore)가 발생하게 되고 탄소 나노 튜브 또는 그래핀의 연결이 부분적으로 단락되어 접촉 저항이 증가한다. 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 탄소 나노 튜브 또는 그래핀 조성물로 컨택홀을 완전히 매립하면서 형성된 화소 전극을 포함하여 탄소 나노 튜브 또는 그래핀 조성물로 화소 전극 생성시 컨택홀 주위에 기포 또는 포어 등이 발생하지 않아 접촉 저항이 증가되지 않는다.
이하, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 3 내지 7을 참조하여 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법의 공정 순서도이다. 도 3을 참조하면, 본 발명의 일 실시예에 의한 박막 트랜지스터 기판의 제조 방법은 게이트 전극 형성 단계(S11), 박막 트랜지스터 형성 단계(S12), 보호막 형성 단계(S13), 컨택홀 형성 단계(S14) 및 화소 전극 형성 단계(S15)를 포함한다. 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 드레인 전극과 접촉을 위해 형성한 컨택홀을 매립하면서 화소 전극을 생성하여 탄소 나노 튜브 또는 그래핀으로 화소 전극 생성시 접촉 저항이 증가하는 현상을 개선할 수 있다.
게이트 전극 형성 단계(S11)는 도 4에 도시된 바와 같이, 기판(10) 상에 게이트 전극(26)을 형성하는 단계이다.
구체적으로, 기판(10) 상에 예를 들어, 스퍼터링 등의 방법으로 금속층을 형성하고 상기 금속층을 사진 식각 공정으로 패터닝하여 게이트 전극(26)을 형성하는 단계이다. 기판(10)은 유리, 석영 또는 플라스틱 등의 절연 기판일 수 있으며, 금속층은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있다.
박막 트랜지스터 형성 단계(S12)는 도 5에 도시된 바와 같이, 게이트 전극(26) 상에 게이트 절연막(30)을 형성하고, 게이트 절연막(30) 상에 반도체층(40), 소스 전극(65) 및 드레인 전극(66)을 형성하는 단계이다.
보다 구체적으로, 게이트 전극(26)의 상부에 산화막 또는 질화막 등의 게이트 절연막(30), 비정질 규소층 또는 다결정 규소층 및 도핑된 비정질 규소층의 삼중막을 예를 들어, 플라즈마 화학 기상 증착 등의 방법으로 순서대로 적층한 후에 사진 식각 공정으로 비정질 규소층 또는 다결정 규소층 및 도핑된 비정질 규소층 패턴을 형성한다. 이어서, 상기 도핑된 비정질 규소층 패턴의 상부에, 예를 들어 스퍼터링 등의 방법으로 금속을 증착하여 금속층을 형성하고 이를 사진 식각 공정을 이용하여 패터닝함으로써 소스 전극(65) 및 드레인 전극(66)을 형성한다. 소스 전극(65) 및 드레인 전극(66)의 생성 후에, 노출된 도핑된 비정질 규소층 패턴을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리된 저항성 접촉층(55, 56)을 형성하는 한편, 상기 저항성 접촉층(55, 56) 사이의 반도체층(40)을 노출시킨다. 상기 노출된 반도체층(40)의 표면을 안정화시키기 위해 산소 플라즈마를 실시할 수도 있다.
보호막 형성 단계(S13)는 도 6에 도시된 바와 같이, 소스 전극(65), 드레인 전극(66) 및 반도체층(40) 상에 절연막을 형성하는 단계이다.
구체적으로, 소스 전극(65), 드레인 전극(66) 및 반도체층(40) 상에 무기 물질인 질화 규소(SiNx), a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질을 플라즈마 화학 기상 증착하거나 평탄화 특성이 우수하며 감광성을 가지는 유기 물질을 도포하여 절연막을 형성하는 단계이다.
컨택홀 형성 단계(S14)는 도 7에 도시된 바와 같이, 보호막(70) 상에 소정 부분의 드레인 전극(66)을 노출시키는 컨택홀(76)을 형성하는 단계이다.
구체적으로, 보호막(70) 상에 감광막을 도포하고 마스크를 사용하여 감광막에 빛을 조사한 후 현상함으로써 감광막을 패터닝하는 사진 식각 공정으로 보호막(70)에 드레인 전극(66)을 드러내는 콘택홀(76)을 형성하는 단계이다.
화소 전극 형성 단계(S15)는 보호막(70) 상에 탄소 나노 튜브 또는 그래핀 조성물을 도포하여 화소 전극을 형성하는 단계이다.
구체적으로, 보호막(70) 상에 스핀 코팅, 슬릿 코팅 등의 코팅 공정으로 탄소 나노 튜브 또는 그래핀 조성물을 도포하고 이를 사진 식각 공정을 이용하여 패터닝함으로써 컨택홀(76)을 통하여 노출된 드레인 전극(66)과 접촉되는 화소 전극을 형성하는 단계이다. 이 때, 화소 전극(82)의 상면이 컨택홀(76)의 바로 상부 영역과 그 이외의 영역 사이에 단차가 생기지 않는 평탄한 면이 되도록 컨택홀(76)은 탄소 나노 튜브 또는 그래핀 조성물로 완전히 매립된다. 상기와 같은 공정을 통하여 도 2와 같은 단면을 갖는 박막 트랜지스터 기판이 제조될 수 있다.
상기에서 살펴본 바와 같이 ITO 또는 IZO 등 대신 탄소 나노 튜브 또는 그래핀 등을 전극 재료로 사용하는 경우 비용, 전도도, 투과율 및 공정의 단순화 면에서 장점이 있음에도 불구하고 컨택홀과 같은 구조가 형성된 곳에서 접촉 저항이 증가하는 현상이 나타난다. 이러한 접촉 저항의 증가는 탄소 나노 튜브 또는 그래핀 등은 용액 공정으로 전극을 형성하는 바, 탄소 나노 튜브 또는 그래핀 조성물 중의 용매가 증발하면서 평탄하지 않고 굴곡이 있는 구조에서는 굴곡 구조 주위에 기포 또는 다수의 포어(pore)가 형성되거나 CNT의 구조가 부분적으로 끊어지기 때문인 것으로 보인다. 그러나, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법과 같이 화소 전극 생성시 컨택홀의 테이퍼 구조를 따라 전극을 형성하지 않고 화소 전극의 상면이 굴곡 없이 평탄하도록 컨택홀을 완전히 매립하는 경우 이와 같은 기포나 포어 등이 발생되지 않아 접촉 저항이 증가하지 않는다.
이하, 도 8을 참조하여 본 발명의 다른 실시예에 의한 박막 트랜지스터 기판에 대해 설명한다. 본 발명의 다른 실시예에 의한 박막 트랜지스터 기판의 평면도는 도 1과 동일하나 도 1의 박막 트랜지스터 기판을 I - I´선을 따라 절단한 단면도는 도 8과 같은 구조를 나타낸다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판은 절연 기판(10), 게이트 전극(26), 게이트 절연막(30), 반도체층(40), 저항성 접촉층(55, 56), 소스 전극(65), 드레인 전극(66), 보호막(70´) 및 화소 전극(82´)을 포함한다. 설명의 편의상, 도 1 및 도 2의 본 발명의 일 실시예에 따른 박막 트랜지스터 기판에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 그 설명은 생략한다.
본 실시예에 의한 박막 트랜지스터 기판은 이전 실시예의 박막 트랜지스터 기판과 보호막(70´) 컨택홀(76´) 및 화소 전극(82´)을 제외하고는 기본적으로 동일한 구조를 갖는 바, 이하에서는 이를 중심으로 설명한다.
보호막(70´)은 데이터 배선(62, 65, 66) 및 노출된 반도체층(40) 상에 형성되어 있으며, 절연막으로 이루어진다. 보호막(70´)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성을 가지는 유기물 또는 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 형성될 수 있다. 또한, 보호막(70´)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40)을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
본 발명의 다른 실시예에 따른 보호막(70´)은 게이트 절연막(30)의 상면으로부터 1000 Å이하의 두께로 형성될 수 있다.
보호막(70´)의 두께가 증가할수록 드레인 전극을 노출시키는 컨택홀(76´)이 깊게 형성되어 박막 트랜지스터 기판의 굴곡이 증가하게 된다. 이에 따라 탄소 나노 튜브 또는 그래핀 조성물로 화소 전극 생성시 분산 용매의 건조 과정에서 컨택홀(76´) 주위에 기포 또는 포어의 발생이 증가하여 탄소 나노 튜브의 연결성이 나빠지고 접촉 저항이 증가될 수 있다. 따라서, 본 발명의 다른 실시예에 의한 박막 트랜지스터 기판에서는 보호막(70´)의 두께를 감소시켜 화소 전극(82´) 형성시 컨택홀(76´)의 주위에 기포 또는 포어의 생성을 억제하여 접촉 저항이 증가를 막는다. 이 때, 보호막(70´)의 두께는 1000 Å이하일 수 있으며, 구체적으로 탄소 나노 튜브 또는 그래핀 조성물로 형성된 화소 전극(82´)의 두께가 200 Å 내지 500 Å인 경우 보호막(70´)의 두께는 500 Å내지 1000 Å일 수 있다. 보호막(70´)의 두께가 1000 Å이하인 경우 탄소 나노 튜브 또는 그래핀 조성물로 화소 전극을 생성하는 경우 컨택홀(76´)주위에서 접촉 저항이 증가되지 않는다. ITO 또는 IZO로 화소 전극을 형성하는 경우에는 이의 diffusion을 막기 위해 보호막이 1000 Å 이상으로 형성되어야 했으나, 탄소 나노 튜브 또는 그래핀 조성물로 화소 전극을 생성하는 경우에는 전극 생성시 diffusion이 발생하지 않아 보호막의 두께를 1000 Å이하로 얇게 형성할 수 있다.
상기 보호막(70´)에는 드레인 전극(66)을 노출시키는 컨택홀(76´)이 형성되어 있다. 상기 컨택홀(76´)은 드레인 전극을 노출시키는 구조라면 그 구조에는 제한이 없으나, 바람직하게는 측벽 프로파일이 상부는 넓고 하부는 좁은 테이퍼 구조일 수 있다. 상기 컨택홀(76´)의 측벽 프로파일이 상부에서 하부로 갈수록 폭이 좁아지는 테이퍼 구조인 경우 화소 전극 형성시 컨택홀 주위에 기포 또는 포어가 생기는 현상이 개선되어 접촉 저항의 증가를 막을 수 있다.
화소 전극(82´)은 보호막(70´) 상에 형성되며 각 화소마다 컨택홀(76´)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있다. 화소 전극(82´)은 탄소 나노 튜브 또는 그래핀 조성물로 형성될 수 있다. 상기 탄소 나노 튜브 또는 그래핀 조성물은 상술한 바와 같으므로 여기서는 자세한 설명을 생략한다. 화소 전극(82´)이 탄소 나노 튜브 또는 그래핀 조성물로 형성됨으로 금속 스퍼터링 공정 대신 용액 공정을 이용할 수 있으며 건식 식각 특성이 우수하여 사진 식각 공정에서 습식 식각이 아닌 건식 식각의 활용이 가능하다는 장점이 있다.
화소 전극(82´) 중 컨택홀(76´)의 상부에 해당되는 영역은 컨택홀(76´)의 테이퍼 구조를 따라 컨택홀과 동일한 구조로 형성될 수 있다. 즉, 컨택홀(76´) 바로 상부의 화소 전극 영역은 컨택홀과 동일하게 상부가 넓고 하부가 좁은 테이퍼 구조로 형성될 수 있다. 구체적으로 도 8에 도시된 바와 같이, 컨택홀(76´) 바로 상부의 화소 전극 영역은 하부로 갈수록 좁아지는 테이퍼 형상의 측벽 및 상기 측벽과 연결되고 드레인 전극(66)과 평행하면서 보호막(70´)보다 기판으로부터의 높이가 낮은 위치에 형성된 평면을 포함하는 구조를 갖는다. 이 때, 보호막(70´) 및 컨택홀(76´)의 측벽 상에 형성되는 화소 전극(82´)의 두께보다 컨택홀에 의해 노출된 드레인 전극(66) 상에 형성되는 화소 전극(82´)의 두께가 더 두꺼울 수 있다.
종래 화소 전극이 컨택홀을 따라 형성되는 경우 보호막의 두께가 두꺼워 컨택홀도 깊게 형성되므로 컨택홀의 상부에 해당되는 화소 전극 영역에는 드레인 전극과 평행한 면이 아닌 측벽의 단부가 상호 맞닿아 생긴 접선이 형성되었다. 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판은 보호막(70´)의 두께가 감소되어 컨택홀의 깊이도 감소되는 바, 화소 전극 중 컨택홀의 상부에 해당되는 영역은 측벽의 단부가 접하는 접선 대신 드레인 전극과 평행한 면이 형성되는 구조를 갖는다. 이러한 구조에서는 컨택홀 주위에 기포 또는 포어 등이 발생이 줄어 접촉 저항이 증가되지 않는다.
이하, 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 9 내지 15를 참조하여 상세히 설명한다. 여기서 상기 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법과 동일하게 적용되는 부분에 대해서는 본 실시예에 당업자에게 명확하게 유추 또는 이해될 수 있는 범위내에서 그 설명을 생략하거나 간략화한다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 게이트 전극 형성 단계(S11), 박막 트랜지스터 형성 단계(S12), 보호막 형성 단계(S13), 컨택홀 형성 단계(S24) 및 화소 전극 형성 단계(S25)를 포함한다. 게이트 전극 형성 단계(S11), 박막 트랜지스터 형성 단계(S12) 및 보호막 형성 단계(S13)는, 상기 보호막 형성 단계에서 보호막(70´)이 1000 Å이하의 두께로 형성된다는 점을 제외하고는 상기 본 발명의 일 실시예에 의한 박막 트랜지스터 기판의 제조 방법과 동일하므로 이하에서는 컨택홀 형성 단계(S24) 및 화소 전극 형성 단계(S25)를 중심으로 설명한다.
도 9는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법 중 컨택홀 형성 단계(S24)의 공정 순서도이다. 도 9를 참조하면, 컨택홀 형성 단계(S24)는 감광성 패턴 형성 단계(S31), 제1 건식 식각 단계(S32), 베이킹 단계(S33), 제2 건식 식각 단계(S34), 및 제거 단계(S35)를 포함한다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 컨택홀 형성시 건식 식각 방법을 사용하며, 건식 식각을 3단계로 구분하여 수행함으로써 컨택홀의 측벽이 상부로부터 하부로 갈수록 좁아지는 테이퍼 형상이 되도록하며 역 테이퍼 형상을 갖는 것을 방지한다. 또한, 이러한 테이퍼 형상에서는 탄소 나노 튜브 또는 그래핀 조성물로 화소 전극 형성시 기포 또는 포어 등의 발생이 감소하여 접촉 저항의 증가를 막을 수 있다.
상기 감광성 패턴 형성 단계(S31)는 도 10에 도시된 바와 같이 보호막 형성 단계(S13)에서 형성한 보호막(70´)의 상부에 감광막을 형성하고 이를 노광 및 현상하여 목적하는 형상의 감광성 패턴(80)을 형성하는 단계이다.
이 때, 상기 감광막은 식각하고자 하는 보호막(70´)에 대하여 약 10 내지 15%의 두께로 형성될 수 있으며, 구체적으로 예를 들어, 보호막이 1000 Å이하의 두께로 형성되는 경우, 감광막은 약 1.5 μm이하의 두께로 형성될 수 있다. 즉, 본 실시예에서는 보호막(70´)이 종래보다 얇게 형성됨에 따라 감광막도 종래보다 얇은 두께로 형성된다.
상기 제1 건식 식각 단계(S32)는 도 11에 도시된 바와 같이, 감광성 패턴(80)을 식각 마스크로 하여 보호막(70´)을 건식 식각하는 단계이다.
상기 건식 식각은 예를 들어, 플라즈마 식각 방법으로 수행된다. 상기 플라즈마 식각은 플루오르계 가스와 질소(N2)를 포함하는 무산소 기체를 사용하여 수행할 수 있다. 이 때, 압력은 약 200 mT 내지 500 mT일 수 있다. 플라즈마 식각에 사용되는 플루오르계 가스로서, 예를 들어 SF6, CF4, CHF3 및 C2F6으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물을 사용할 수 있다. 상기 플루오계 가스와 질소(N2) 가스와의 혼합 비율은 2:1 내지 4:1일 수 있으나, 절연막의 단단한 정도, 두께 등에 따라 혼합 비율은 달라질 수 있다. 이 때, 식각율은 약 10000 Å/min 정도일 수 있다. 상기 건식 식각은 진공 상태에서 식각 공정이 일어나기 때문에 깨끗하며 폐수 처리 등의 문제가 없다.
베이킹 단계(S33)는 도 12에 도시된 바와 같이, 제1 건식 식각 단계(S32)까지 수행된 박막 트랜지스터 기판을 소정의 온도에서 기체의 존재하에 방치시켜 감광성 패턴의 크기를 감소시키는 단계이다.
베이킹 단계(S33)에서 감광성 패턴(80)은 상기 기체에 의해 소량 식각되며 수축도 일어나 감광성 패턴의 크기는 감소하게 된다. 감광성 패턴의(80) 크기가 감소하게 되면 도 12에 도시된 바와 같이 제1 건식 식각 단계(S32)에서 감광막에 의해 보호되었던 보호막(70´)의 일부분이 노출되게 된다. 베이킹 단계(S33)는 상온 내지 약 100 ℃에서, SF6 및 O2 를 포함하는 기체의 존재하에 수행될 수 있다.
제2 건식 식각 단계(S34)는 도 13에 도시된 바와 같이, 베이킹 단계(S33) 후에 크기가 감소된 감광성 패턴(80)을 식각 마스크로 하여 보호막(70´)을 다시 식각하는 단계이다.
제2 건식 식각에 의해 베이킹 단계(S33)에서 크기가 감소된 감광성 패턴에 의해 노출된 보호막이 식각되고, 컨택홀 측벽의 프로파일은 도 13에 나타난 바와 같이 하부로 갈수록 좁아지는 테이퍼 형상으로 형성되게 된다. 제2 건식 식각은 상기 제1 건식 식각과 동일한 방법으로 수행될 수 있다.
제거 단계(S35)는 도 14에 나타난 바와 같이 감광성 패턴(80)을 제거하는 단계이다. 감광성 패턴(80)의 제거는 당업계에 공지된 통상의 방법으로 수행될 수 있으며, 구체적으로 예를 들면, 애싱(ashing)등의 방법으로 제거될 수 있다. 상기 애싱은 애싱 챔버에 산소 원자를 공급하면서 플라즈마를 이루어 유기성분인 감광막이 산소와 반응하여 기체로 배출되도록 하여 감광막을 제거한다.
상술한 컨택홀 형성 단계(S24)에 의해 측벽 프로파일이 상부에서 하부로 갈수록 좁아지는 테이퍼 형상인 컨택홀이 형성된다. 또한, 보호막(70´)의 두께가 종래보다 얇아 보호막(70´)에 형성되는 컨택홀(76´)도 얕게 생성된다.
화소 전극(82´) 형성 단계(S25)는 도 15에 도시된 바와 같이 상기 보호막(70´) 및 컨택홀(76´) 상에 탄소 나노 튜브 또는 그래핀 조성물을 도포하여 화소 전극(82´)을 형성하는 단계이다.
구체적으로, 보호막(70´) 및 컨택홀(76´) 상에 탄소 나노 튜브 또는 그래핀 조성물을 잉크젯 프린팅 방식에 의해 도포하거나 마스크를 씌운 상태에서 다양한 도포 방법으로 도포하여 화소 전극(82´)을 형성하는 단계이다. 또는, 상기 탄소 나노 튜브 또는 그래핀 조성물을 스프레이 코팅, 슬릿 코팅 또는 스핀 코팅 등의 당업계에 공지된 코팅 방법에 의해 도포하고 열처리 등을 통해 탄소 나노 튜브 또는 그래핀 막을 형성한 후 이의 표면에 감광막을 형성하고 노광 및 식각하여 패터닝함으로써 화소 전극(82´)을 생성할 수도 있다. 상기 식각은 바람직하게는 건식 식각 방법을 사용할 수 있다. 상기 탄소 나노 튜브 및 그래핀 조성물은 탄소 나노 튜브 또는 그래핀, 분산제 및 분산 용매 등을 포함하는 조성물로 당업계에 공지된 것을 제한없이 사용할 수 있다.
화소 전극(82´)의 컨택홀(76´)의 상부에 해당하는 영역에는 컨택홀(76´)과 유사한 형태의 홀이 생길 수 있다. 구체적으로, 도 15에 도시된 바와 같이, 화소 전극(82´)의 컨택홀(76´)의 상부에 해당되는 영역은 상부에서 하부로 갈수록 폭이 좁아지는 테이퍼 형상의 측벽 및 상기 측벽과 연결된 드레인 전극(66)과 평행한 면을 포함하는 구조로 형성될 수 있다. 또한, 노출된 드레인 전극(65)상에 형성된 화소 전극의 두께가 보호막(70´) 및 컨택홀(76´)의 측벽 상에 형성된 화소 전극의 두께보다 두꺼울 수 있다. 이러한 경우, 용액 공정을 이용하여 탄소 나노 튜브 또는 그래핀 조성물로 화소 전극 생성시 컨택홀 주위의 포어 및 기포의 발생을 감소시킬 수 있다.
하기 평가예를 통하여 본 발명의 효과를 보다 구체적으로 설명한다. 이는 본 발명의 설명을 위한 것일 뿐, 이로 인해 본 발명의 범위가 제한되지 않는다.
< 평가예 1> 컨택홀의 프로파일 관찰
1-1. SiN으로 형성된 약 1000 Å의 보호막 위에 감광성 조성물을(AZ-EM)를 슬롯 다이법으로 약 1.5 μm의 두께로 코팅하여 감광막을 형성한 뒤 광마스크(자체 제작)를 이용하여 상기 감광막을 노광하고, 노광되지 않은 감광막을 TMAH(Tetramethylammonium hydroxide) 수용액으로 세척, 제거하여 감광성 패턴을 얻었다. 이어서, 약 80초 동안 SF6 및 N2를 포함하는 기체를 이용하여 건식 식각하여 컨택홀을 얻었다. 이 때 컨택홀의 측벽 프로파일을 FIB-SEM으로 관찰하여 도 16에 나타내었다.
1-2. 상기 1-1과 동일한 방법으로 감광성 패턴을 얻은 뒤 약 40초 동안 보호막을 건식 식각하고 다시 약 30초 동안 60 ℃에서 SF6 및 O2 기체의 존재하에 베이킹 한 뒤, 다시 40초 동안 건식 식각하여 컨택홀을 얻었다. 이 때, 컨택홀의 프로파일을 FIB-SEM으로 관찰하여 도 17에 나타내었다.
도 16에 나타난 바와 같이, 종래의 건식 식각법에 의해 컨택홀을 형성하는 경우 컨택홀의 측벽 프로파일이 상부로부터 하부로 폭이 넓어지는 역 테이퍼 형상으로 나타나는 반면에, 도 17에 의하면, 본 발명의 실시예에 따른 방법에 의하는 경우 컨택홀의 측벽 프로파일은 상부에서 하부로 갈수록 폭이 넓어지는 테이퍼 형상으로 나타남을 알 수 있다. 컨택홀이 도 17과 같은 테이퍼 형상의 측벽 프로파일을 갖는 경우 탄소 나노 튜브로 화소 전극을 형성시 접촉 저항이 증가하는 현상을 막을 수 있다.
< 평가예 2> 탄소 나노 튜브 조성물로 형성된 화소 전극을 포함하는 액정 표시 장치의 품질 평가
상기 평가예 1-2와 같은 방법으로 컨택홀을 형성한 뒤 SiN으로 형성된 보호막 및 컨택홀 위에 CNT 조성물을 코팅하고 상기 코팅된 CNT 조성물을 180 ℃에서 30분간 추가 어닐링하여 CNT 막을 생성하였다. 이어서, 상기 화소 전극 위에 포토레지스트(AZ-EM)를 슬롯 다이법(slot die)으로 코팅한 후, 광마스크(자체 제작)를 통해 상기 포토레지스트막을 노광하고, 노광되지 않은 포토레지스트막을 TMAH(Tetramethylammonium hydroxide) 수용액으로 세척하여 제거한 후, 상기 CNT 막중 노출된 부분을 O2 RIE법(80 mTorr, 800 W, O2 유속: 400 sccm, 30초)으로 식각하고, 남아있는 포토레지스트막을 TMAH으로 세척하여 패턴된 화소전극을 얻었다. 상기 CNT 조성물은 단일벽 CNT(한화나노텍, ASP-100F) 15 mg, 폴리아크릴산 15 mg 및 물 30 ml를 첨가하여 제조된 것이다. 이와 같은 화소 전극을 구비한 박막 트랜지스터 기판을 포함하는 액정 표시 장치의 화상을 도 18의 (a)에 나타내었다.
반면에, 상기 CNT 조성물로 제조된 화소 전극 대신 ITO 화소 전극을 형성한 액정 표시 장치의 화상을 도 18의 (b)에 나타내었다.
도 18에 도시된 바와 같이, CNT 조성물로 형성된 화소 전극을 포함하는 액정 표시 장치의 경우 화상이 ITO 화소 전극을 포함하는 액정 표시 장치보다 화상이 선명함을 알 수 있다.
상기에서 살펴본 바와 같이, 본 발명의 박막 트랜지스터 기판 및 이의 제조 방법은 CNT 또는 그래핀으로 화소 전극을 생성함에도 불구하고 접촉 저항이 증가하지 않아 화소 전극 재료를 CNT로 대체할 수 있는 방법을 제공한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 절연 기판 26: 게이트 전극
30: 게이트 절연막 40: 반도체층
55, 56: 접촉성 저항층 65: 소스 전극
66: 드레인 전극 70, 70´: 보호막
82, 82´: 화소 전극 76, 76´: 컨택홀

Claims (16)

  1. 절연 기판;
    상기 절연 기판 상에 형성되고 드레인 전극의 소정 부분을 노출시키는 컨택홀을 구비한 보호막; 및
    상기 드레인 전극과 상기 컨택홀을 통하여 연결되며, 상기 보호막 상에 탄소 나노 튜브 또는 그래핀 조성물로 형성된 화소 전극을 포함하고,
    상기 탄소 나노 튜브 또는 그래핀 조성물로 상기 컨택홀이 완전히 매립되는 박막 트랜지스터 기판.
  2. 제1 항에 있어서,
    상기 컨택홀의 측벽 프로파일이 상부에서 하부로 폭이 좁아지는 테이퍼 형상인 박막 트랜지스터 기판.
  3. 제1항에 있어서,
    상기 탄소 나노 튜브 또는 그래핀 조성물이 코팅 공정으로 상기 보호막 상에 도포되어 전극을 형성하는 박막 트랜지스터 기판.
  4. 절연 기판;
    상기 절연 기판 상에 형성되고 드레인 전극의 소정 부분을 노출시키는 컨택홀을 구비한 보호막; 및
    상기 드레인 전극과 상기 컨택홀을 통하여 연결되며, 상기 보호막 상에 탄소 나노 튜브 또는 그래핀 조성물로 형성된 화소 전극을 포함하고,
    상기 보호막의 두께가 1000 Å이하인 박막 트랜지스터 기판.
  5. 제4 항에 있어서,
    상기 컨택홀의 측벽 프로파일이 상부에서 하부로 폭이 좁아지는 테이퍼 형상인 박막 트랜지스터 기판.
  6. 제4 항에 있어서,
    상기 화소 전극이 상기 컨택홀의 측벽 내지 상기 보호막 상에 형성된 화소 전극의 두께보다 노출된 드레인 전극 상에 형성된 화소 전극의 두께가 더 두꺼운 박막 트랜지스터 기판.
  7. 제4 항에 있어서,
    상기 화소 전극 중 컨택홀의 상부에 해당되는 영역이 상부에서 하부로 갈수로 폭이 좁아지는 측벽; 및 상기 측벽과 연결되고 노출된 드레인 전극과 평행하면서 기판으로부터 상기 보호막보다 낮은 높이로 형성된 평면을 포함하는 구조를 갖는 박막 트랜지스터 기판.
  8. 제4 항에 있어서,
    상기 화소 전극의 두께가 200 Å 내지 500 Å이고, 상기 보호막의 두께가 500 Å 내지 1000 Å인 박막 트랜지스터 기판.
  9. 기판 상에 절연막을 형성하는 보호막 형성 단계;
    상기 보호막을 패터닝하여 드레인 전극의 소정 부분을 노출시키는 컨택홀 형성 단계; 및
    상기 컨택홀을 완전히 매립하면서 상기 보호막 상에 탄소 나노 튜브 또는 그래핀 조성물로 전극을 형성하는 화소 전극 형성 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  10. 제9 항에 있어서,
    상기 탄소 나노 튜브 또는 그래핀 조성물이 코팅 공정으로 상기 보호막 상에 도포되어 전극을 형성하는 박막 트랜지스터 기판의 제조 방법.
  11. 기판 상에 절연막을 형성하는 보호막 형성 단계;
    상기 보호막 상에 감광막을 형성하고 노광 및 현상하여 감광성 패턴을 형성하는 감광성 패턴 형성 단계;
    상기 감광성 패턴을 식각 마스크로 상기 보호막을 건식 식각하는 제1 건식 식각 단계;
    상기 제1 건식 식각 후에 상기 기판을 소정의 온도에서 기체의 존재하에 방치시켜 감광성 패턴의 크기를 감소시키는 베이킹 단계;
    상기 베이킹 단계를 거친 감광성 패턴을 마스크로 상기 보호막을 다시 건식 식각하여 컨택홀을 형성하는 제2 건식 식각 단계;
    상기 제2 건식 식각 후에 상기 감광성 패턴을 제거하는 제거 단계; 및
    상기 보호막의 상면에 탄소나노튜브 또는 그래핀 조성물로 전극을 형성하는 화소 전극 형성 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  12. 제11 항에 있어서,
    상기 보호막이 1000 Å이하의 두께로 형성되는 박막 트랜지스터 기판의 제조 방법.
  13. 제11 항에 있어서,
    상기 감광막이 1.5 μm이하의 두께로 형성되는 박막 트랜지스터 기판의 제조 방법.
  14. 제11 항에 있어서,
    상기 베이킹 단계가 25 ℃ 내지 100 ℃의 온도에서, 산소 기체의 존재 하에 수행되는 박막 트랜지스터 기판의 제조 방법.
  15. 제11 항에 있어서,
    상기 컨택홀의 측벽 프로파일이 상부에서 하부로 폭이 좁아지는 테이퍼 형상인 박막 트랜지스터 기판의 제조 방법.
  16. 제11 항에 있어서,
    상기 탄소 나노 튜브 또는 그래핀 조성물은 코팅 공정으로 상기 보호막 상에 도포되어 전극을 형성하는 박막 트랜지스터 기판의 제조 방법.
KR1020100109166A 2010-11-04 2010-11-04 박막 트랜지스터 기판 및 이의 제조 방법 KR20120047541A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100109166A KR20120047541A (ko) 2010-11-04 2010-11-04 박막 트랜지스터 기판 및 이의 제조 방법
US13/193,413 US8450850B2 (en) 2010-11-04 2011-07-28 Thin-film transistor substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100109166A KR20120047541A (ko) 2010-11-04 2010-11-04 박막 트랜지스터 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120047541A true KR20120047541A (ko) 2012-05-14

Family

ID=46018831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100109166A KR20120047541A (ko) 2010-11-04 2010-11-04 박막 트랜지스터 기판 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US8450850B2 (ko)
KR (1) KR20120047541A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975811B2 (en) 2013-05-28 2015-03-10 Samsung Display Co., Ltd. Light emitting display device that effectively prevent fluorine diffusion to the light emitting layer and method for fabricating the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629578B (zh) * 2011-09-29 2014-05-07 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN102655146B (zh) * 2012-02-27 2013-06-12 京东方科技集团股份有限公司 阵列基板、阵列基板的制备方法及显示装置
US20130240887A1 (en) * 2012-03-13 2013-09-19 Shenzhen China Star Optoelectronics Technology Co Ltd Array substrate and relevant display panel
CN102651342B (zh) * 2012-03-13 2014-12-17 京东方科技集团股份有限公司 阵列基板及其制造方法
CN103700673B (zh) * 2013-12-24 2017-07-04 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN103762199B (zh) * 2013-12-31 2016-05-18 深圳市华星光电技术有限公司 一种液晶显示器的阵列基板的制造方法
WO2016117534A1 (ja) * 2015-01-21 2016-07-28 富士フイルム株式会社 電子デバイスの製造方法および電子デバイス
CN105428401B (zh) * 2016-01-08 2017-02-15 京东方科技集团股份有限公司 一种碳纳米管薄膜晶体管及其制备方法
CN107146770B (zh) * 2017-05-10 2021-01-22 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN107505786A (zh) * 2017-07-24 2017-12-22 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示装置
CN109037075B (zh) * 2018-08-09 2023-01-13 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、晶体管和显示基板
CN110085763A (zh) * 2019-04-26 2019-08-02 京东方科技集团股份有限公司 柔性透明电极、柔性显示面板、相关制备方法及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3267271B2 (ja) * 1998-12-10 2002-03-18 日本電気株式会社 液晶表示装置およびその製造法
KR101202980B1 (ko) * 2005-04-06 2012-11-20 엘지디스플레이 주식회사 유기 반도체물질을 이용한 박막트랜지스터 어레이 기판 및그의 제조 방법
KR101257851B1 (ko) * 2007-03-13 2013-04-24 삼성전자주식회사 디스플레용 박막 트랜지스터 및 그 제조 방법
JP5138276B2 (ja) * 2007-05-31 2013-02-06 株式会社ジャパンディスプレイイースト 表示装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975811B2 (en) 2013-05-28 2015-03-10 Samsung Display Co., Ltd. Light emitting display device that effectively prevent fluorine diffusion to the light emitting layer and method for fabricating the same

Also Published As

Publication number Publication date
US8450850B2 (en) 2013-05-28
US20120112346A1 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
KR20120047541A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US8853699B2 (en) Thin film transistor and method of forming the same
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
US10186617B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
US8211797B2 (en) Metal wiring layer and method of fabricating the same
JP2006295176A (ja) 薄膜トランジスタ、平板表示装置用アレイ基板、薄膜トランジスタの製造方法、及び平板表示装置用アレイ基板の製造方法
US8198631B2 (en) Display device and method of fabricating the same
US20080096332A1 (en) Method of manufacturing a thin-film transistor substrate
WO2013155840A1 (zh) 阵列基板及其制造方法和显示装置
JP2007005757A (ja) 薄膜トランジスタ、および、それの製造方法、並びに、液晶表示装置、および、それの製造方法
JP2006295169A (ja) 薄膜トランジスタ及びその製造方法
US9786791B2 (en) Thin film transistor, array substrate and method of manufacturing the same
US10061173B2 (en) Thin film transistor, fabrication method thereof, and display apparatus
US10204997B2 (en) Thin film transistor, display substrate and display panel having the same, and fabricating method thereof
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TWI423394B (zh) 製造薄膜電晶體基板之方法
KR20150010065A (ko) 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
CN108962919A (zh) 阵列基板及其制作方法、显示面板
JP2008098642A5 (ko)
WO2018000947A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示面板
KR20100035888A (ko) 박막 트랜지스터 및 그 제조방법
CN108022875B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
US20080188042A1 (en) Method of manufacturing thin film transistor panel
CN112951924B (zh) Tft器件及其制备方法
KR100930573B1 (ko) 박막트랜지스터 제조 방법 및 이를 이용한 표시 장치제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application