CN109037075B - 一种薄膜晶体管的制作方法、晶体管和显示基板 - Google Patents
一种薄膜晶体管的制作方法、晶体管和显示基板 Download PDFInfo
- Publication number
- CN109037075B CN109037075B CN201810901799.XA CN201810901799A CN109037075B CN 109037075 B CN109037075 B CN 109037075B CN 201810901799 A CN201810901799 A CN 201810901799A CN 109037075 B CN109037075 B CN 109037075B
- Authority
- CN
- China
- Prior art keywords
- gate
- photoresist
- layer
- insulating layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 title claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 108
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 46
- 238000001312 dry etching Methods 0.000 claims abstract description 26
- 239000011248 coating agent Substances 0.000 claims abstract description 13
- 238000000576 coating method Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 235
- 239000011229 interlayer Substances 0.000 claims description 28
- 239000007789 gas Substances 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000002161 passivation Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
Abstract
本发明提供一种薄膜晶体管的制作方法、薄膜晶体管和显示基板，其中方法包括：形成栅绝缘层；在栅绝缘层上形成栅金属层；在栅金属层上形成光刻胶的图形，以光刻胶的图形为掩膜对栅金属层进行刻蚀，形成栅极；在预设温度下烘烤光刻胶，以使光刻胶流动后包覆栅极的上表面和侧表面；以栅极以及包覆栅极的光刻胶为掩膜对栅绝缘层进行干刻，形成栅绝缘层的图形。利用栅极及包覆栅极的光刻胶为掩膜对栅绝缘层进行干刻时，可避免干刻时的等离子体对栅极金属造成轰击导致栅极金属散射入薄膜晶体管的沟道的技术问题，也就避免了散射到沟道的栅极金属影响沟道电压阈值稳定性的技术问题，优化了所制作的薄膜晶体管的阈值电压的均一性。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种薄膜晶体管的制作方法、晶体管和显示基板。
背景技术
随着半导体技术的发展，薄膜晶体管的性能日益优化。其中，顶栅薄膜晶体管相比底栅薄膜晶体管具有高Ion、更高开口率和更好的稳定性。现有技术的顶栅薄膜晶体管的制作工艺中，为了使得氧化物沟道导体化，沉积氧化物形成栅绝缘层后，沉积栅极金属后刻蚀形成栅极图案，然后在栅极上对应的区域形成掩膜层，利用掩膜层进行栅绝缘层干法刻蚀。由于栅极金属刻蚀后有缩进，掩膜层的材料平行裸露于栅极外，在栅绝缘层干刻时等离子体对栅极金属的侧面有一定的轰击，导致部分栅极金属被轰击后散射入沟道区域。后续退火工艺中，散射入沟道的栅极金属会热扩散，导致所制作的晶体管的阈值电压(Vth)的均一性较差。
可见，现有的薄膜晶体管的制作方法存在制作的薄膜晶体管的阈值电压的均一性较差的技术问题。
发明内容
本发明实施例提供一种薄膜晶体管的制作方法、晶体管和显示基板，以解决现有的薄膜晶体管的制作方法存在制作的薄膜晶体管的阈值电压的均一性较差的技术问题。
为了达到上述目的，本发明实施例提供的具体方案如下：
第一方面，本发明实施例提供了一种薄膜晶体管的制作方法，包括：
形成栅绝缘层；
在所述栅绝缘层上形成栅金属层；
在所述栅金属层上形成光刻胶的图形，以所述光刻胶的图形为掩膜对所述栅金属层进行刻蚀，形成栅极；
在预设温度下烘烤所述光刻胶，以使所述光刻胶流动后包覆所述栅极的上表面和侧表面；
以所述栅极以及包覆所述栅极的光刻胶为掩膜对所述栅绝缘层进行干刻，形成所述栅绝缘层的图形。
可选的，所述形成栅绝缘层的步骤之前，所述方法还包括：
形成有源层，所述栅极在所述有源层所在平面上的正投影位于所述有源层内；
所述形成所述栅绝缘层的图形的步骤之后，所述方法还包括：
以所述栅极以及包覆所述栅极的光刻胶为掩膜，对所述有源层未被所述栅绝缘层覆盖的部分进行导体化处理。
可选的，所述对所述有源层未被所述栅绝缘层覆盖的部分进行导体化处理的步骤之后，所述方法还包括：
对包覆所述栅极的侧表面的光刻胶进行灰化处理后，利用湿法刻蚀去除包覆所述栅极的上表面的光刻胶。
可选的，所述去除包覆所述栅极的光刻胶的步骤之后，所述方法还包括：
形成层间绝缘层，对所述层间绝缘层进行构图形成贯穿所述层间绝缘层的过孔；
在所述层间绝缘层上形成源漏金属层，对所述源漏金属层进行构图形成源极和漏极，所述源极和漏极分别通过贯穿所述层间绝缘层的过孔与所述有源层经过导体化处理后的部分连接。
可选的，所述预设温度的取值范围为130摄氏度至230摄氏度，烘烤的时长范围为2分钟至5分钟。
可选的，所述形成有源层的步骤之前，所述方法还包括：
形成遮光层，所述有源层在所述遮光层所在平面上的正投影落入所述遮光层内；
形成覆盖所述遮光层的缓冲层；
所述形成所述有源层的步骤包括：
在所述缓冲层上形成所述有源层。
可选的，所述以所述栅极以及包覆所述栅极的光刻胶为掩膜对所述栅绝缘层进行干刻的步骤，包括：
采用包括CF4和O2的干刻混合气体进行干刻，其中，CF4流量可为2000sccm至2500sccm，O2流量1000sccm至1500sccm。
可选的，所述对所述有源层未被所述栅绝缘层覆盖的部分进行导体化处理的步骤，包括：
利用氨气或者氦气对所述有源层未被所述栅绝缘层覆盖的部分进行等离子体处理。
第二方面，本发明实施例提供了一种薄膜晶体管，采用如第一方面中任一项所述的薄膜晶体管的制作方法制作得到。
第三方面，本发明实施例还提供了一种显示基板，包括如第二方面所述的薄膜晶体管。
本发明实施例提供的薄膜晶体管的制作方法，通过将栅极上的光刻胶在预设温度下烘烤光刻胶，以使光刻胶流动后包覆所述栅极的上表面和侧表面。因此，再利用栅极及包覆栅极的光刻胶为掩膜对栅绝缘层进行干刻时，可避免干刻时的等离子体对栅极金属造成轰击导致栅极金属散射如入薄膜晶体管的沟道的技术问题，也就避免了散射到沟道的栅极金属影响沟道电压阈值稳定性的技术问题，优化了所制作的薄膜晶体管的阈值电压的均一性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种薄膜晶体管的制作方法的结构示意图；
图2为本发明实施例提供的薄膜晶体管的制作方法所制作的薄膜晶体管的一种结构示意图；
图3为本发明实施例提供的薄膜晶体管的制作方法所制作的薄膜晶体管的另一种结构示意图；
图4为本发明实施例提供的薄膜晶体管的制作方法所制作的薄膜晶体管的另一种结构示意图；
图5为本发明实施例提供的薄膜晶体管的制作方法所制作的薄膜晶体管的另一种结构示意图；
图6为本发明实施例提供的薄膜晶体管的制作方法所制作的薄膜晶体管的另一种结构示意图；
图7为本发明实施例提供的薄膜晶体管的制作方法所制作的薄膜晶体管的部分结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1，为本发明实施例提供的一种薄膜晶体管的制作方法的流程示意图。如图1所示，一种薄膜晶体管的制作方法，包括：
步骤101、形成栅绝缘层；
步骤102、在所述栅绝缘层上形成栅金属层；
本实施例提供的方法，用于制作薄膜晶体管，尤其是薄膜晶体管的栅极及其关联结构。如图2所示，先形成栅绝缘层110，然后在栅绝缘层110上形成栅金属层120，制作所述薄膜晶体管的栅极。
具体的，可以直接在基板100上或者在薄膜晶体管的有源层140上沉积一绝缘层材料，形成栅绝缘层110。栅绝缘层110的材料可以为氧化硅，所形成的栅绝缘层110的厚度可以为0.1微米至0.2微米。
然后，在栅绝缘层110上沉积一层金属材料，以形成栅金属层120。栅金属层120的金属材料可以为铜、银等导电金属，所形成的栅金属层120的厚度可以为0.4微米至0.5微米。
步骤103、在所述栅金属层120上形成光刻胶130的图形，以所述光刻胶130的图形为掩膜对所述栅金属层120进行刻蚀，形成栅极；
依据上述步骤形成栅金属层120后，如图2所示，在栅金属层120上形成光刻胶130，曝光显影后获得光刻胶130的图形。以所形成的光刻胶130的图形为掩膜，对栅金属层120刻蚀，以形成栅极。
对栅极层刻蚀的具体过程可以为，在栅极上形成一层光刻胶130，曝光显影得到对应栅极图形的所述光刻胶130的图形。其中，所述光刻胶130可以为正性光阻，光刻胶130的厚度的取值范围可以为2.0微米至2.2微米。然后以光刻胶130的图形作为掩膜，利用刻蚀液对栅金属层120湿刻，在栅金属层120刻蚀出栅极图形，即形成栅极。
步骤104、在预设温度下烘烤所述光刻胶130，以使所述光刻胶130流动后包覆所述栅极的上表面和侧表面；
利用光刻胶130的图形为掩膜形成栅极后，将栅极及其上表面的光刻胶130置于预设温度的烘烤环境中，烘烤所述栅极上的光刻胶130，以使得光刻胶130流动。如图3所示，流动后的部分光刻胶130流动至栅极的侧表面，这样，光刻胶130就将栅极的上表面和侧表面包覆。
在一种具体实施方式中，如图2所示，栅极上的光刻胶130的宽度大于所述栅极的宽度。所述光刻胶130可以优选为梯形，光刻胶130的上表面的宽度大于下表面的宽度，且上表面的宽度大于栅极的宽度。光刻胶130的下表面与侧表面的夹角可以为60°至70°。
这样，置于烘烤环境中烘烤后，如图3所示，位于栅极正上方的光刻胶130包裹栅极的上表面，超出所述栅极宽度的部分光刻胶130流动并流动至栅极的侧表面，包裹住栅极的侧表面。
可选的，所述预设温度的取值范围为130摄氏度至230摄氏度，烘烤的时长范围为2分钟至5分钟。
光刻胶130在130摄氏度以上时会流动，超过230摄氏度时会变性。设置烘烤温度位于130摄氏度至230摄氏度之间，既能使得光刻胶130流动以包裹栅极的表面，又保证光刻胶130不会被烘烤变性，影响后续的光刻胶130去除操作。
步骤105、以所述栅极以及包覆所述栅极的光刻胶130为掩膜对所述栅绝缘层110进行干刻，形成所述栅绝缘层110的图形。
栅极上的光刻胶130流动后，将栅极的上表面和侧表面均包覆住。这样，以栅极和所述光刻胶130为掩膜，对栅绝缘层110进行干刻，如图4所示，即可形成栅绝缘层110的图形。
具体的，所述以所述栅极以及包覆所述栅极的光刻胶130为掩膜对所述栅绝缘层110进行干刻的步骤，可以包括：
采用包括高CF4和低O2的干刻混合气体进行干刻，其中，CF4流量可为2000sccm～2500sccm，O2流量1000sccm～1500sccm。
将高浓度的CF4和低浓度的O2混合，制备干刻气体，形成等离子体，以栅极及包覆栅极的光刻胶130为掩膜，轰击栅绝缘层110，以获得栅绝缘层110的图形。
对栅绝缘层110进行干刻的过程中，由于栅极的上表面和侧表面均被光刻胶130包裹，干刻的气体离子就不会轰击到栅极表面，栅极金属也就不会被轰击散射到有源层140内，也就避免了栅极金属散射入有源层140导致薄膜晶体管的阈值电压的均一性较差的技术问题。
上述本发明实施例提供的薄膜晶体管的制作方法，通过将栅极上的光刻胶在预设温度下烘烤光刻胶，以使光刻胶流动后包覆所述栅极的上表面和侧表面。因此，再利用栅极及包覆栅极的光刻胶为掩膜对栅绝缘层进行干刻时，可避免干刻时的等离子体对栅极金属造成轰击导致栅极金属散射如入薄膜晶体管的有源层的技术问题，也就避免了散射到有源层沟道内的栅极金属影响有源层电压阈值稳定性的技术问题，优化了所制作的薄膜晶体管的阈值电压的均一性。此外，包覆栅极可以避免光刻胶去除以前栅极金属的氧化风险，而且还可以减少导体化时对有源区的影响。
在上述实施例的基础上，步骤101所述的，形成栅绝缘层110之前，所述方法还可以包括：
形成有源层140，所述栅极在所述有源层140所在平面上的正投影位于所述有源层140内；
所述形成所述栅绝缘层110的图形的步骤之后，所述方法还包括：
以所述栅极以及包覆所述栅极的光刻胶130为掩膜，对所述有源层140未被所述栅绝缘层110覆盖的部分进行导体化处理。
如图2至图4所示，制作薄膜晶体管时，在形成栅绝缘层110之前，先形成有源层140。然后，依次形成栅绝缘层110、栅金属层120和栅极，所述栅极在有源层140所在平面上的正投影，位于所述有源层140内。利用栅极及包覆栅极的光刻胶130为掩膜，再对有源层140中，未被栅绝缘层110覆盖的部分，进行导体化处理。
具体的，所述对所述有源层140未被所述栅绝缘层110覆盖的部分进行导体化处理的步骤，可以包括：
利用氨气或者氦气对所述有源层140未被所述栅绝缘层110覆盖的部分进行等离子体处理。
利用氨气形成的等离子体，或者氦气形成的等离子体，对有源层140的位于栅绝缘层110两侧的部分导体化处理。
此外，所述对所述有源层140未被所述栅绝缘层110覆盖的部分进行导体化处理的步骤之后，所述方法还可以包括：
对包覆所述栅极的侧表面的光刻胶130进行灰化处理后，利用湿法刻蚀去除包覆所述栅极的上表面的光刻胶130。
依据上述步骤，利用光刻胶130的图形为掩膜形成栅极，并利用栅极及包裹栅极的光刻胶130的图形为掩膜对栅绝缘层110干刻后，如图5所示，即可以将光刻胶130去除掉。考虑到光刻胶130包括位于栅极的上表面的部分以及包裹栅极的侧表面的部分，因此，可以先对包覆栅极的侧表面的光刻胶130灰化处理，去掉位于栅极侧面的光刻胶130。然后再利用剥离液，从栅极上表面剥离掉光刻胶130。这样，既能快速湿法剥离光刻胶130，又能避免栅极侧表面的光刻胶130影响剥离液的剥离效果，提高了光刻胶130的去除效率。
另外，所述去除包覆所述栅极的光刻胶130的步骤之后，所述方法还包括：
形成层间绝缘层150，对所述层间绝缘层150进行构图形成贯穿所述层间绝缘层150的过孔151；
在所述层间绝缘层150上形成源漏金属层160，对所述源漏金属层160进行构图形成源极和漏极，所述源极和漏极分别通过贯穿所述层间绝缘层150的过孔151与所述有源层140经过导体化处理后的部分连接。
如图6所示，去除栅极上的光刻胶130之后，在栅极上沉积一层绝缘材料以形成层间绝缘层150。层间绝缘层150的材料可以为氧化硅，沉积材料的厚度可以为0.4微米至0.6微米。利用光刻胶130，曝光显影在层间绝缘层150上形成接触孔的光刻胶130的图形，然后，利用所形成的接触过孔151对应的光刻胶130的图形为掩膜，采用干法刻蚀该层间绝缘层150，以形成贯穿所述层间绝缘层150的过孔151。
在层间绝缘层150上沉积一层金属，形成源漏金属层160，所沉积的金属可以为铜或者银等导电金属，沉积的金属层的厚度可以为0.5微米至0.7微米。在源漏金属层160上铺设光刻胶130，光刻显影获得源漏极图形对应的光刻胶130图形，再利用该光刻胶130图形为掩膜，湿法刻蚀所述源漏金属层160，以形成源极和漏极。这样，源极和漏极通过层间绝缘层150的过孔151连接到有源层140导体化后的部分，以实现源漏极功能。
最后，还可以在所述源漏极图案上再沉积一层绝缘材料，形成钝化层170，以保护源漏极图案表面不被氧化。形成钝化层170的材料可以为氧化硅，沉积的钝化层170的厚度可以为0.3微米至0.5微米。
具体实施时，所述形成有源层140的步骤之前，所述方法还可以包括：
形成遮光层180，所述有源层140在所述遮光层180所在平面上的正投影落入所述遮光层180内；
形成覆盖所述遮光层180的缓冲层190；
所述形成所述有源层140的步骤包括：
在所述缓冲层190上形成所述有源层140。
如图1至图7所示，先在玻璃基板100上沉积一层金属，形成遮光层180。形成遮光层180时，需要保证有源层140在所述遮光层180所在平面上的正投影落入遮光层180内。遮光层180金属可以为钼或者钼铌合金等金属，遮光层180的厚度可以为0.1毫米至0.15毫米。然后通过光刻掩膜及湿刻工艺，刻蚀所述遮光层180，形成薄膜晶体管区域对应的遮光层180的图形。具体的，可以先在遮光层180上铺设光刻胶130，曝光显影得到光刻胶130的图形，然后利用混酸等湿刻液刻蚀遮光层180，即可形成遮光层180的图形。
形成遮光层180的图形后，在遮光层180上形成缓冲层190，缓冲层190覆盖所述遮光层180。具体的，可以先在遮光层180上沉积一层缓冲材料，所形成的缓冲层190的厚度可以为0.3微米至0.5微米。随后即可在所述缓冲层190上沉积材料形成有源层140，所沉积的材料可以为氧化烟锡，沉积材料的厚度可以为0.05微米至0.1微米。
在一种具体实施方式中，本发明实施例提供的薄膜晶体管的制作方法，其制作过程可以为：
如图7所示，在玻璃基板100上依次形成遮光层180、缓冲层190和有源层140，有源层140在遮光层180所在平面上的正投影落入遮光层180内；
如图2所示，在有源层140上形成栅绝缘层110和栅金属层120，在栅金属层120上形成光刻胶130的图形，利用光刻胶130的图形为掩膜刻蚀栅金属层120形成栅极；
如图3所示，烘烤光刻胶130，使得光刻胶130包覆栅极的上表面和侧表面；
如图4所示，利用栅极和包覆栅极的光刻胶130为掩膜，对所述栅绝缘层110进行干刻，形成栅绝缘层110的图形，并对有源层140未被栅绝缘层110覆盖的部分导体化处理；
如图5所示，去除栅极上的光刻胶130；
如图6所示，形成层间绝缘层150，对所述层间绝缘层150进行构图形成贯穿所述层间绝缘层150的过孔151；
在所述层间绝缘层150上形成源漏金属层160，对所述源漏金属层160进行构图形成源极和漏极，所述源极和漏极分别通过贯穿所述层间绝缘层150的过孔151与所述有源层140经过导体化处理后的部分连接；
在所述层间绝缘层150及源漏金属层160上形成钝化层170，即为完成了所述薄膜晶体管的制作过程。
上述本发明实施例提供的薄膜晶体管的制作方法，通过将栅极上的光刻胶在预设温度下烘烤光刻胶，以使光刻胶流动后包覆所述栅极的上表面和侧表面。因此，再利用栅极及包覆栅极的光刻胶为掩膜对栅绝缘层进行干刻时，可避免干刻时的等离子体对栅极金属造成轰击导致栅极金属散射如入薄膜晶体管的有源层的技术问题，也就避免了散射到有源层的栅极金属影响薄膜晶体管的电压阈值稳定性的技术问题，优化了所制作的薄膜晶体管的阈值电压的均一性。此外，包覆栅极可以避免光刻胶去除以前栅极金属的氧化风险，而且还可以减少导体化时对有源区的影响。
参见图1至图6，本发明实施例还涉及一种薄膜晶体管，利用上述图1所示的实施例提供的薄膜晶体管的制作方法制作得到。
此外，本发明实施例还涉及一种显示模板，包括上述实施例提供的薄膜晶体管。
本发明实施例提供的薄膜晶体管的具体实施过程及有益效果，可以参见上述实施例提供的薄膜晶体管的制作方法的具体实施过程，在此不再一一赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (6)
1.一种薄膜晶体管的制作方法，其特征在于，包括：
形成栅绝缘层；
在所述栅绝缘层上形成栅金属层；
在所述栅金属层上形成光刻胶的图形，以所述光刻胶的图形为掩膜对所述栅金属层进行刻蚀，形成栅极，所述光刻胶为梯形，所述光刻胶的上表面的宽度大于下表面的宽度，且上表面的宽度大于栅极的宽度，所述光刻胶的下表面与侧表面的夹角为60°至70°；
在预设温度下烘烤所述光刻胶，以使所述光刻胶流动后包覆所述栅极的上表面和侧表面；
以所述栅极以及包覆所述栅极的光刻胶为掩膜对所述栅绝缘层进行干刻，形成所述栅绝缘层的图形；
所述形成栅绝缘层的步骤之前，所述方法还包括：
形成有源层，所述栅极在所述有源层所在平面上的正投影位于所述有源层内；
所述形成所述栅绝缘层的图形的步骤之后，所述方法还包括：
以所述栅极以及包覆所述栅极的光刻胶为掩膜，对所述有源层未被所述栅绝缘层覆盖的部分进行导体化处理；
所述以所述栅极以及包覆所述栅极的光刻胶为掩膜对所述栅绝缘层进行干刻的步骤，包括：
采用包括CF4和O2的干刻混合气体进行干刻，其中，CF4流量为2000sccm至2500sccm，O2流量1000sccm至1500sccm；
所述对所述有源层未被所述栅绝缘层覆盖的部分进行导体化处理的步骤，包括：
利用氨气或者氦气对所述有源层未被所述栅绝缘层覆盖的部分进行等离子体处理；
所述对所述有源层未被所述栅绝缘层覆盖的部分进行导体化处理的步骤之后，所述方法还包括：
对包覆所述栅极的侧表面的光刻胶进行灰化处理后，利用湿法刻蚀去除包覆所述栅极的上表面的光刻胶。
2.根据权利要求1所述的方法，其特征在于，所述去除包覆所述栅极的光刻胶的步骤之后，所述方法还包括：
形成层间绝缘层，对所述层间绝缘层进行构图形成贯穿所述层间绝缘层的过孔；
在所述层间绝缘层上形成源漏金属层，对所述源漏金属层进行构图形成源极和漏极，所述源极和漏极分别通过贯穿所述层间绝缘层的过孔与所述有源层经过导体化处理后的部分连接。
3.根据权利要求1所述的方法，其特征在于，所述预设温度的取值范围为130摄氏度至230摄氏度，烘烤的时长范围为2分钟至5分钟。
4.根据权利要求1所述的方法，其特征在于，所述形成有源层的步骤之前，所述方法还包括：
形成遮光层，所述有源层在所述遮光层所在平面上的正投影落入所述遮光层内；
形成覆盖所述遮光层的缓冲层；
所述形成所述有源层的步骤包括：
在所述缓冲层上形成所述有源层。
5.一种薄膜晶体管，其特征在于，采用如权利要求1至4中任一项所述的薄膜晶体管的制作方法制作得到。
6.一种显示基板，其特征在于，包括如权利要求5所述的薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810901799.XA CN109037075B (zh) | 2018-08-09 | 2018-08-09 | 一种薄膜晶体管的制作方法、晶体管和显示基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810901799.XA CN109037075B (zh) | 2018-08-09 | 2018-08-09 | 一种薄膜晶体管的制作方法、晶体管和显示基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109037075A CN109037075A (zh) | 2018-12-18 |
| CN109037075B true CN109037075B (zh) | 2023-01-13 |
Family
ID=64633360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810901799.XA Active CN109037075B (zh) | 2018-08-09 | 2018-08-09 | 一种薄膜晶体管的制作方法、晶体管和显示基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109037075B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112635553B (zh) * | 2020-12-25 | 2022-09-16 | 广东省科学院半导体研究所 | 薄膜晶体管的制作方法和显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120352A (ja) * | 1992-09-30 | 1994-04-28 | Nec Corp | 半導体装置の製造方法 |
| CN102540776A (zh) * | 2010-12-30 | 2012-07-04 | 苏州瑞红电子化学品有限公司 | 一种去除半导体工艺中残留光刻胶的剥离液 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012015436A (ja) * | 2010-07-05 | 2012-01-19 | Sony Corp | 薄膜トランジスタおよび表示装置 |
| KR20120047541A (ko) * | 2010-11-04 | 2012-05-14 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20140087693A (ko) * | 2012-12-31 | 2014-07-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20170131787A (ko) * | 2016-05-20 | 2017-11-30 | 삼성디스플레이 주식회사 | 박막트랜지스터의 제조방법 및 박막트랜지스터를 채용하는 표시장치 |
| KR102660292B1 (ko) * | 2016-06-23 | 2024-04-24 | 삼성디스플레이 주식회사 | 박막 트랜지스터 패널 및 그 제조 방법 |
| CN107204377B (zh) * | 2017-06-08 | 2019-11-26 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板 |
| CN107507839B (zh) * | 2017-08-25 | 2020-09-15 | 惠科股份有限公司 | 一种阵列基板及其制造方法 |
-
2018
- 2018-08-09 CN CN201810901799.XA patent/CN109037075B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120352A (ja) * | 1992-09-30 | 1994-04-28 | Nec Corp | 半導体装置の製造方法 |
| CN102540776A (zh) * | 2010-12-30 | 2012-07-04 | 苏州瑞红电子化学品有限公司 | 一种去除半导体工艺中残留光刻胶的剥离液 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109037075A (zh) | 2018-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6092260B2 (ja) | アレイ基板の製造方法及びアレイ基板、ディスプレー | |
| US9455324B2 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
| CN110190031B (zh) | 一种薄膜晶体管基板的制备方法 | |
| WO2018161874A1 (zh) | 显示基板及其制作方法、显示装置 | |
| WO2017128555A1 (zh) | 薄膜晶体管基板及其制造方法 | |
| WO2017016152A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN109037075B (zh) | 一种薄膜晶体管的制作方法、晶体管和显示基板 | |
| CN110993612A (zh) | 阵列基板及其制作方法 | |
| US20210225903A1 (en) | Etching method, manufacturing method of thin film transistor, process device and display device | |
| CN108493197B (zh) | 顶栅型阵列基板制备工艺 | |
| KR20190065458A (ko) | 어레이 기판 및 어레이 기판의 제조방법 | |
| US20200035709A1 (en) | Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate | |
| CN108198824B (zh) | 一种阵列基板的制备方法 | |
| US10204942B1 (en) | Method for manufacturing top-gated thin film transistors | |
| KR20160089592A (ko) | 산화물 박막트랜지스터의 제조방법 | |
| CN107425077B (zh) | 薄膜晶体管及其制作方法、显示装置 | |
| KR20080035045A (ko) | 표시 기판의 제조 방법 | |
| CN111192855A (zh) | 一种阵列基板的制造方法、显示面板及显示装置 | |
| CN109166823B (zh) | 阵列基板的制作方法、阵列基板以及显示装置 | |
| CN114023700B (zh) | 一种tft基板的制作方法及tft基板 | |
| CN109037045B (zh) | 一种离子注入方法、半导体器件的制作方法和半导体器件 | |
| TW201306099A (zh) | 顯示面板及其製作方法 | |
| KR101123041B1 (ko) | 반도체 소자의 형성 방법 | |
| JPS61154046A (ja) | 半導体装置 | |
| JPS6143484A (ja) | 半導体装置の電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |