CN109166823B - 阵列基板的制作方法、阵列基板以及显示装置 - Google Patents
阵列基板的制作方法、阵列基板以及显示装置 Download PDFInfo
- Publication number
- CN109166823B CN109166823B CN201810966838.4A CN201810966838A CN109166823B CN 109166823 B CN109166823 B CN 109166823B CN 201810966838 A CN201810966838 A CN 201810966838A CN 109166823 B CN109166823 B CN 109166823B
- Authority
- CN
- China
- Prior art keywords
- grid electrode
- initial
- array substrate
- etching
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
Abstract
本发明涉及显示器技术领域,提出一种阵列基板的制作方法,该方法包括:形成一初始栅极,其中,所述初始栅极的边沿具有坡面;对所述初始栅极边沿的坡面以及所述坡面向内延伸的部分平面进行预设厚底的刻蚀,从而减小所述初始栅极坡面的坡角。本公开通过对所述初始栅极边沿的坡面以及所述坡面向内延伸的部分平面进行预设厚底刻蚀,减小了初始栅极边沿坡面的坡角,从而减小了初始栅极与层间绝缘层之间出现断裂或空隙的概率。
Description
技术领域
本公开涉及显示器技术领域,尤其涉及一种阵列基板的制作方法、阵列基板以及显示装置。
背景技术
近来大尺寸OLED因其高对比度、自发光渐成电视新的增长热点,其中大尺寸OLED中顶栅相比底栅具有高开态电流(Ion)、更高开口率和更好的稳定性而受到关注。
顶栅设计中,栅极与漏极、源极位于沟道层的同一侧面,栅极与漏极、源极之间通过层间绝缘层分隔。
然而,相关技术中,栅极通常通过湿刻工艺形成,湿刻过程中,栅极的上部分在湿刻药液中被刻蚀的时间较长,因而,通过湿刻工艺成型的栅极边沿具有坡面结构。当该坡面的坡角较大,栅极与层间绝缘层之间容易出现断裂或者空隙,从而导致栅极与源极或者漏极连接,影响正常显示。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种阵列基板的制作方法、阵列基板以及显示装置,进而至少在一定程度上克服相关技术中,由于栅极边沿坡面的坡角较大,栅极与层间绝缘层之间容易出现断裂或者空隙,从而导致栅极与源极或者漏极连接,造成显示不良。
根据本发明的一个方面,提供一种阵列基板的制作方法,该方法包括制作顶栅TFT中栅极的过程,所述栅极的制作过程包括:首次在具有光刻胶的金属层上使用刻蚀液进行湿法刻蚀,形成初始栅极;
该方法还包括:
对所述初始栅极进行刻蚀,使得所述初始栅极边沿具有从顶部到底部延伸的坡度。
在本发明的一种示例性实施例中,所述首次在具有光刻胶的金属层上使用刻蚀液进行湿法刻蚀,形成初始栅极,包括:
在栅极绝缘层上依次形成金属层和光刻胶层;
利用半色调掩膜版对所述光刻胶层进行曝光显影,保留待形成栅极对应区域的光刻胶层,所述半色调掩膜版使得所述待形成栅极对应区域的光刻胶层靠近所述待形成栅极的边沿形成不漏出所述待形成栅极的凹槽;
采用刻蚀液刻蚀所述金属层,保留光刻胶下方的所述待形成栅极作为初始栅极。
在本发明的一种示例性实施例中,所述对所述初始栅极进行刻蚀,使得所述初始栅极边沿具有从顶部到底部延伸的坡度包括:
对所述光刻胶层进行烘烤,使得所述凹槽的侧壁融化覆盖所述初始栅极的侧壁,且不露出所述初始栅极的顶部;
对所述初始栅极顶部的光刻胶进行曝光显影刻蚀,刻蚀掉所述凹槽对应区域的光刻胶,从而露出所述初始栅极位于所述凹槽下方的侧壁以及距离侧壁预设距离的顶部;
对所述初始栅极进行第二次湿法刻蚀,刻蚀露出的所述初始栅极顶部以及侧壁的部分金属,使得所述初始栅极两侧具有从顶部到底部延伸的坡度。
在本发明的一种示例性实施例中,所述金属层由铜组成,且厚度为0.4-0.5um。
在本发明的一种示例性实施例中,所述光刻胶层由正性光刻胶组成。
在本发明的一种示例性实施例中,对所述初始栅极进行刻蚀后,所述初始栅极边沿从顶部到底部延伸的坡角为30度-40度。
在本发明的一种示例性实施例中,所述对所述光刻胶层进行烘烤包括:
在130~230°温度下对所述光刻胶层进行4分钟~5分钟的烘烤。
在本发明的一种示例性实施例中,所述刻蚀露出的所述初始栅极顶部以及侧壁的部分金属包括:
对所述初始栅极进行五分之一厚度的刻蚀。
根据本发明的一个方面,提供一种阵列基板,该阵列基板根据上述的阵列基板的制作方法形成。
根据本发明的一个方面,提供一种显示装置,该显示装置包括上述的阵列基板。
本发明提供一种阵列基板的制作方法、阵列基板以及显示装置。本公开提供的阵列基板的制作方法中,在具有光刻胶的金属层上使用刻蚀液进行湿法刻蚀,从而形成初始栅极,该初始栅极边沿具有较大的坡角。本阵列基板的制作方法对所述初始栅极再次进行刻蚀,使得所述初始栅极边沿具有从顶部到底部延伸的坡度。一方面,该方法减小了栅极边沿坡面的坡角,从而减小了栅极与层间绝缘层之间出现断裂或空隙的概率;另一方面,该方法实现工艺简单。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开阵列基板的制作方法一种示例性实施例的流程图;
图2为本公开阵列基板的制作方法一种示例性实施例中形成初始栅极的流程图;
图3为本公开阵列基板的制作方法一种示例性实施例中在绝缘材料层上形成金属层和光刻胶层之前阵列基板的结构示意图;
图4为本公开阵列基板的制作方法一种示例性实施例中对金属层进行湿刻后阵列基板的结构示意图;
图5为本公开阵列基板的制作方法一种示例性实施例中对所述初始栅极进行刻蚀的流程图;
图6为本公开阵列基板的制作方法一种示例性实施例中对光刻胶进行烘烤后阵列基板的结构示意图;
图7为本公开阵列基板的制作方法一种示例性实施例中对所述初始栅极顶部的光刻胶进行曝光显影后阵列基板的结构示意图;
图8为本公开阵列基板的制作方法一种示例性实施例中对所述栅极进行第二次湿法刻蚀后阵列基板的结构示意图;
图9为本公开阵列基板的制作方法一种示例性实施例中对所述光刻胶层进行剥离后阵列基板的结构示意图;
图10为本公开阵列基板的制作方法一种示例性实施例中完成封装层后阵列基板的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而,示例实施例能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施例使得本发明将更加全面和完整,并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语,例如“上”“下”来描述图标的一个组件对于另一组件的相对关系,但是这些术语用于本说明书中仅出于方便,例如根据附图中所述的示例的方向。能理解的是,如果将图标的装置翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语,例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时,有可能是指某结构一体形成于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
根据本发明的一个方面,提供一种阵列基板的制作方法,如图1所示,为本公开阵列基板的制作方法一种示例性实施例的流程图。该方法包括:
步骤S1:在具有光刻胶的金属层上使用刻蚀液进行湿法刻蚀,形成初始栅极;
步骤S2:对所述初始栅极进行刻蚀,使得所述初始栅极边沿具有从顶部到底部延伸的坡度。
本示例性实施例提供一种阵列基板的制作方法。本公开提供的阵列基板的制作方法中,在具有光刻胶的金属层上使用刻蚀液进行湿法刻蚀,从而形成初始栅极,该初始栅极边沿具有较大的坡角。本阵列基板的制作方法还对所述初始栅极再次进行刻蚀,使得所述初始栅极边沿具有从顶部到底部延伸的坡度。一方面,该方法减小了栅极边沿坡面的坡角,从而减小了栅极与层间绝缘层之间出现断裂或空隙的概率;另一方面,该方法实现工艺简单。
以下对每一步骤进行详细的说明:
本示例性实施例中,如图2所示,为本公开阵列基板的制作方法一种示例性实施例中形成初始栅极的流程图。本示例性示例性中,形成栅极可以包括:
步骤S201:在栅极绝缘层上依次形成金属层和光刻胶层;
步骤S202:利用半色调掩膜版对所述光刻胶层进行曝光显影,保留待形成栅极对应区域的光刻胶层,所述半色调掩膜版使得所述待形成栅极对应区域的光刻胶层靠近所述待形成栅极的边沿形成不漏出所述待形成栅极的凹槽;
步骤S203:采用刻蚀液刻蚀所述金属层,保留光刻胶下方的所述待形成栅极作为初始栅极。
本示例性实施例中,在步骤S201:在绝缘材料层上形成金属层和光刻胶层之前,如图3所示,为本公开阵列基板的制作方法一种示例性实施例中在绝缘材料层上形成金属层和光刻胶层之前阵列基板的结构示意图。该阵列基板1的制作方法还可以包括:通过构图工艺在一基板1上形成金属图案层2;在所述金属图案层2上形成缓冲层3,通过构图工艺在缓冲层3上形成有源层4;在有源层4上形成绝缘层材料层5。其中,金属图案层2用于对薄膜晶体管进行遮光。
步骤S201:在绝缘材料层上形成金属层和光刻胶层。本示例性实施例可以通过沉积、蒸镀等工艺在绝缘材料层5上形成一层金属层;该金属层可以选择为金属材料,例如铜、银等金属;该金属层的厚度可以为0.1-0.5um。本示例性实施例可以通过涂覆等工艺在金属层上涂覆一层光刻胶层8;该光刻胶层8可以选择正性光刻胶;该光刻胶的厚度可以选择为0.2-0.22um。
步骤S202:利用半色调掩膜版对所述光刻胶层进行曝光显影,保留待形成栅极对应区域的光刻胶层,所述半色调掩膜版使得所述待形成栅极对应区域的光刻胶层靠近所述待形成栅极的边沿形成不漏出所述待形成栅极的凹槽。步骤S203:采用刻蚀液刻蚀所述金属层,保留光刻胶下方的所述待形成栅极作为初始栅极。如图4所示,为本公开阵列基板的制作方法一种示例性实施例中对金属层进行湿刻后阵列基板的结构示意图。所述半色调掩膜版的完全曝光部分与金属层上待形成栅极以外的部分相对应,不完全曝光部分覆盖所述待形成栅极侧壁以及部分顶面。通过半色调掩膜对所述光刻胶层8进行次曝光、显影后,光刻胶层8与半色调掩膜完全曝光部分对应的部分被显影液完全清洗掉,光刻胶层8与半色调掩膜不完全曝光部分对应的部分形成不穿透光刻胶层8的凹槽81。本示例性实施例中,通过半色调掩膜对所述光刻胶层8进行曝光、显影之前还可以对光刻胶层8进行短暂的烘烤,从而将半色调掩膜粘附在光刻胶层8上。其中,刻蚀液可以选用双氧水(H2O2)。如图4所示,对金属层进行湿刻后所形成的初始栅极的边沿坡面的坡角为β,由于湿刻过程中刻蚀液不会对光刻胶层8进行刻蚀,栅极上依然存在光刻胶层8。本示例性实施例中,通过刻蚀液湿刻形成的初始栅极的边沿坡脚一般为60度-70度。
本示例性实施例中,如图5所示,为本公开阵列基板的制作方法一种示例性实施例中对所述初始栅极进行刻蚀的流程图。步骤S2:对所述初始栅极进行刻蚀,使得所述初始栅极边沿具有从顶部到底部延伸的坡度。该步骤可以包括:
步骤S501:对所述光刻胶层8进行烘烤,从而使得所述凹槽81的侧壁融化覆盖所述初始栅极的侧壁,且不露出所述初始栅极的顶部。如图6所示,为本公开阵列基板的制作方法一种示例性实施例中对光刻胶进行烘烤后阵列基板的结构示意图。由于光刻胶内有较多的溶剂,对光刻胶层8进行烘烤后,液化的光刻胶层8会自动流到初始栅极的侧面,从而将初始栅极完全覆盖。其中,对所述光刻胶层8进行烘烤可以在130~230°温度下对光刻胶进行4分钟~5分钟的烘烤。
步骤S502:对所述初始栅极顶部的光刻胶进行曝光显影刻蚀,刻蚀掉所述凹槽对应区域的光刻胶,从而露出所述初始栅极位于所述凹槽下方的侧壁以及距离侧壁预设距离的顶部。通过半色调掩膜再次对所述光刻胶层8进行第二次曝光、第二次显影,从而使得所述初始栅极侧壁以及距离侧壁预设距离的顶部裸露在所述光刻胶层8外。如图7所示,为本公开阵列基板1的制作方法一种示例性实施例中对所述初始栅极顶部的光刻胶进行曝光显影后阵列基板的结构示意图。通过对光刻胶层8进出曝光、显影后,初始栅极侧壁以及距离侧壁预设距离的顶部裸露在所述光刻胶层8外。其中,预设距离可以为1-2um。本示例性实施例中,预设距离可以选择为1um。
步骤S503:对所述初始栅极进行第二次湿法刻蚀,刻蚀露出的所述初始栅极顶部以及侧壁的部分金属,使得所述初始栅极两侧具有从顶部到底部延伸的坡度。如图8所示,为本公开阵列基板的制作方法一种示例性实施例中对所述栅极进行第二次湿法刻蚀后阵列基板的结构示意图。本示例性实施例中,裸露于光刻胶外的侧壁以及距离侧壁预设距离的顶部被湿刻预设的厚度,从而使得栅极的边沿坡面的坡角变为γ。显然,γ小于β。其中,该预设厚度可以根据预设距离而设定,预设距离越大,需要刻蚀的预设厚度越厚,刻蚀后所得坡面的坡角γ越小。本示例性实施例中,预设厚度可以为初始栅极厚度的五分之一,对所述初始栅极进行第二次湿法刻蚀后所得到的坡角γ为30度-40度。
本示例性实施例中,对所述初始栅极进行第二次湿法刻蚀之后,还可以包括:对所述绝缘材料层进行干刻,从而将所述绝缘材料层5形成栅极绝缘层6。本示例性实施例中,可采用CF4和O2的混合气体进行干刻,其中,CF4的流量可以为1100~2000sccm,O2的流量可以为1000~1500sccm。
本示例性实施例中,对所述绝缘材料层进行干刻之后还可以包括:对所述初始栅极进行还原处理。在对所述绝缘材料进行干刻时,干刻气体会对裸露的初始栅极进行轰击,初始栅极的表面会在轰击作用下发生氧化,还原处理可以消除初始栅极表面的氧化层。其中,还原处理可以采用高氟低氧混合气体进行处理,处理时间可为5~15s。
本示例性实施例中,在对初始栅极进行还原处理前还可以包括:对有源层4进行导体处理后;对光刻胶层8进行灰化处理。对初始栅极进行还原处理后,可以通过湿法剥离将残留的光刻胶层8进行剥离。如图9所示,为本公开阵列基板的制作方法一种示例性实施例中对所述光刻胶层进行剥离后阵列基板的结构示意图。
本示例性实施例中,如图10所示,为本公开阵列基板的制作方法一种示例性实施例中完成封装层后阵列基板的结构示意图。对所述光刻胶层8进行剥离后还可以包括在栅极上形成层间绝缘层9,其中,层间绝缘层9可以选择为氧化硅,厚度可以为0.45~0.6um。形成层间绝缘层9之后还可以在层间绝缘层9和缓冲层3上形成用于连接金属图案层2与漏极或者源极接触孔(图中未画出),该接触孔用于导出金属图案层2上的电荷,避免金属图案层2对有源层4的干扰。形成该接触孔之后吗,可以通过构图工艺在层间绝缘层9上形成薄膜晶体管的漏极和源极。最后在漏极、源极以及层间绝缘层9上形成封装层10。
本示例性实施例还提供一种阵列基板1,该阵列基板1根据上述的阵列基板1的制作方法形成。
该阵列基板1与上述的阵列基板1的制作方法具有相同的技术特征和工作原理此处不再赘述。
本示例性实施例还提供一种显示装置,该显示装置包括上述的阵列基板1。
该显示装置与上述的阵列基板具有相同的技术特征和工作原理此处不再赘述。
本领域技术人员在考虑说明书及实践这里发明的发明后,将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未发明的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本发明的真正范围和精神由所附的权利要求指出。
上述所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中,如有可能,各实施例中所讨论的特征是可互换的。在上面的描述中,提供许多具体细节从而给出对本发明的实施方式的充分理解。然而,本领域技术人员将意识到,可以实践本发明的技术方案而没有特定细节中的一个或更多,或者可以采用其它的方法、组件、材料等。在其它情况下,不详细示出或描述公知结构、材料或者操作以避免模糊本发明的各方面。
Claims (8)
1.一种阵列基板的制作方法,包括制作顶栅TFT中栅极的过程,所述栅极的制作过程包括:首次在具有光刻胶的金属层上使用刻蚀液进行湿法刻蚀,形成初始栅极,其特征在于,还包括:
对所述初始栅极进行刻蚀,使得所述初始栅极边沿具有从顶部到底部延伸的坡度;
其中,所述首次在具有光刻胶的金属层上使用刻蚀液进行湿法刻蚀,形成初始栅极,包括:
在栅极绝缘层上依次形成金属层和光刻胶层;
利用半色调掩膜版对所述光刻胶层进行曝光显影,保留待形成栅极对应区域的光刻胶层,所述半色调掩膜版使得所述待形成栅极对应区域的光刻胶层靠近所述待形成栅极的边沿形成不漏出所述待形成栅极的凹槽;
采用刻蚀液刻蚀所述金属层,保留光刻胶下方的所述待形成栅极作为初始栅极;
其中,所述对所述初始栅极进行刻蚀,使得所述初始栅极边沿具有从顶部到底部延伸的坡度,包括;
对所述光刻胶层进行烘烤,使得所述凹槽的侧壁融化覆盖所述初始栅极的侧壁,且不露出所述初始栅极的顶部;
对所述初始栅极顶部的光刻胶进行曝光显影刻蚀,刻蚀掉所述凹槽对应区域的光刻胶,从而露出所述初始栅极位于所述凹槽下方的侧壁以及距离侧壁预设距离的顶部;
对所述初始栅极进行第二次湿法刻蚀,刻蚀露出的所述初始栅极顶部以及侧壁的部分金属,使得所述初始栅极两侧具有从顶部到底部延伸的坡度。
2.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述金属层由铜组成,且厚度为0.4-0.5μ m 。
3.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述光刻胶层由正性光刻胶组成。
4.根据权利要求1所述的阵列基板的制作方法,其特征在于,对所述初始栅极进行刻蚀后,所述初始栅极边沿从顶部到底部延伸的坡角为30度-40度。
5.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述对所述光刻胶层进行烘烤包括:
在130~230°温度下对所述光刻胶层进行4分钟~5分钟的烘烤。
6.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述刻蚀露出的所述初始栅极顶部以及侧壁的部分金属包括:
对所述初始栅极进行五分之一厚度的刻蚀。
7.一种阵列基板,其特征在于,根据权利要求1-6任一项所述的阵列基板的制作方法形成。
8.一种显示装置,其特征在于,包括权利要求7所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810966838.4A CN109166823B (zh) | 2018-08-23 | 2018-08-23 | 阵列基板的制作方法、阵列基板以及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810966838.4A CN109166823B (zh) | 2018-08-23 | 2018-08-23 | 阵列基板的制作方法、阵列基板以及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109166823A CN109166823A (zh) | 2019-01-08 |
CN109166823B true CN109166823B (zh) | 2020-10-23 |
Family
ID=64896511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810966838.4A Active CN109166823B (zh) | 2018-08-23 | 2018-08-23 | 阵列基板的制作方法、阵列基板以及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109166823B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020197875A1 (en) * | 2001-06-21 | 2002-12-26 | Prime View International Co., Ltd. | Method for controlling profile formation of low taper angle in metal thin film electorde |
CN107785308A (zh) * | 2017-10-27 | 2018-03-09 | 合肥鑫晟光电科技有限公司 | 一种阵列基板的制备方法和阵列基板 |
-
2018
- 2018-08-23 CN CN201810966838.4A patent/CN109166823B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020197875A1 (en) * | 2001-06-21 | 2002-12-26 | Prime View International Co., Ltd. | Method for controlling profile formation of low taper angle in metal thin film electorde |
CN107785308A (zh) * | 2017-10-27 | 2018-03-09 | 合肥鑫晟光电科技有限公司 | 一种阵列基板的制备方法和阵列基板 |
Also Published As
Publication number | Publication date |
---|---|
CN109166823A (zh) | 2019-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109585304B (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
CN109509707B (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
US11164951B2 (en) | Thin film transistor and manufacturing method thereof and display device | |
CN107331708B (zh) | 薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置 | |
CN109585367B (zh) | 显示装置、显示面板、阵列基板及其制造方法 | |
WO2019127724A1 (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
TW201308606A (zh) | 薄膜電晶體、畫素結構及其製造方法 | |
CN108538855B (zh) | 一种阵列基板的制作方法 | |
US10312272B2 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display panel | |
US10217851B2 (en) | Array substrate and method of manufacturing the same, and display device | |
CN109378320B (zh) | 一种阵列基板及其制备方法 | |
CN111584423B (zh) | 阵列基板及其制备方法和显示装置 | |
CN107910301B (zh) | 显示基板的制作方法、显示基板及显示装置 | |
US9117922B2 (en) | Thin film transistor, thin film transistor substrate and method of manufacturing thin film transistor substrate | |
CN109166823B (zh) | 阵列基板的制作方法、阵列基板以及显示装置 | |
CN109585303B (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
CN109256397B (zh) | 显示基板及其制备方法、显示装置 | |
CN107134497B (zh) | 薄膜晶体管及其制造方法、显示基板 | |
CN108493197A (zh) | 顶栅型阵列基板制备工艺 | |
CN109037146B (zh) | 阵列基板的制作方法、阵列基板以及显示装置 | |
CN109037075B (zh) | 一种薄膜晶体管的制作方法、晶体管和显示基板 | |
CN107464836B (zh) | 一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 | |
CN111048525A (zh) | 阵列基板的制备方法及阵列基板 | |
US11469258B2 (en) | Display panel and display device | |
CN113224172B (zh) | 薄膜晶体管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |