CN109037146B - 阵列基板的制作方法、阵列基板以及显示装置 - Google Patents

阵列基板的制作方法、阵列基板以及显示装置 Download PDF

Info

Publication number
CN109037146B
CN109037146B CN201810836745.XA CN201810836745A CN109037146B CN 109037146 B CN109037146 B CN 109037146B CN 201810836745 A CN201810836745 A CN 201810836745A CN 109037146 B CN109037146 B CN 109037146B
Authority
CN
China
Prior art keywords
layer
forming
metal pattern
array substrate
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810836745.XA
Other languages
English (en)
Other versions
CN109037146A (zh
Inventor
刘军
周斌
李伟
胡迎宾
方金钢
郝朝威
罗标
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810836745.XA priority Critical patent/CN109037146B/zh
Publication of CN109037146A publication Critical patent/CN109037146A/zh
Application granted granted Critical
Publication of CN109037146B publication Critical patent/CN109037146B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

本发明涉及显示技术领域，提出一种阵列基板的制作方法。该方法包括：在基板上形成金属图案层；在所述金属图案层的接触孔位置形成局部光刻胶层，所述接触孔用于连接所述金属图案层与氧化薄膜晶体管的源极或漏极；对所述局部光刻胶层进行离子注入；在所述金属图案层上形成多层功能层；利用第一浓度的刻蚀气体对所述多层功能层的接触孔位置进行刻蚀；利用第二浓度的刻蚀气体对所述局部光刻胶层进行刻蚀，其中，所述第一浓度大于所述第二浓度。本公开提供的阵列基板的制作方法可以避免高浓度刻蚀气体对金属图案层的损坏。

Description

阵列基板的制作方法、阵列基板以及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制作方法、阵列基板以及显示装置。
背景技术
OLED显示装置中，薄膜晶体管(TFT)的顶栅设置相比底栅设置具有更高开态电流、更高开口率和更好稳定性。在薄膜晶体管的顶栅设置中，为保护沟道层的稳定性，通常会在TFT下会形成一层金属图案层用以避免外界光对其特性的干扰。然而，该金属图案层上集聚的电荷会对沟道层产生影响，因而，通常采用在阵列基板上设置接触孔的方式将金属图案层和TFT的漏极或者源极连接用以导出金属图案层的电荷。
相关技术中，通常采用干刻气体对阵列基板进行刻蚀从而在金属图案层与TFT的栅极或者漏极之间形成接触孔，然后在接触孔中灌注导电材料。
然而，干刻气体容易对金属图案层产生刻蚀损坏，从而导致金属图案层与TFT的栅极或漏极之间接触不良。
需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于提供一种阵列基板的制作方法、阵列基板以及显示装置。该方法可以在一定程度上解决相关技术中干刻气体刻蚀损坏金属图案层的技术问题。
本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本发明的一个方面，提供一种阵列基板的制作方法，该方法包括：
在基板上形成金属图案层；
在所述金属图案层的接触孔位置形成局部光刻胶层，所述接触孔用于连接所述金属图案层与氧化薄膜晶体管的源极或漏极；
对所述局部光刻胶层进行离子注入；
在所述金属图案层上形成多层功能层；
利用第一浓度的刻蚀气体对所述多层功能层的接触孔位置进行刻蚀；
利用第二浓度的刻蚀气体对所述局部光刻胶层进行刻蚀，其中，所述第一浓度大于所述第二浓度。
本发明的一种示例性实施例中，所述在基板上形成金属图案层包括：
在所述基板上形成金属层；
在所述金属层上涂覆光刻胶层；
对所述光刻胶层进行曝光、显影，从而在所述光刻胶层上形成与所述金属图案层对应的图案；
对所述金属层进行刻蚀，将所述金属层形成所述金属图案层。
本发明的一种示例性实施例中，所述在所述金属图案层的接触孔位置形成局部光刻胶层包括：
对所述光刻胶层进行曝光时，通过半色调掩膜对所述光刻胶层进行曝光处理；
其中，显影后所述金属图案层上接触孔位置的光刻胶厚度为第一预设值，所述金属图案层上其他位置的光刻胶厚度为第二预设值，所述第一预设值大于所述第二预设值；
对所述光刻胶层进行灰化处理，所述灰化处理的目标厚度为所述第二预设值。
本发明的一种示例性实施例中，对所述局部光刻胶层进行离子注入后还包括：
对灰化后的所述光刻胶层进行剥离。
本发明的一种示例性实施例中，所述多层功能层包括缓冲层和绝缘层，所述在所述金属图案层上形成多层功能层包括：
在所述金属图案层上形成缓冲层；
在所述缓冲层上形成绝缘层，其中，所述接触孔形成于所述缓冲层和所述绝缘层上。
本发明的一种示例性实施例中，在形成所述缓冲层之后以及形成所述绝缘层之前，还包括：
在所述缓冲层上依次形成所述氧化薄膜晶体管的有源层、栅极绝缘层、栅极金属层。
本发明的一种示例性实施例中，在形成所述绝缘层之后还包括：
在所述栅极绝缘层上形成所述氧化薄膜晶体管的源极层和漏极层。
本发明的一种示例性实施例中，在所述栅极绝缘层上形成所述氧化薄膜晶体管的源极层和栅极层之后还包括：
在所述绝缘层、所述源极层和栅极层上形成封装层。
根据本发明的一个方面，提供一种阵列基板，该阵列基板根据上述的阵列基板的制作方法形成。
根据本发明的一个方面，提供一种显示装置，该显示装置包括上述的阵列基板。
本发明提供一种阵列基板的制作方法、阵列基板以及显示装置。该阵列基板的制作方法在金属图案层的接触孔位置设置局部光刻胶层，通过对局部光刻胶层进行离子注入从而形成硬化的光刻胶层，该硬化的光刻胶层在高浓度的刻蚀气体中具有较低的被刻蚀速度，在低浓度的刻蚀气体中具有较高的被刻蚀速度。在形成接触孔过程中，首先利用高浓度的刻蚀气体对多层功能层进行刻蚀，此时硬化的光刻胶层对高浓度的刻蚀气体具有阻挡作用；然后利用低浓度的刻蚀气体对硬化阻挡层进行刻蚀。一方面，低浓度的刻蚀气体对金属图案层的刻蚀作用较小，从而减小了刻蚀气体对金属图案层的损坏；另一方面，高低浓度刻蚀气体混合使用保证了接触孔的刻蚀速度。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开阵列基板的制作方法一种示例性实施例的流程图；
图2-图8为采用本公开阵列基板的制作方法时各膜层结构变化的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
本示例性实施例首先提供一种阵列基板的制作方法，如图1-8所示，图1为本公开阵列基板的制作方法一种示例性实施例的流程图，图2-图8为采用本公开阵列基板的制作方法时各膜层结构变化的结构示意图。
该方法包括：
步骤S1：在基板上形成金属图案层；
步骤S2：在所述金属图案层的接触孔位置形成局部光刻胶层，所述接触孔用于连接所述金属图案层与氧化薄膜晶体管的源极或漏极；
步骤S3：对所述局部光刻胶层进行离子注入；
步骤S4：在所述金属图案层上形成多层功能层；
步骤S5：利用第一浓度的刻蚀气体对所述多层功能层的接触孔位置进行刻蚀；
步骤S6：利用第二浓度的刻蚀气体对所述局部光刻胶层进行刻蚀，其中，所述第一浓度大于所述第二浓度。
本发明提供一种阵列基板的制作方法、阵列基板以及显示装置。该阵列基板的制作方法在金属图案层的接触孔位置设置局部光刻胶层，通过对局部光刻胶层进行离子注入从而形成硬化的光刻胶层，该硬化的光刻胶层在高浓度的刻蚀气体中具有较低的被刻蚀速度，在低浓度的刻蚀气体中具有较高的被刻蚀速度。在形成接触孔过程中，首先利用高浓度的刻蚀气体对多层功能层进行刻蚀，此时硬化的光刻胶层对高浓度的刻蚀气体具有阻挡作用；然后利用低浓度的刻蚀气体对硬化阻挡层进行刻蚀，从而形成接触孔。一方面，低浓度的刻蚀气体对金属图案层的刻蚀作用较小，从而减小了刻蚀气体对金属图案层的损坏；另一方面，高低浓度刻蚀气体混合使用保证了接触孔的刻蚀速度。
以下对各个步骤进行详细的说明：
步骤S1：在基板上形成金属图案层。本示例性实施例中，如图2所示，在基板1上形成金属图案层2的一种选择方式可以是：在所述基板上形成金属层；在所述金属层上涂覆光刻胶层31；对所述光刻胶层31进行曝光、显影，从而在所述光刻胶层上形成与所述金属图案层对应的图案；对所述金属层进行刻蚀，将所述金属层形成所述金属图案层2。其中，在基板上形成金属层可以采用溅射、蒸镀等方式；对所述金属层进行刻蚀可以采用磷酸、硝酸和醋酸组合进行；基板可以采用玻璃基板；金属图案层2可以选择钼或钼铌合金等金属，金属图案层的厚度可以选择为0.15um。应该理解的是，在其他示例性实施例中，金属图案层2还可以通过其他方式形成，例如，金属图案层2可以通过掩膜版直接沉积在基板1上，这些都属于本公开的保护范围。
步骤S2：在所述金属图案层2的接触孔位置形成局部光刻胶层32。在所述金属图案层的接触孔位置形成局部光刻胶层的一种选择方式可以是：在步骤S1中，对所述光刻胶层进行曝光时，可以通过半色调掩膜对所述光刻胶层进行曝光处理。其中，光刻胶层可以选择为负性光刻胶，掩膜版对应接触孔位置的透光度可以大于掩膜版对应金属图案层处的透光度，对曝光后的光刻胶层进行显影后，光刻胶位于接触孔处的厚度将大于位于金属图案层的厚度。显影后所述金属图案层2上接触孔位置的光刻胶厚度为第一预设值，金属图案层2上其他位置的光刻胶厚度为第二预设值，其中，第一预设值可以为1.65um，第二预设值可以为1.5um。然后对所述光刻胶层进行灰化处理，所述灰化处理的目标厚度为所述第二预设值。对光刻胶层进行灰化处理后，如图3所示，只会在接触孔位置存在光刻胶层，该光刻胶层形成局部光刻胶层32。该局部光刻胶层的厚度等于第一预设值减去第二预设值即0.15um。灰化处理可以可采用纯氧进行灰化。应该理解的是，在其示例性实施例中，在所述金属图案层的接触孔位置形成局部光刻胶层还有更多的实现方式，例如，可以利用掩膜版直接在金属图案层上沉积光刻胶层，这些都属于本公开的保护范围。
步骤S3：对所述局部光刻胶层进行离子注入。离子注入时可以采用BH3或者PH5等离子注入气体，离子注入加速电能可为10-20kev，离子注入气体的剂量可以为1E+15-1E+17cm-2，局部光刻胶层通过离子注入后可以得到硬化的局部光刻胶层。该硬化的光刻胶层在高浓度的刻蚀气体中具有较低的被刻蚀速度，在低浓度的刻蚀气体中具有较高的被刻蚀速度。
对所述光刻胶层进行灰化处理后金属图案层上还会存在一些光刻胶的残留物。本示例性实施例中，对所述局部光刻胶层进行离子注入后还包括对灰化后的所述光刻胶层进行剥离。对灰化后的所述光刻胶层进行剥离可以采用将金属图案层浸泡在剥离液中，从而实现残留物的剥离。其中，由于局部光刻胶层在离子注入后性质发生改变从而无法被剥离。
步骤S4：在所述金属图案层上形成多层功能层。本示例性实施例中，如图5、6、7所示，所述多层功能层可以包括缓冲层41和绝缘层42，在所述金属图案层上形成多层功能层包括：在所述金属图案层上形成缓冲层；在所述缓冲层上形成绝缘层。其中，所述接触孔5形成于所述缓冲层和所述绝缘层上。缓冲层41和绝缘层42均可以由氧化硅组成，缓冲层的厚度可以选择为0.3-0.5um，绝缘层的厚度可以选择为0.45-0.6um。
步骤S5：利用第一浓度的刻蚀气体对所述多层功能层的接触孔位置进行刻蚀。步骤S6：利用第二浓度的刻蚀气体对所述局部光刻胶层进行刻蚀，其中，所述第一浓度大于所述第二浓度。干刻气体可以选择为四氟化碳(CF4)，四氟化碳通常溶解于氧气中作为刻蚀气体使用。四氟化碳在浓度大于20％和浓度小于15％时对硬化的局部光刻胶层的刻蚀速度存在较大的差异，当四氟化碳的浓度大于20％时，其对硬化的局部光刻胶层刻蚀速度较慢，当四氟化碳的浓度小于15％时，其对硬化的局部光刻胶层刻蚀速度较快。因此，第一浓度可以选择为大于20％，为保证刻蚀速度可以选择为60-80％，第二浓度可以选择为5-10％。如图6所示，首先利用第一浓度的刻蚀气体对缓冲层41和绝缘层42进行刻蚀，此时硬化的光刻胶层32对高浓度的刻蚀气体具有阻挡作用；如图7所示，然后再利用第二浓度的刻蚀气体对硬化阻挡层进行刻蚀，从而形成接触孔。
本示例性实施例中，如图4、5所示，在形成所述缓冲层41之后以及形成所述绝缘层42之前，还可以包括：在所述缓冲层41上依次形成所述氧化薄膜晶体管的有源层61、栅极绝缘层62、栅极金属层63。其中，有源层61、栅极绝缘层62、栅极金属层63均可以通过光刻技术形成。栅极绝缘层62可以为氧化硅，厚度可以为0.1um-0.2um。栅极金属层63可以为金属铜，厚度可以为0.5um-0.7um。在对栅极金属层63进行刻蚀时可以采用双氧水刻蚀，在对栅极绝缘层62进行刻蚀时可以采用干刻技术实现。
本示例性实施例中，在形成所述绝缘层42之后还可以包括：在所述栅极绝缘层62上形成所述氧化薄膜晶体管的源极层64和漏极层65。在所述栅极绝缘层62上形成所述氧化薄膜晶体管的源极层64和漏极层65可以通过光刻技术对绝缘层进行刻蚀，从而在绝缘层上形成与栅极绝缘层62连通的通孔，通过向上通孔灌注源极或漏极材料从而形成源极层和漏极层。
本示例性实施例中，在所述栅极绝缘层上形成所述氧化薄膜晶体管的源极层和栅极层之后还可以包括：在接触孔5中灌注导电材料7，然后在所述绝缘层42、所述源极层64和漏极层65上形成封装层8。导电材料7用于连接金属图案层2与源极层64，封装层8用于对绝缘层42、所述源极层64和漏极层65进行保护。
本示例性实施例还提供一种阵列基板，该阵列基板根据上述的阵列基板的制作方法形成。
本示例性实施例提供的阵列基板通过上述的阵列基板的制作方法形成，与阵列基板的制作方法具有相同的技术特征和工作原理，上述内容已经做出详细说明，此处不再赘述。
本示例性实施例还提供一种显示装置，该显示装置包括上述的阵列基板。
本示例性实施例提供的显示装置与上述阵列基板具有相同的技术特征和工作原理，上述内容已经做出详细说明，此处不再赘述。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
在基板上形成金属图案层；
在所述金属图案层的接触孔位置形成局部光刻胶层，所述接触孔用于连接所述金属图案层与氧化薄膜晶体管的源极或漏极；
对所述局部光刻胶层进行离子注入；
在所述金属图案层上形成多层功能层；
利用第一浓度的刻蚀气体对所述多层功能层的接触孔位置进行刻蚀；
利用第二浓度的所述刻蚀气体对所述局部光刻胶层进行刻蚀，其中，所述第一浓度大于所述第二浓度；
所述刻蚀气体包括四氟化碳。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述在基板上形成金属图案层包括：
在所述基板上形成金属层；
在所述金属层上涂覆光刻胶层；
对所述光刻胶层进行曝光、显影，从而在所述光刻胶层上形成与所述金属图案层对应的图案；
对所述金属层进行刻蚀，将所述金属层形成所述金属图案层。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述在所述金属图案层的接触孔位置形成局部光刻胶层包括：
对所述光刻胶层进行曝光时，通过半色调掩膜对所述光刻胶层进行曝光处理；
其中，显影后所述金属图案层上接触孔位置的光刻胶厚度为第一预设值，所述金属图案层上其他位置的光刻胶厚度为第二预设值，所述第一预设值大于所述第二预设值；
对所述光刻胶层进行灰化处理，所述灰化处理的目标厚度为所述第二预设值。
4.根据权利要求3所述的阵列基板的制作方法，其特征在于，
对所述局部光刻胶层进行离子注入后还包括：
对灰化后的所述光刻胶层进行剥离。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述多层功能层包括缓冲层和绝缘层，所述在所述金属图案层上形成多层功能层包括：
在所述金属图案层上形成缓冲层；
在所述缓冲层上形成绝缘层，其中，所述接触孔形成于所述缓冲层和所述绝缘层上。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，在形成所述缓冲层之后以及形成所述绝缘层之前，还包括：
在所述缓冲层上依次形成所述氧化薄膜晶体管的有源层、栅极绝缘层、栅极金属层。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，在形成所述绝缘层之后还包括：
在所述栅极绝缘层上形成所述氧化薄膜晶体管的源极层和漏极层。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，在所述栅极绝缘层上形成所述氧化薄膜晶体管的源极层和栅极层之后还包括：
在所述绝缘层、所述源极层和栅极层上形成封装层。
9.一种阵列基板，其特征在于，根据权利要求1-8任一项所述的阵列基板的制作方法形成。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
CN201810836745.XA 2018-07-26 2018-07-26 阵列基板的制作方法、阵列基板以及显示装置 Active CN109037146B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810836745.XA CN109037146B (zh) 2018-07-26 2018-07-26 阵列基板的制作方法、阵列基板以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810836745.XA CN109037146B (zh) 2018-07-26 2018-07-26 阵列基板的制作方法、阵列基板以及显示装置

Publications (2)

Publication Number Publication Date
CN109037146A CN109037146A (zh) 2018-12-18
CN109037146B true CN109037146B (zh) 2020-11-10

Family

ID=64645748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810836745.XA Active CN109037146B (zh) 2018-07-26 2018-07-26 阵列基板的制作方法、阵列基板以及显示装置

Country Status (1)

Country Link
CN (1) CN109037146B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808886A (zh) * 2017-11-01 2018-03-16 京东方科技集团股份有限公司 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
CN207503983U (zh) * 2017-10-26 2018-06-15 京东方科技集团股份有限公司 显示基板和显示面板
CN108305831A (zh) * 2018-02-09 2018-07-20 武汉新芯集成电路制造有限公司 一种高能离子注入后光刻胶的去除方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207503983U (zh) * 2017-10-26 2018-06-15 京东方科技集团股份有限公司 显示基板和显示面板
CN107808886A (zh) * 2017-11-01 2018-03-16 京东方科技集团股份有限公司 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
CN108305831A (zh) * 2018-02-09 2018-07-20 武汉新芯集成电路制造有限公司 一种高能离子注入后光刻胶的去除方法

Also Published As

Publication number Publication date
CN109037146A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
US7476898B2 (en) Thin film and manufacturing method of the same
JP5149464B2 (ja) コンタクト構造、基板、表示装置、並びに前記コンタクト構造及び前記基板の製造方法
US9455324B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
CN109509707B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
CN109166865B (zh) 阵列基板及其制造方法、显示面板
US10121901B2 (en) Pixel structure with isolator and method for fabricating the same
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
US7071036B2 (en) CMOS-TFT Array substrate and method for fabricating the same
CN111584509B (zh) 显示面板及其制备方法、显示装置
CN113725157B (zh) 阵列基板及其制作方法
CN113948458B (zh) 阵列基板及其制作方法
CN111584423B (zh) 阵列基板及其制备方法和显示装置
US11201247B2 (en) LTPS type TFT and method for manufacturing same
CN105374827A (zh) 显示设备和用于制造该显示设备的方法
CN109037146B (zh) 阵列基板的制作方法、阵列基板以及显示装置
US20200035709A1 (en) Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate
CN109860107B (zh) 阵列基板及其制作方法
CN109638034B (zh) 显示面板的制造方法
CN111710727A (zh) 一种阵列基板及其制备方法以及显示面板
EP3657547A1 (en) Fabrication method for top-gate thin film transistor
CN113690181B (zh) Tft阵列基板及其制作方法
KR100837884B1 (ko) 액정표시장치의 제조방법
US11374038B2 (en) Array substrate having protection region on same layer as gate insulating layer and manufacturing method thereof
CN109166823B (zh) 阵列基板的制作方法、阵列基板以及显示装置
CN111968945A (zh) 一种bce结构tft的制作方法及结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant