CN107785308A - 一种阵列基板的制备方法和阵列基板 - Google Patents
一种阵列基板的制备方法和阵列基板 Download PDFInfo
- Publication number
- CN107785308A CN107785308A CN201711023111.4A CN201711023111A CN107785308A CN 107785308 A CN107785308 A CN 107785308A CN 201711023111 A CN201711023111 A CN 201711023111A CN 107785308 A CN107785308 A CN 107785308A
- Authority
- CN
- China
- Prior art keywords
- mask pattern
- pattern
- metallic
- array base
- base palte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910000583 Nd alloy Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- VVTQWTOTJWCYQT-UHFFFAOYSA-N alumane;neodymium Chemical compound [AlH3].[Nd] VVTQWTOTJWCYQT-UHFFFAOYSA-N 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000007788 liquid Substances 0.000 abstract description 17
- 230000004888 barrier function Effects 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 49
- 238000005516 engineering process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种阵列基板的制备方法和阵列基板，所述阵列基板的制备方法包括：先利用第一掩膜图形通过刻蚀工艺对金属薄膜进行第一次刻蚀，再利用第二掩膜图形通过刻蚀工艺对金属薄膜进行第二次刻蚀，以形成金属图形，且第二掩膜图形的宽度小于第一掩膜图形的宽度。本发明提供阵列基板的制备方法可以减小掩膜图形对刻蚀液的遮挡作用，从而可以减小金属图形的坡度角，在后续阵列基板的制作过程中可以提高沉积在金属图形的边缘位置上的绝缘层的厚度，进而避免金属图形的边缘位置发生静电击穿，提高阵列基板的良率，而且，上述阵列基板的制备方法工艺简单、成本较低、制备时间较短。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板的制备方法和阵列基板。
背景技术
阵列基板包括驱动模块、金属图形(即信号线)、薄膜晶体管和像素电极，金属图形与驱动模块和薄膜晶体管相连，像素电极与薄膜晶体管相连，驱动模块通过金属图形调节薄膜晶体管的电压，以调节像素电极的电压。现有金属图形的制备方法如图1所示，首先在基底1上沉积金属薄膜2，然后通过光刻工艺在金属薄膜2上形成第一掩膜图形3，再通过湿法刻蚀工艺刻蚀未被第一掩膜图形3覆盖的金属薄膜2，最后将第一掩膜图形3剥离，以形成金属图形4。
在通过湿法刻蚀工艺刻蚀未被第一掩膜图形3覆盖的金属薄膜2的过程中，由于湿法刻蚀工艺具有各向同性，因此，如图1所示，金属图形4的宽度小于第一掩膜图形3的宽度，即第一掩膜图形3正下方的部分金属薄膜2会被刻蚀。现有湿法刻蚀工艺通常采用喷淋的方式，即刻蚀液从金属薄膜2的上方喷洒至金属薄膜2的表面，因此，当刻蚀液刻蚀第一掩膜图形3正下方的金属薄膜时，第一掩膜图形3对刻蚀液起到一定的遮挡作用，邻近第一掩膜图形3一侧的金属薄膜2相比于邻近基底1一侧的金属薄膜2较难与刻蚀液接触，相应使邻近第一掩膜图形3一侧的金属薄膜2的刻蚀速率小于邻近基底1一侧的金属薄膜2的刻蚀速率，从而使金属图形4的边缘邻近基底1一侧相比于远离基底1一侧的缩进量较大，进而使金属图形4的坡度角α较大。
现有阵列基板的尺寸越来越大，相应金属图形的长度也越来越长，为减小金属图形的驱动电阻，金属图形的厚度也越来越厚。当制备厚度较厚的金属图形时，所需的刻蚀时间较长，在刻蚀液刻蚀掩膜图形正下方的金属薄膜时，金属图形4的边缘邻近基底1一侧的缩进量更佳的大于远离基底1一侧的缩进量，进一步增大金属图形的坡度角。这样，在后续阵列基板的制作过程中沉积在金属图形边缘的绝缘层的厚度较薄，从而在金属图形的边缘位置容易发生静电击穿，进而影响阵列基板的良率。
虽然可以通过调节第一掩膜图形的材料，以及调节刻蚀工艺的参数和刻蚀液的成分，以减小金属图形的坡度角，但是，上述调节方法的工艺复杂、成本较大、调试时间较长，因此，亟需一种阵列基板的制备方法以解决上述技术问题。
发明内容
本发明针对现有技术中存在的上述不足，提供一种阵列基板的制备方法和阵列基板，用以至少部分解决现有阵列基板的金属图形的坡度角较大的问题。
为实现上述目的，本发明提供一种阵列基板的制备方法，所述方法包括：
在基底上沉积金属薄膜；
通过光刻工艺在形成有所述金属薄膜的基底上形成第一掩膜图形；
利用所述第一掩膜图形，通过刻蚀工艺去除部分所述金属薄膜，以减小未被所述第一掩膜图形覆盖的金属薄膜的厚度；
减小所述第一掩膜图形的宽度，以形成第二掩膜图形；
利用所述第二掩膜图形，通过刻蚀工艺形成金属图形。
优选的，所述减小所述第一掩膜图形的宽度，具体包括：
对所述第一掩膜图形进行高温处理，以使所述第一掩膜图形收缩。
优选的，所述减小所述第一掩膜图形的宽度，具体包括：
对所述第一掩膜图形进行灰化处理，以去除所述第一掩膜图形的边缘。
优选的，所述通过刻蚀工艺去除部分所述金属薄膜，具体包括：
利用所述第一掩膜图形，通过刻蚀工艺减小未被所述第一掩膜图形覆盖的金属薄膜的厚度，以形成第一金属图形；所述第二掩膜图形的宽度小于被所述第一掩膜图形覆盖的第一金属图形的宽度；
所述通过刻蚀工艺形成金属图形，具体包括：
利用所述第二掩膜图形，通过刻蚀工艺刻蚀所述第一金属图形，以形成所述金属图形。
优选的，所述第二掩膜图形的宽度小于所述金属图形的宽度。
优选的，所述未被所述第一掩膜图形覆盖的金属薄膜的厚度为所述金属薄膜的初始厚度的30％-70％。
优选的，所述金属薄膜的材料包括铝、铜、钼、铝钕合金和钛中的一种或任意组合。
优选的，所述金属图形包括栅线图形或数据线图形。
本发明还提供一种阵列基板，包括基底，所述基底上设置有金属图形，所述金属图形由上述所述的阵列基板的制备方法制备。
优选的，所述金属图形的坡度角小于或等于80°。
本发明具有以下有益效果：
本发明提供一种阵列基板的制备方法和阵列基板，所述阵列基板的制备方法包括：先利用第一掩膜图形通过刻蚀工艺对金属薄膜进行第一次刻蚀，再利用第二掩膜图形通过刻蚀工艺对金属薄膜进行第二次刻蚀，以形成金属图形，且第二掩膜图形的宽度小于第一掩膜图形的宽度。本发明提供的阵列基板的制备方法可以在刻蚀液刻蚀掩膜图形下方的金属薄膜的过程中，减小掩膜图形对刻蚀液的遮挡作用，从而在刻蚀液刻蚀掩膜图形正下方的金属薄膜时，可以减小金属图形边缘的邻近基底一侧和远离基底一侧的缩进量的差异，相应可以减小金属图形的坡度角，在后续阵列基板的制作过程中可以提高沉积在金属图形的边缘位置上的绝缘层的厚度，进而避免金属图形的边缘位置发生静电击穿，提高阵列基板的良率，而且，上述阵列基板的制备方法工艺简单、成本较低、制备时间较短。
附图说明
图1为现有阵列基板的制备方法中刻蚀工艺的示意图；
图2a为本实施例提供的阵列基板的制备方法中步骤1的示意图；
图2b为本实施例提供的阵列基板的制备方法中步骤2的示意图；
图2c为本实施例提供的阵列基板的制备方法中步骤3的示意图；
图2d为本实施例提供的阵列基板的制备方法中步骤4的示意图；
图2e和2f为本实施例提供的阵列基板的制备方法中步骤5的示意图；
图3为本实施例提供的阵列基板的制备方法的流程图。
图例说明：
1、基底 2、金属薄膜 3、第一掩膜图形 4、金属图形 5、第二掩膜图形 7、第一金属图形 71、第一部分 72、第二部分
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种阵列基板的制备方法和阵列基板进行详细描述。
本发明实施例提供一种阵列基板的制备方法，结合图2a至图3所示，所述方法包括：
步骤1、在基底1上沉积金属薄膜2。
具体的，如图2a所示，可以利用物理气相沉积的方法，例如磁控溅射的方法，在基底1上沉积金属薄膜2。
步骤2、通过光刻工艺在形成有金属薄膜2的基底1上形成第一掩膜图形3。
具体的，如图2b所示，在形成有金属薄膜2的基底1的表面涂覆光刻胶，通过掩膜板对光刻胶进行曝光、显影，以使光刻胶形成第一掩膜图形3。
步骤3、利用第一掩膜图形3，通过刻蚀工艺去除部分金属薄膜2，以减小未被第一掩膜图形3覆盖的金属薄膜2的厚度。
如图2c所示，所述通过刻蚀工艺去除部分金属薄膜2，具体包括：
利用第一掩膜3图形，通过刻蚀工艺减小未被第一掩膜图形3覆盖的金属薄膜2的厚度，以形成第一金属图形7。
具体的，可以通过湿法刻蚀工艺刻蚀未被第一掩膜图形3覆盖的金属薄膜2，通过控制湿法刻蚀工艺的刻蚀时间，以控制未被第一掩膜图形3覆盖的金属薄膜2的厚度h2。第一金属图形7包括位于第一掩膜图形3下方的第一部分71和未位于第一掩膜图形3下方的第二部分72，第一部分71的厚度h1大于第二部分72的厚度h2。
步骤4、减小第一掩膜图形3的宽度，以形成第二掩膜图形5。
具体的，结合图2c和图2d所示，对第一掩膜图形3进行处理，以使第一掩膜图形3形成第二掩膜图形5。以下对减小第一掩膜图形3的宽度的具体两种实现方法进行详细描述。
减小第一掩膜图形3的宽度的方法，具体包括：对第一掩膜图形3进行高温处理，以使第一掩膜图形3收缩。具体的，通过高温处理使第一掩膜图形3内的有机溶剂挥发，第一掩膜图形3的体积发生收缩，相应第一掩膜图形3的宽度相应减小。
需要说明的是，高温处理的温度需要根据实际第一掩膜图形3所采用的光刻胶材料进行确定。高温处理的时间需要根据第一掩膜图形3所需要减小的宽度进行确定，高温处理的时间越长，相应第一掩膜图形3所减小的宽度越大。
另一种减小第一掩膜图形3的宽度的方法，具体包括：对第一掩膜图形3进行灰化处理，以去除第一掩膜图形3的边缘。具体的，通过灰化工艺中的氧气与第一掩膜图形3的材料发生化学反应，由于第一掩膜图形3的边缘的厚度较薄，因此，在对第一掩膜图形3进行灰化处理时，第一掩膜图形3的边缘首先被去除掉，相应减小第一掩膜图形3的宽度。
需要说明的是，灰化处理的时间需要根据实际第一掩膜图形3的厚度和第一掩膜图形3所需要减小的宽度进行确定，灰化的时间越长，相应第一掩膜图形3所减小的宽度越大。
是通过高温处理的方法，还是通过灰化处理的方法以减小第一掩膜图形3的宽度需要根据实际情况进行确定。当然，减小第一掩膜图形3的宽度的方法不限于此，本领域技术人员可知，任何可以减小第一掩膜图形3的宽度的方法均在本发明实施例的保护范围之内。
步骤5、利用第二掩膜图形5，通过刻蚀工艺形成金属图形4。
结合图2e和图2f所示，所述通过刻蚀工艺形成金属图形4，具体包括：
利用第二掩膜图形5，通过刻蚀工艺刻蚀第一金属图形7，以形成金属图形4。
具体的，通过湿法刻蚀工艺对未被第二掩膜图形5覆盖的金属薄膜2进行刻蚀，刻蚀第一金属图形7的第二部分72和部分第一部分71，并剥离第二掩膜图形5，以形成金属图形4。
本发明实施例提供的阵列基板的制备方法，先利用第一掩膜图形3通过刻蚀工艺对金属薄膜2进行第一次刻蚀(即步骤3)，再利用第二掩膜图形5通过刻蚀工艺对金属薄膜2进行第二次刻蚀(即步骤5)，以形成金属图形4，且第二掩膜图形5的宽度小于第一掩膜图形3的宽度。在刻蚀液刻蚀掩膜图形下方的金属薄膜2的过程中，可以减小掩膜图形对刻蚀液的遮挡作用，从而在刻蚀液刻蚀掩膜图形正下方的金属薄膜时，可以减小金属图形4边缘的邻近基底1一侧和远离基底1一侧的缩进量的差异，相应可以减小金属图形4的坡度角α，在后续阵列基板的制作过程中可以提高沉积在金属图形4的边缘位置上的绝缘层的厚度，进而避免金属图形4的边缘位置发生静电击穿，提高阵列基板的良率，而且，上述阵列基板的制备方法工艺简单、成本较低、制备时间较短。
优选的，如图2d所示，第二掩膜图形5的宽度d1小于被第一掩膜图形3覆盖的第一金属图形7的宽度d2。也就是说，第二掩膜图形5的宽度d1小于第一部分71的宽度d2，这样，可以使第一部分71的部分暴露在第二掩膜图形5之外，在利用第二掩膜图形5形成金属图形4的过程中，刻蚀液可以与部分第一部分71直接接触，可以更佳的减小掩膜图形对刻蚀液的遮挡作用，相应在刻蚀液刻蚀掩膜图形正下方的金属薄膜时，更佳减小金属图形4边缘的邻近基底1一侧和远离基底1一侧的缩进量的差异，得到更佳较小坡度角α的金属图形4。
进一步优选的，如图2e所示，第二掩膜图形5的宽度d1小于金属图形4的宽度d3，这样，在利用第二掩膜图形5形成金属图形4的过程中，第二掩膜图形5均不会遮挡金属图形4边缘，进一步减小掩膜图形对刻蚀液的遮挡作用，相应进一步得到更佳较小坡度角α的金属图形4。
需要说明的是，由于湿法刻蚀工艺具有各向同性，如图2c所示，第一部分71的宽度d2小于第一掩膜图形3的宽度d4，相应在通过刻蚀工艺去除部分金属薄膜2的过程中，第一掩膜图形3会影响第一部分71的坡度角β，相应影响金属图形4的坡度角α。通过刻蚀工艺减小未被第一掩膜图形3覆盖的金属薄膜2的厚度越厚，即刻蚀时间越长，第一掩膜图形3对第一部分71的坡度角β的影响越大，为减小第一掩膜图形3对第一部分71的坡度角β的影响，未被第一掩膜图形3覆盖的金属薄膜2的厚度h2为金属薄膜2的初始厚度h1的30％-70％。
现有阵列基板的信号线包括栅线图形和数据线图形，因此，本发明实施例中的金属图形4可以包括栅线图形或数据线图形。为减小金属图形4的电阻，金属图形4所采用的金属薄膜2的材料可以包括铝、铜、钼、铝钕合金和钛中的一种或任意组合。
本发明还提供一种阵列基板，包括基底1，基底1上设置有金属图形4，所述金属图形4由上述所述的阵列基板的制备方法制备。
本发明实施例提供的阵列基板，基底1上设置的金属图形4通过上述所述的阵列基板的制备方法制备，金属图形4的坡度角α较小，相应位于金属图形4远离基底1的一侧且与金属图形4边缘位置相对应的绝缘层的厚度较厚，从而可以避免金属图形4的边缘位置发生静电击穿，进而提高阵列基板的良率。
优选的，金属图形4的坡度角α小于或等于80°，这样，可以进一步提高金属图形4边缘位置的绝缘层的厚度，进一步避免金属图形4的边缘位置发生静电击穿。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种阵列基板的制备方法，其特征在于，所述方法包括：
在基底上沉积金属薄膜；
通过光刻工艺在形成有所述金属薄膜的基底上形成第一掩膜图形；
利用所述第一掩膜图形，通过刻蚀工艺去除部分所述金属薄膜，以减小未被所述第一掩膜图形覆盖的金属薄膜的厚度；
减小所述第一掩膜图形的宽度，以形成第二掩膜图形；
利用所述第二掩膜图形，通过刻蚀工艺形成金属图形。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述减小所述第一掩膜图形的宽度，具体包括：
对所述第一掩膜图形进行高温处理，以使所述第一掩膜图形收缩。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述减小所述第一掩膜图形的宽度，具体包括：
对所述第一掩膜图形进行灰化处理，以去除所述第一掩膜图形的边缘。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述通过刻蚀工艺去除部分所述金属薄膜，具体包括：
利用所述第一掩膜图形，通过刻蚀工艺减小未被所述第一掩膜图形覆盖的金属薄膜的厚度，以形成第一金属图形；所述第二掩膜图形的宽度小于被所述第一掩膜图形覆盖的第一金属图形的宽度；
所述通过刻蚀工艺形成金属图形，具体包括：
利用所述第二掩膜图形，通过刻蚀工艺刻蚀所述第一金属图形，以形成所述金属图形。
5.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述第二掩膜图形的宽度小于所述金属图形的宽度。
6.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述未被所述第一掩膜图形覆盖的金属薄膜的厚度为所述金属薄膜的初始厚度的30％-70％。
7.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述金属薄膜的材料包括铝、铜、钼、铝钕合金和钛中的一种或任意组合。
8.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述金属图形包括栅线图形或数据线图形。
9.一种阵列基板，包括基底，所述基底上设置有金属图形，其特征在于，所述金属图形由如权利要求1-8任一项所述的阵列基板的制备方法制备。
10.根据权利要求9所述的阵列基板，其特征在于，所述金属图形的坡度角小于或等于80°。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711023111.4A CN107785308B (zh) | 2017-10-27 | 2017-10-27 | 一种阵列基板的制备方法和阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711023111.4A CN107785308B (zh) | 2017-10-27 | 2017-10-27 | 一种阵列基板的制备方法和阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107785308A true CN107785308A (zh) | 2018-03-09 |
| CN107785308B CN107785308B (zh) | 2021-03-30 |
Family
ID=61431664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711023111.4A Active CN107785308B (zh) | 2017-10-27 | 2017-10-27 | 一种阵列基板的制备方法和阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107785308B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109166823A (zh) * | 2018-08-23 | 2019-01-08 | 合肥鑫晟光电科技有限公司 | 阵列基板的制作方法、阵列基板以及显示装置 |
| CN109378271A (zh) * | 2018-10-22 | 2019-02-22 | 京东方科技集团股份有限公司 | 图案化的金属膜层、薄膜晶体管、显示基板的制备方法 |
| CN109616442A (zh) * | 2018-12-17 | 2019-04-12 | 合肥鑫晟光电科技有限公司 | 金属线及阵列基板的制作方法、阵列基板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5174857A (en) * | 1990-10-29 | 1992-12-29 | Gold Star Co., Ltd. | Slope etching process |
| CN103034049A (zh) * | 2012-12-13 | 2013-04-10 | 京东方科技集团股份有限公司 | 金属线及阵列基板的制作方法 |
| CN103700627A (zh) * | 2013-12-25 | 2014-04-02 | 合肥京东方光电科技有限公司 | 一种阵列基板的制作方法 |
| CN104064472A (zh) * | 2014-06-13 | 2014-09-24 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示装置 |
| US20170018581A1 (en) * | 2015-07-15 | 2017-01-19 | Boe Technology Group Co., Ltd. | Method for forming thin film pattern |
-
2017
- 2017-10-27 CN CN201711023111.4A patent/CN107785308B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5174857A (en) * | 1990-10-29 | 1992-12-29 | Gold Star Co., Ltd. | Slope etching process |
| CN103034049A (zh) * | 2012-12-13 | 2013-04-10 | 京东方科技集团股份有限公司 | 金属线及阵列基板的制作方法 |
| CN103700627A (zh) * | 2013-12-25 | 2014-04-02 | 合肥京东方光电科技有限公司 | 一种阵列基板的制作方法 |
| CN104064472A (zh) * | 2014-06-13 | 2014-09-24 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示装置 |
| US20170018581A1 (en) * | 2015-07-15 | 2017-01-19 | Boe Technology Group Co., Ltd. | Method for forming thin film pattern |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109166823A (zh) * | 2018-08-23 | 2019-01-08 | 合肥鑫晟光电科技有限公司 | 阵列基板的制作方法、阵列基板以及显示装置 |
| CN109166823B (zh) * | 2018-08-23 | 2020-10-23 | 合肥鑫晟光电科技有限公司 | 阵列基板的制作方法、阵列基板以及显示装置 |
| CN109378271A (zh) * | 2018-10-22 | 2019-02-22 | 京东方科技集团股份有限公司 | 图案化的金属膜层、薄膜晶体管、显示基板的制备方法 |
| CN109378271B (zh) * | 2018-10-22 | 2021-01-26 | 京东方科技集团股份有限公司 | 图案化的金属膜层、薄膜晶体管、显示基板的制备方法 |
| US11037801B2 (en) | 2018-10-22 | 2021-06-15 | Boe Technology Group Co., Ltd. | Fabrication methods of patterned metal film layer, thin film transistor and display substrate |
| CN109616442A (zh) * | 2018-12-17 | 2019-04-12 | 合肥鑫晟光电科技有限公司 | 金属线及阵列基板的制作方法、阵列基板 |
| CN109616442B (zh) * | 2018-12-17 | 2020-09-08 | 合肥鑫晟光电科技有限公司 | 金属线及阵列基板的制作方法、阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107785308B (zh) | 2021-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107785308A (zh) | 一种阵列基板的制备方法和阵列基板 | |
| US9793413B2 (en) | Metal oxide thin film transistor having channel protection layer | |
| US10204933B2 (en) | Thin film transistor and method for manufacturing the same, and display panel | |
| EP3093888A1 (en) | Thin film transistor, method of fabricating the same, array substrate and display device | |
| JP6437574B2 (ja) | 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置 | |
| US8748320B2 (en) | Connection to first metal layer in thin film transistor process | |
| CN104461142A (zh) | 触控显示基板及其制备方法、触控显示装置 | |
| US9831350B2 (en) | Thin film transistor and method of manufacturing the same | |
| CN109003944A (zh) | 一种基板的制作方法及基板、显示装置 | |
| GB2521138A (en) | Source / Drain Conductors for transistor Devices | |
| US20180097116A1 (en) | Thin film transistor and method of manufacturing same | |
| CN107104044A (zh) | 一种电极制作方法及阵列基板的制作方法 | |
| CN103996618B (zh) | Tft电极引线制造方法 | |
| TWI549195B (zh) | 形成頂閘極電晶體之方法 | |
| CN104377246A (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| JPH10173198A (ja) | 薄膜トランジスタの製造方法 | |
| CN203312295U (zh) | 一种裸眼3d功能面板的信号基板及显示设备 | |
| US7393746B2 (en) | Post-silicide spacer removal | |
| CN103383925A (zh) | 显示设备、裸眼3d功能面板的信号基板及其制造方法 | |
| CN106935545B (zh) | 阵列基板及其制备方法和应用 | |
| CN105374687B (zh) | 薄膜晶体管的制造方法 | |
| CN107895713A (zh) | Tft基板制作方法 | |
| CN107785307B (zh) | 具有台阶型的氮化钛图形的制造方法 | |
| CN110473775A (zh) | 改善薄膜剥离的方法 | |
| JPH02184824A (ja) | 薄膜トランジスタマトリクスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |