CN103700627A - 一种阵列基板的制作方法 - Google Patents
一种阵列基板的制作方法 Download PDFInfo
- Publication number
- CN103700627A CN103700627A CN201310727274.6A CN201310727274A CN103700627A CN 103700627 A CN103700627 A CN 103700627A CN 201310727274 A CN201310727274 A CN 201310727274A CN 103700627 A CN103700627 A CN 103700627A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- grid
- region
- data wire
- reserve area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 118
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 76
- 230000004888 barrier function Effects 0.000 claims description 52
- 238000005530 etching Methods 0.000 claims description 46
- 239000004065 semiconductor Substances 0.000 claims description 38
- 239000000203 mixture Substances 0.000 claims description 37
- 238000007687 exposure technique Methods 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 abstract 3
- 239000012212 insulator Substances 0.000 description 28
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000000956 alloy Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板的制作方法，用以简化阵列基板的制作工艺流程。所述阵列基板的制作方法包括：在衬底基板上制作薄膜晶体管的栅极、有源层、源极和漏极以及第一绝缘层的过程，制作第一绝缘层上的一个或多个接触孔的过程，以及制作栅线和/或数据线的过程；所述第一绝缘层位于所述栅极与所述有源层之间，且覆盖所述栅线和数据线；其中，所述栅极与所述接触孔采用同一次掩膜、同一次曝光工艺形成；或者所述有源层与与所述接触孔采用同一次掩膜、同一次曝光工艺形成。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制作方法。
背景技术
在显示技术领域，薄膜晶体管（Thin Film Transistor，简称TFT）阵列基板制作工序（简称TFT Array Process）是制作显示装置的重要一个工序。TFT和像素设置于衬底基板上，用于驱动TFT的栅极布线，输送加载在像素上的电压信号的信号布线。
TFT的栅极与栅线相连，源极与数据线相连，漏极与像素电极相连；通过栅极驱动电路向栅极提供开启信号，同时通过源极驱动电路向TFT的源极提供用于加载在像素电极上的电压信号，实现图形显示。
TFT、像素电极、栅线和数据线均设置与阵列基板的显示区域（即AA区域），栅极驱动电路和源极驱动电路设置在阵列基板的外围区域（即边框区域）或设置在柔性电路板上。通过位于外围区域的栅极引线将栅极驱动电路和栅线相连，通过位于外围区域的源极引线将源极驱动电路和数据线相连。
现有技术，制作TFT的栅极和栅线多采用金属或合金材料，制作栅极引线和源极引线多采用金属氧化物透明导电材料，例如通常采用铟锡氧化物（简称ITO），以下将以ITO为例说明。
一方面，栅极引线与栅线制作材料不同，必须在至少两次构图工艺中完成。
另一方面，ITO的电阻相比较金属或合金的电阻较高，制成的栅极引线和源极引线的厚度较薄时才能满足高性能传输信号的要求，但是厚度较薄的ITO容易被静电击穿而断线（即ITO Open），无法传输信号。并且，ITO制成的栅极引线和源极引线一般制作在TFT各功能膜层的底部，在生产过程中遇到过孔容易引起底切（Undercut）不良。
现有技术也有通过金属或合金制作栅极引线或源极引线，但是制作过程独立于制作TFT各功能膜层，在制作栅极引线和源极引线，以及二者与栅线和数据线相连的接触孔均需要对应的掩膜、曝光、显影、光刻和刻蚀等过程，制作TFT的工艺流程较复杂。
发明内容
本发明实施例提供了一种阵列基板的制作方法，用以简化阵列基板的制作工艺流程。
所述阵列基板的制作方法包括：在衬底基板上制作薄膜晶体管的栅极、有源层、源极和漏极以及第一绝缘层的过程，制作第一绝缘层上的一个或多个接触孔的过程，以及制作栅线和/或数据线的过程；所述第一绝缘层位于所述栅极与所述有源层之间，且覆盖所述栅线和数据线；
其中，所述栅极与所述接触孔采用同一次掩膜、同一次曝光工艺形成；或者所述有源层与与所述接触孔采用同一次掩膜、同一次曝光工艺形成。
较佳地，在衬底基板上制作薄膜晶体管的栅极、有源层、源极和漏极，以及第一绝缘层的过程，制作第一绝缘层上的一个或多个接触孔的过程，以及制作栅线和/或数据线的过程，包括：
采用一次构图工艺在所述衬底基板上形成包括栅极、栅线和/或数据线的图形；
采用构图工艺在形成有所述栅极、栅线和/或数据线的衬底基板上形成覆盖整个衬底基板的第一绝缘层；
采用一次掩膜和一次曝光工艺，以及刻蚀工艺在形成有所述第一绝缘层的衬底基板形成包括所述有源层和接触孔的图形；
采用一次构图工艺在形成有所述有源层和各接触孔的衬底基板上形成包括源极和漏极的图形。
较佳地，采用一次掩膜和一次曝光工艺，以及刻蚀工艺在形成有所述第一绝缘层的衬底基板形成包括所述有源层和各接触孔的图形，具体为：
先后在所述第一绝缘层上形成覆盖整个衬底基板的半导体层和光阻层；
采用一张掩模板对所述光阻层进行曝光，使得光阻层上与待形成的有源层对应的区域形成完全保留区域、与待形成的各接触孔对应的区域形成完全去除区域，剩余区域形成半保留区域；
对所述各接触孔对应区域的光阻层进行刻蚀，使得各接触孔对应区域的光阻层完全去除，露出接触孔对应区域的半导体层；
对各接触孔对应区域的半导体层和第一绝缘层进行刻蚀，形成所述接触孔，露出接触孔对应区域的栅线和/或数据线；
对所述半保留区域对应的光阻层进行灰化处理，使得半保留区域对应的光阻层完全去除，露出半保留区域对应区域的半导体层；
对所述半保留区域对应的半导体层进行刻蚀，使得半保留区域对应的半导体层完全去除，剩余所述完全保留区域对应的半导体层，该半导体层为有源层。
较佳地，在形成栅极的同时形成栅线和数据线，所述各接触孔包括第一接触孔和第二接触孔；
在形成所述源极和漏极的同时形成栅极引线和源极引线；
所述栅极引线通过所述第一接触孔与所述栅线相连，所述源极引线通过所述第二接触孔与所述数据线相连。
较佳地，在形成所述栅极的同时形成栅线和数据线，所述各接触孔还包括第三接触孔，所述第三接触孔用于使得所述源极与所述数据线相连。
较佳地，所述在衬底基板上制作薄膜晶体管的栅极、有源层、源极和漏极和第一绝缘层的过程，制作第一绝缘层上的一个或多个接触孔的过程，以及制作栅线和/或数据线的过程，包括：
采用一次构图工艺在衬底基板上形成包括源极、漏极、栅线和/或数据线的图形；
采用构图工艺在形成有所述源极、漏极、栅线和/或数据线的衬底基板上形成有源层图形；
采用构图工艺在形成有所述有源层的衬底基板上形成第一绝缘层；
采用一次掩膜和一次曝光工艺，以及刻蚀工艺在形成有所述第一绝缘层的衬底基板形成包括所述栅极和接触孔的图形。
较佳地，所述采用一次掩膜和一次曝光工艺，以及刻蚀工艺在形成有所述第一绝缘层的衬底基板形成包括栅极和各接触孔，包括：
先后在所述第一绝缘层上形成覆盖整个衬底基板的导电层和光阻层；
采用一张掩模板对所述光阻层进行曝光，使得光阻层上与待形成的栅极对应的区域形成完全保留区域、与待形成的各接触孔对应的区域形成完全去除区域，其余区域形成半保留区域；
对所述各接触孔对应区域的光阻层进行刻蚀，使得各接触孔对应区域的光阻层完全去除，露出接触孔对应区域的导电层；
对各接触孔对应区域的导电层和第一绝缘层进行刻蚀，形成所述接触孔，露出接触孔对应区域的栅线和/或数据线；
对半保留区域对应的光阻层进行灰化处理，使得半保留区域的光阻层完全去除，露出半保留区域对应的导电层；
对半保留区域对应的导电层进行刻蚀，使得半保留区域对应的导电层完全去除，保留完全保留区域对应的导电层，该导电层为栅极。
较佳地，在形成栅极的同时形成栅线和数据线，所述各接触孔包括第一接触孔和第二接触孔；
在形成所述栅极的同时形成栅极引线和源极引线；
所述栅极引线通过所述第一接触孔与所述栅线相连，所述源极引线通过所述第二接触孔与所述数据线相连。
较佳地，所述各接触孔还包括第三接触孔，所述第三接触孔用于使得所述栅极与所述栅线相连。
较佳地，所述光阻层为正性光刻胶层，所述掩模板上与所述完全保留区域对应的区域为不透光区域，与完全去除区域对应的区域为完全透光区域，其余区域为半透光区域；或者
所述光阻层为负性光刻胶层，所述掩模板上与与所述完全保留区域对应的区域为完全透光区域，与完全保留区域对应的区域不透光区域，其余区域为半透光区域。
综上所述，本发明提供的阵列基板的制作方法，包括在衬底基板上制作薄膜晶体管的栅极、有源层、源极和漏极以及第一绝缘层的过程，制作第一绝缘层上的一个或多个接触孔的过程，以及制作栅线和/或数据线的过程；所述第一绝缘层位于所述栅极与所述有源层之间，且覆盖所述栅线和数据线；其中，所述栅极与所述接触孔采用同一次掩膜、同一次曝光工艺形成；或者所述有源层与与所述接触孔采用同一次掩膜、同一次曝光工艺形成。相比较现有技术采用多次掩膜和多次曝光工艺形成栅极和接触孔，或形成有源层和接触孔，本发明所述阵列基板的制作方法大大简化了制作工艺流程。
附图说明
图1为本发明实施例一提供的阵列基板结构俯视示意图；
图2为图1所示的阵列基板在AA’向的剖面图；
图3为本发明实施例一提供的形成有栅极、栅线、数据线和栅极绝缘层的阵列基板结构示意图；
图4为图3所示的阵列基板形成有半导体层和光阻层的结构示意图；
图5为图4所示的阵列基板进行第一次刻蚀后的结构示意图；
图6为图4所示的阵列基板进行第二次刻蚀后（形成接触孔）的结构示意图；
图7为图4所示的阵列基板进行第三次刻蚀后的结构示意图；
图8为图4所示的阵列基板进行第四次刻蚀后（形成有源层）的结构示意图；
图9为图8所示的阵列基板形成有源极和漏极的结构示意图；
图10为本发明第二实施例提供的阵列基板结构示意图；
图11为本发明第二实施例提供的形成有源极、漏极、半导体层和栅极绝缘层的阵列基板结构示意图；
图12为图11所示的阵列基板形成有导电层和光阻层的结构示意图；
图13为图12所示的阵列基板进行第一次和第二次刻蚀后（形成接触孔）的结构示意图；
图14为图12所示的阵列基板进行第三次刻蚀后的结构示意图；
图15为图12所示的阵列基板进行第四次刻蚀后（形成栅极）的结构示意图；
图16为图15所示的阵列基板形成栅极引线和源极引线的结构示意图。
具体实施方式
本发明实施例提供了一种阵列基板的制作方法，用以简化阵列基板的制作工艺流程。
所述阵列基板的制作方法主要包括：
在衬底基板上制作薄膜晶体管的栅极、有源层、源极和漏极以及第一绝缘层的过程，制作第一绝缘层上的一个或多个接触孔的过程，以及制作栅线和/或数据线的过程；所述第一绝缘层位于所述栅极与所述有源层之间，且覆盖所述栅线和数据线；
其中，所述栅极与所述接触孔采用同一次掩膜、同一次曝光工艺形成；或者所述有源层与与所述接触孔采用同一次掩膜、同一次曝光工艺形成。
相比较现有技术，采用多次掩膜和多次曝光工艺形成栅极和接触孔，或形成有源层和接触孔，本发明采用同一次掩膜、同一次曝光工艺形成；或者所述有源层与与所述接触孔采用同一次掩膜、同一次曝光工艺形成，大大简化了制作工艺流程。
所述第一绝缘层可以但不限于为栅极绝缘层。
所述阵列基板上的薄膜晶体管可以为顶栅型或底栅型，以下将具体说明不同类型的TFT对应的阵列基板的制作流程。
实施例一：
说明底栅型TFT阵列基板的制作方法。
首先简单介绍实施例一提供的阵列基板的典型结构。
参见图1和图2，为包括底栅型TFT阵列基板结构示意图，图2为图1在AA’向的剖面图，包括：
衬底基板10；
位于衬底基板10上的栅极11（图1未体现）、栅极11上的栅极绝缘层12（图1未体现）、栅极绝缘层12上的有源层13，以及有源层13上的源极14和漏极15；
与栅极11同层设置的栅线20和数据线30；
栅极11与栅线20相连，数据线30与源极14相连，图1和图2未体现数据线与源极的连接关系。
栅极绝缘层12上包括一个或多个接触孔。
例如：参见图2，栅极绝缘层12上包括第一接触孔01和/或第二接触孔02；
第一接触孔01，可以但不限于用于使得位于不同层的栅线20和栅极引线相连。
第二接触孔02，可以但不限于用于使得位于不同层的数据线30和源极引线相连；
进一步地，栅极绝缘层上还包括第三接触孔，当数据线位于源极的下方通过绝缘层相绝缘时，用于使得位于不同层的数据线与源极相连。
当然，栅极绝缘层上不限于仅包括上述特殊用途的接触孔，可以是任何用于连接位于不同层的导电层的接触孔。
所述栅极引线位于阵列基板的外围区域，其一端与栅极驱动电路相连，另一端与栅线相连；所述源极引线位于阵列基板的外围区域，其一端与源极驱动电路相连，另一端与数据线相连。
当栅线和数据线与栅极同层设置时，较佳地，包括所述第一接触孔、第二接触孔和第三接触孔。
当栅线与栅极同层设置，数据线与源极同层设置时，仅包括所述第一接触孔。这是因为，在制作源极和漏极时，同时将数据线与源极引线制作出来，源极、数据线和源极引线在同一次构图工艺形成，且位于用一层，省去了制作所述第二接触孔和第三接触孔。
实施例一提供的阵列基板的制作方法，主要包括如下步骤：
步骤一：在衬底基板上制作薄膜晶体管的栅极、有源层、源极和漏极，以及第一绝缘层的过程，制作第一绝缘层上的一个或多个接触孔的过程，以及制作栅线和/或数据线的过程，包括：
步骤二：采用一次构图工艺在所述衬底基板上形成包括栅极、栅线和/或数据线的图形；
步骤三：采用构图工艺在形成有所述栅极、栅线和/或数据线的衬底基板上形成覆盖整个衬底基板的第一绝缘层；
步骤四：采用一次掩膜和一次曝光工艺，以及刻蚀工艺在形成有所述第一绝缘层的衬底基板形成包括所述有源层和接触孔的图形；
步骤五：采用一次构图工艺在形成有所述有源层和各接触孔的衬底基板上形成包括源极和漏极的图形。
优选地，步骤四形成有源层和接触孔的图形具体为：
先后在所述第一绝缘层上形成覆盖整个衬底基板的半导体层和光阻层；
采用一张掩模板对所述光阻层进行曝光，使得光阻层上与待形成的有源层对应的区域形成完全保留区域、与待形成的各接触孔对应的区域形成完全去除区域，剩余区域形成半保留区域；
对所述各接触孔对应区域的光阻层进行刻蚀，使得各接触孔对应区域的光阻层完全去除，露出接触孔对应区域的半导体层；
对各接触孔对应区域的半导体层和第一绝缘层进行刻蚀，形成所述接触孔，露出接触孔对应区域的栅线和/或数据线；
对所述半保留区域对应的光阻层进行灰化处理，使得半保留区域对应的光阻层完全去除，露出半保留区域对应区域的半导体层；
对所述半保留区域对应的半导体层进行刻蚀，使得半保留区域对应的半导体层完全去除，剩余所述完全保留区域对应的半导体层，该半导体层为有源层。
进一步地，在形成栅极的同时形成栅线和数据线，所述各接触孔包括第一接触孔和第二接触孔；
在形成所述源极和漏极的同时形成栅极引线和源极引线；
所述栅极引线通过所述第一接触孔与所述栅线相连，所述源极引线通过所述第二接触孔与所述数据线相连。
进一步地，在形成所述栅极的同时形成栅线和数据线，所述各接触孔还包括第三接触孔，所述第三接触孔用于使得所述源极与所述数据线相连。
以下将结合附图具体说明图2所示的阵列基板的制作方法。
本发明上述或下述“构图工艺”至少包括掩膜、曝光、显影、光刻刻蚀等过程。
以包括第一接触孔和第二接触孔，以及栅线和数据线与栅极同层设置的阵列基板为例说明。
所述制作方法主要包括以下步骤：
步骤一：参见图3，采用一次构图工艺在衬底基板10上制作包括栅极11的图形，以及制作包括栅线20和数据线30的图形；
具体地，在衬底基板上形成一层导电层，采用掩膜、曝光、显影、光刻刻蚀等过程，一次性形成栅极、栅线和数据线的图形。当然步骤一也可以只形成栅极；或者只形成栅极和栅线，栅极和栅线相连接；或者也可以只形成栅极和数据线。步骤一仅是以同时形成栅极、栅线和数据线为例说明本发明，不用于限制本发明。
步骤二：参见图3，在步骤一的基础上形成栅极绝缘层12；
栅极绝缘层12覆盖整个衬底基板10，也就是说，栅线20和数据线30被栅极绝缘层12覆盖。
步骤三：同时制作有源层和第一接触孔和第二接触孔；
具体地，包括以下步骤：
参见图4，先后在图3所示的栅极绝缘层12上形成一层半导体层130以及位于该半导体层130上的光阻层131；半导体层130和光阻层131覆盖整个栅极绝缘层12。
参见图4，采用一张掩模板对光阻层131进行曝光，使得光阻层131上与待形成的有源层图形对应的区域形成完全保留区域A、与待形成的第一接触孔和第二接触孔图形对应的区域形成完全去除区域B和C，其余所有区域形成半保留区域D。需要说明的是，所述或下述的第一接触孔和第二接触孔仅是举例说明，并不用于限制本发明。具体实施时，可以包括一个或多个接触孔，各接触孔对应的对应的区域形成完全去除区域。
参见图5，对图4所示的完全去除区域（即第一接触孔和第二接触孔对应的区域）的光阻层131进行刻蚀，使得完全去除区域B和C去除，露出完全去除区域对应的半导体层。
参见图6，对图5所示的完全去除区域B和C对应的半导体层和栅极绝缘层进行刻蚀，形成第一接触孔01和第二接触孔02，露出第一接触孔01对应区域的栅线和第二接触孔02对应区域的数据线。
参见图7，对图6所示的半保留区域D对应的光阻层131进行灰化处理，使得半保留区域的光阻完全去除，露出半保留区域D对应区域的半导体层130；
参见图8，对图7所示的露出的半导体层130进行刻蚀，去除半保留区域D对应区域的半导体层130，保留完全保留区域A对应区域的半导体层，该区域的半导体层为有源层13。
进一步地，步骤三在形成所述有源层之后还包括剥离图8所示的有源层13上的光阻层131。
步骤三中所述光阻层为正性光刻胶层，所述掩模板上与所述完全保留区域（即有源层图形）对应的区域为不透光区域，与第一接触孔和第二接触孔图形（即各接触孔）对应的区域为完全透光（也称全色调，full tone）区域，其余区域为半透光区域（也称半色调，half tone）；或者
所述光阻为负性光刻胶，所述掩模板上与所述完全保留区域（即有源层图形）对应的区域为完全透光区域，与第一接触孔和第二接触孔图形（即各接触孔）对应的区域为不透光区域，其余区域为半透光区域。
步骤三通过一张掩模板、一次掩膜和一次曝光工艺，多次刻蚀工艺形成各接触孔和有源层。
较佳地，在形成所述第一接触孔和第二接触孔的同时还形成第三接触孔，该第三接触孔与第二接触孔位于栅极绝缘层上数据线上方的不同区域，第三接触孔用于将数据线和待形成的源极相连。
在形成第三接触孔的过程与第一接触孔的过程类似，不同之处在于，当光阻为正性光刻胶时，掩模板上与第三接触孔对应的区域为完全透光区域，当光阻为负性光刻胶时，掩模板上与第三接触孔对应的区域为不透光区域。
栅极绝缘层上的各接触孔在同一次构图工艺中完成，有源层与各接触孔在同一次掩膜和曝光，不同刻蚀工艺中完成。
现有技术，制作每一接触孔需要各经过一次构图工艺完成，有源层也通过一次构图工艺完成，每一次构图工艺采用一张与待形成图形对应的掩模板，每一次构图工艺需要经过一次曝光工艺。本发明相比较现有技术，采用一张掩模板依次曝光工艺制作各接触孔和有源层，不但省去了使用多个昂贵的掩模板，还简化了阵列基板的制作工艺流程。
制作阵列基板在步骤三的基础上还包括：
步骤四：制作源极、漏极，以及栅极引线、源极引线。
具体地，参见图9，在形成有有源层13的衬底基板10上形成导电层，对导电层进行一次构图工艺，形成源极14、漏极15，以及通过第一接触孔01与栅线20相连接的栅极引线16，通过第二接触孔02与数据线30相接触的源极引线17。
栅极引线和源极引线与源极和漏极同一构图工艺制作，简化制作流程。并且，栅极引线和源极引线与源极和漏极制作材料相同，制作材料可以为金属或合金，相比较ITO材料制作栅极引线和源极引线，金属或合金制作的栅极引线和源极引线的厚度可以更厚，可以避免静电击穿。
另外，栅极引线与源极引线制作在栅线和数据线所在的膜层上方，可以有效避免生产过程中遇到过孔发生底切（Undercut）不良。
如果在步骤三中形成第三接触孔，则源极通过第三接触孔与数据线相连。
如果在步骤四中制作源极、漏极、数据线，以及栅极引线、源极引线。这种情况下，步骤一无需制作栅线，步骤三无需制作第二接触孔和第三接触孔。在步骤三中仅需制作第一接触孔和有源层。
需要说明的是，上述阵列基板的制作方法，在形成所述源极和漏极之后还包括形成覆盖整个衬底基板的钝化层，以及与漏极相连的像素电极，像素电极与漏极通过过孔相连，这里不再赘述。
实施例二：
说明顶栅型TFT阵列基板的制作方法。
参见图10，为典型的顶栅型TFT阵列基板；
包括衬底基板10上同层设置的源极14和漏极15、栅线20和数据线30；
位于源极14和漏极15上的有源层13；
位于有源层13上的栅极绝缘层12；
位于栅极绝缘层12上的栅极11。
由于栅极绝缘层12覆盖栅线20和数据线30，因此，栅极绝缘层12至少包括第一接触孔01和/或第二接触孔02；
第一接触孔01，用于使得位于不同层的栅线20和栅极引线相连。
第二接触孔02，用于使得位于不同层的数据线30和源极引线相连；
还可以包括第三接触孔，用于使得位于不同层的数据线与源极相连。
顶栅型TFT阵列基板的制作方法，主要包括以下步骤：
步骤一：采用一次构图工艺在衬底基板上形成包括源极、漏极、栅线和/或数据线的图形；
步骤二：采用构图工艺在形成有所述源极、漏极、栅线和/或数据线的衬底基板上形成有源层图形；
步骤三：采用构图工艺在形成有所述有源层的衬底基板上形成第一绝缘层；
步骤四：采用一次掩膜和一次曝光工艺，以及刻蚀工艺在形成有所述第一绝缘层的衬底基板形成包括所述栅极和接触孔的图形。
优选地，步骤四具体包括：
先后在所述第一绝缘层上形成覆盖整个衬底基板的导电层和光阻层；
采用一张掩模板对所述光阻层进行曝光，使得光阻层上与待形成的栅极对应的区域形成完全保留区域、与待形成的各接触孔对应的区域形成完全去除区域，其余区域形成半保留区域；
对所述各接触孔对应区域的光阻层进行刻蚀，使得各接触孔对应区域的光阻层完全去除，露出接触孔对应区域的导电层；
对各接触孔对应区域的导电层和第一绝缘层进行刻蚀，形成所述接触孔，露出接触孔对应区域的栅线和/或数据线；
对半保留区域对应的光阻层进行灰化处理，使得半保留区域的光阻层完全去除，露出半保留区域对应的导电层；
对半保留区域对应的导电层进行刻蚀，使得半保留区域对应的导电层完全去除，保留完全保留区域对应的导电层，该导电层为栅极。
进一步地，在形成栅极的同时形成栅线和数据线，所述各接触孔包括第一接触孔和第二接触孔；
在形成所述栅极的同时形成栅极引线和源极引线；
所述栅极引线通过所述第一接触孔与所述栅线相连，所述源极引线通过所述第二接触孔与所述数据线相连。
进一步地，所述各接触孔还包括第三接触孔，所述第三接触孔用于使得所述栅极与所述栅线相连。
以下将以图10所示的阵列基板为例具体说明上述阵列基板的制作方法。
步骤一：参见图11，采用构图工艺在衬底基板10上制作源极14和漏极15，以及制作栅线20和数据线30的图形；
具体地，在衬底基板上形成一层导电层，采用掩膜、曝光、显影、光刻刻蚀等过程，一次性形成源极、漏极、栅线和数据线的图形。
当然步骤一也可以只形成栅极；或者只形成栅极和栅线，栅极和栅线相连接；或者也可以只形成栅极和数据线。步骤一仅是以同时形成栅极、栅线和数据线为例说明本发明，不用于限制本发明。
步骤二：参见图11，在步骤一的基础上形成有源层13。
步骤三：参见图11，在步骤二的基础上，即有源层13上形成栅极绝缘层12；栅极绝缘层12覆盖整个衬底基板10，也就是说，栅线20和数据线30被栅极绝缘层12覆盖。
步骤四：同时制作栅极和第一接触孔第二接触孔；
需要说明的是，所述或下述的第一接触孔和第二接触孔仅是举例说明，并不用于限制本发明。具体实施时，可以包括一个或多个接触孔，各接触孔对应的对应的区域形成完全去除区域。
具体地，参见图12，在步骤三的基础上，即栅极绝缘层12上制作导电层120，该导电层120用于形成栅极图形；
在导电层120上形成光阻层131；
采用一张掩模板对光阻层131进行曝光，使得光阻层131上与待形成的栅极对应的区域形成完全保留区域A、与待形成的第一接触孔和第二接触孔对应的区域形成完全去除区域B和C，其余所有区域形成半保留区域D；
参见图13，对完全去除区域B和C对应的光阻层131进行刻蚀，使得完全去除区域B和C的光阻层完全去除，露出对应区域的半导体层；
参见图13，对完全去除区域B和C对应的半导体层和栅极绝缘层进行刻蚀，形成第一接触孔01和第二接触孔02，露出第一接触孔01对应区域的栅线和第二接触孔02对应区域的数据线；
参见图14，对半保留区域D对应的光阻层131进行灰化处理，使得半保留区域的光阻完全去除，露出半保留区域D对应区域的导电层120；
参见图15，对露出的导电层120进行刻蚀，保留完全保留区域A对应区域的导电层120，该区域的导电层为栅极11。
进一步地，步骤四形成所述栅极之后还包括剥离图15所示的栅极11上的光阻层131。
步骤四中所述光阻层为正性光刻胶层，所述掩模板上与所述完全保留区域（栅极图形）对应的区域为不透光区域，与第一接触孔和第二接触孔图形对应的区域为完全透光（也称全色调，full tone）区域，其余区域为半透光区域（也称半色调，half tone）；或者
所述光阻为负性光刻胶，所述掩模板上与所述完全保留区域（栅极图形）对应的区域为完全透光区域，与第一接触孔和第二接触孔图形对应的区域为不透光区域，其余区域为半透光区域。
步骤四通过一张掩模板、一次掩膜和一次曝光工艺，多次刻蚀工艺形成第一接触孔、第二接触孔和栅极，简化了阵列基板的制作工艺流程。
较佳地，在形成所述第一接触孔和第二接触孔的同时还形成第三接触孔，该第三接触孔与第二接触孔位于栅极绝缘层上且位于栅线上方的不同区域，第三接触孔用于将栅线和待形成的栅线相连。
在形成第三接触孔的过程与第一接触孔的过程类似，不同之处在于，当光阻为正性光刻胶时，掩模板上与第三接触孔对应的区域为完全透光区域，当光阻为负性光刻胶时，掩模板上与第三接触孔对应的区域为不透光区域。
栅极绝缘层上的各接触孔在同一次构图工艺中完成，栅极与各接触孔在同一次掩膜和曝光，不同刻蚀工艺中完成。
现有技术，制作每一接触孔需要各经过一次构图工艺完成，制作栅极也通过一次构图工艺完成，每一次构图工艺采用一张与待形成图形对应的掩模板，每一次构图工艺需要经过一次曝光工艺。本发明相比较现有技术，采用一张掩模板依次曝光工艺制作各接触孔和栅极，不但省去了使用多个昂贵的掩模板，还简化了阵列基板的制作工艺流程。
进一步地，在制作栅极的过程中同时制作栅极引线、源极引线，参见图16，在形成有栅极11的衬底基板10上形成一层导电层，对所述导电层进行一次构图工艺，形成通过第一接触孔01与栅线20相连接的栅极引线16，通过第二接触孔02与数据线30相接触的源极引线17。
栅极引线和源极引线与栅极同一构图工艺制作，简化制作流程。并且，栅极引线和源极引线与栅极制作材料相同，制作材料可以为金属或合金，相比较ITO材料制作栅极引线和源极引线，金属或合金制作的栅极引线和源极引线的厚度可以更厚，可以避免静电击穿。
本发明实施例提供的阵列基板的制作方法，仅是以有限的阵列基板结构为例说明，具体实施时不限于本发明提及的阵列基板结构。另外，本发明实施例附图中所示的阵列基板的结构仅是用于说明本发明的方法流程，并不用于限制本发明，且阵列基板的具体膜层结构，膜层相对位置，厚度等不代表真实的结构、相对位置及厚度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上制作薄膜晶体管的栅极、有源层、源极和漏极以及第一绝缘层的过程，制作第一绝缘层上的一个或多个接触孔的过程，以及制作栅线和/或数据线的过程；所述第一绝缘层位于所述栅极与所述有源层之间，且覆盖所述栅线和数据线；
其中，所述栅极与所述接触孔采用同一次掩膜、同一次曝光工艺形成；或者所述有源层与与所述接触孔采用同一次掩膜、同一次曝光工艺形成。
2.根据权利要求1所述的方法，其特征在于，在衬底基板上制作薄膜晶体管的栅极、有源层、源极和漏极，以及第一绝缘层的过程，制作第一绝缘层上的一个或多个接触孔的过程，以及制作栅线和/或数据线的过程，包括：
采用一次构图工艺在所述衬底基板上形成包括栅极、栅线和/或数据线的图形；
采用构图工艺在形成有所述栅极、栅线和/或数据线的衬底基板上形成覆盖整个衬底基板的第一绝缘层；
采用一次掩膜和一次曝光工艺，以及刻蚀工艺在形成有所述第一绝缘层的衬底基板形成包括所述有源层和接触孔的图形；
采用一次构图工艺在形成有所述有源层和各接触孔的衬底基板上形成包括源极和漏极的图形。
3.根据权利要求2所述的方法，其特征在于，采用一次掩膜和一次曝光工艺，以及刻蚀工艺在形成有所述第一绝缘层的衬底基板形成包括所述有源层和各接触孔的图形，具体为：
先后在所述第一绝缘层上形成覆盖整个衬底基板的半导体层和光阻层；
采用一张掩模板对所述光阻层进行曝光，使得光阻层上与待形成的有源层对应的区域形成完全保留区域、与待形成的各接触孔对应的区域形成完全去除区域，剩余区域形成半保留区域；
对所述各接触孔对应区域的光阻层进行刻蚀，使得各接触孔对应区域的光阻层完全去除，露出接触孔对应区域的半导体层；
对各接触孔对应区域的半导体层和第一绝缘层进行刻蚀，形成所述接触孔，露出接触孔对应区域的栅线和/或数据线；
对所述半保留区域对应的光阻层进行灰化处理，使得半保留区域对应的光阻层完全去除，露出半保留区域对应区域的半导体层；
对所述半保留区域对应的半导体层进行刻蚀，使得半保留区域对应的半导体层完全去除，剩余所述完全保留区域对应的半导体层，该半导体层为有源层。
4.根据权利要求3所述的方法，其特征在于，在形成栅极的同时形成栅线和数据线，所述各接触孔包括第一接触孔和第二接触孔；
在形成所述源极和漏极的同时形成栅极引线和源极引线；
所述栅极引线通过所述第一接触孔与所述栅线相连，所述源极引线通过所述第二接触孔与所述数据线相连。
5.根据权利要求4所述的方法，其特征在于，在形成所述栅极的同时形成栅线和数据线，所述各接触孔还包括第三接触孔，所述第三接触孔用于使得所述源极与所述数据线相连。
6.根据权利要求1所述的方法，其特征在于，所述在衬底基板上制作薄膜晶体管的栅极、有源层、源极和漏极和第一绝缘层的过程，制作第一绝缘层上的一个或多个接触孔的过程，以及制作栅线和/或数据线的过程，包括：
采用一次构图工艺在衬底基板上形成包括源极、漏极、栅线和/或数据线的图形；
采用构图工艺在形成有所述源极、漏极、栅线和/或数据线的衬底基板上形成有源层图形；
采用构图工艺在形成有所述有源层的衬底基板上形成第一绝缘层；
采用一次掩膜和一次曝光工艺，以及刻蚀工艺在形成有所述第一绝缘层的衬底基板形成包括所述栅极和接触孔的图形。
7.根据权利要求6所述的方法，其特征在于，所述采用一次掩膜和一次曝光工艺，以及刻蚀工艺在形成有所述第一绝缘层的衬底基板形成包括栅极和各接触孔，包括：
先后在所述第一绝缘层上形成覆盖整个衬底基板的导电层和光阻层；
采用一张掩模板对所述光阻层进行曝光，使得光阻层上与待形成的栅极对应的区域形成完全保留区域、与待形成的各接触孔对应的区域形成完全去除区域，其余区域形成半保留区域；
对所述各接触孔对应区域的光阻层进行刻蚀，使得各接触孔对应区域的光阻层完全去除，露出接触孔对应区域的导电层；
对各接触孔对应区域的导电层和第一绝缘层进行刻蚀，形成所述接触孔，露出接触孔对应区域的栅线和/或数据线；
对半保留区域对应的光阻层进行灰化处理，使得半保留区域的光阻层完全去除，露出半保留区域对应的导电层；
对半保留区域对应的导电层进行刻蚀，使得半保留区域对应的导电层完全去除，保留完全保留区域对应的导电层，该导电层为栅极。
8.根据权利要求7所述的方法，其特征在于，在形成栅极的同时形成栅线和数据线，所述各接触孔包括第一接触孔和第二接触孔；
在形成所述栅极的同时形成栅极引线和源极引线；
所述栅极引线通过所述第一接触孔与所述栅线相连，所述源极引线通过所述第二接触孔与所述数据线相连。
9.根据权利要求8所述的方法，其特征在于，所述各接触孔还包括第三接触孔，所述第三接触孔用于使得所述栅极与所述栅线相连。
10.根据权利要求3或7所述的方法，其特征在于，所述光阻层为正性光刻胶层，所述掩模板上与所述完全保留区域对应的区域为不透光区域，与完全去除区域对应的区域为完全透光区域，其余区域为半透光区域；或者
所述光阻层为负性光刻胶层，所述掩模板上与与所述完全保留区域对应的区域为完全透光区域，与完全保留区域对应的区域不透光区域，其余区域为半透光区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310727274.6A CN103700627A (zh) | 2013-12-25 | 2013-12-25 | 一种阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310727274.6A CN103700627A (zh) | 2013-12-25 | 2013-12-25 | 一种阵列基板的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103700627A true CN103700627A (zh) | 2014-04-02 |
Family
ID=50362113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310727274.6A Pending CN103700627A (zh) | 2013-12-25 | 2013-12-25 | 一种阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103700627A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579082A (zh) * | 2017-09-28 | 2018-01-12 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法 |
| CN107785308A (zh) * | 2017-10-27 | 2018-03-09 | 合肥鑫晟光电科技有限公司 | 一种阵列基板的制备方法和阵列基板 |
| CN109712993A (zh) * | 2019-01-02 | 2019-05-03 | 南京中电熊猫平板显示科技有限公司 | 阵列基板及制造方法及显示装置 |
| CN111952250A (zh) * | 2020-08-10 | 2020-11-17 | 昆山龙腾光电股份有限公司 | 阵列基板的制作方法及阵列基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080110347A (ko) * | 2007-06-15 | 2008-12-18 | 삼성전자주식회사 | 전기 영동 표시 장치 및 그 제조 방법 |
| CN101907807A (zh) * | 2009-06-02 | 2010-12-08 | 乐金显示有限公司 | 具有氧化物薄膜晶体管的显示器及其制造方法 |
| CN102116981A (zh) * | 2009-12-30 | 2011-07-06 | 乐金显示有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN103337522A (zh) * | 2013-06-17 | 2013-10-02 | 南京中电熊猫液晶显示科技有限公司 | 一种金属氧化物薄膜晶体管阵列基板及其制造方法 |
-
2013
- 2013-12-25 CN CN201310727274.6A patent/CN103700627A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080110347A (ko) * | 2007-06-15 | 2008-12-18 | 삼성전자주식회사 | 전기 영동 표시 장치 및 그 제조 방법 |
| CN101907807A (zh) * | 2009-06-02 | 2010-12-08 | 乐金显示有限公司 | 具有氧化物薄膜晶体管的显示器及其制造方法 |
| CN102116981A (zh) * | 2009-12-30 | 2011-07-06 | 乐金显示有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN103337522A (zh) * | 2013-06-17 | 2013-10-02 | 南京中电熊猫液晶显示科技有限公司 | 一种金属氧化物薄膜晶体管阵列基板及其制造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579082A (zh) * | 2017-09-28 | 2018-01-12 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法 |
| CN107579082B (zh) * | 2017-09-28 | 2020-05-05 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法 |
| CN107785308A (zh) * | 2017-10-27 | 2018-03-09 | 合肥鑫晟光电科技有限公司 | 一种阵列基板的制备方法和阵列基板 |
| CN109712993A (zh) * | 2019-01-02 | 2019-05-03 | 南京中电熊猫平板显示科技有限公司 | 阵列基板及制造方法及显示装置 |
| CN111952250A (zh) * | 2020-08-10 | 2020-11-17 | 昆山龙腾光电股份有限公司 | 阵列基板的制作方法及阵列基板 |
| CN111952250B (zh) * | 2020-08-10 | 2023-08-29 | 昆山龙腾光电股份有限公司 | 阵列基板的制作方法及阵列基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| JP5777153B2 (ja) | アレイ基板のマザーボードの製造方法 | |
| TWI441122B (zh) | 顯示面板之陣列基板結構及其製作方法 | |
| US8493541B2 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| WO2017045334A1 (zh) | 阵列基板、显示面板、显示装置以及阵列基板的制作方法 | |
| US10644037B2 (en) | Via-hole connection structure and method of manufacturing the same, and array substrate and method of manufacturing the same | |
| WO2014190702A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104134671A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN104201152A (zh) | 制作显示面板的方法 | |
| CN103579220A (zh) | 阵列基板及其制造方法和包括其的显示装置的制造方法 | |
| US8178374B2 (en) | Thin film patterning method and method for manufacturing a liquid crystal display device | |
| US7768015B2 (en) | Pixel structure of display panel and method of making the same | |
| CN106024813A (zh) | 一种低温多晶硅tft阵列基板的制作方法及相应装置 | |
| JP2014140033A (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
| CN103700627A (zh) | 一种阵列基板的制作方法 | |
| CN107845644B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN106298523B (zh) | 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 | |
| KR20150076936A (ko) | 박막트랜지스터 어레이 기판의 제조방법 | |
| JP2005183953A (ja) | 薄膜トランジスタアレイパネルの製造方法 | |
| KR20150011650A (ko) | 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| CN106876415A (zh) | 一种薄膜晶体管阵列基板及其制造方法 | |
| KR101386189B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| KR100848506B1 (ko) | 픽셀 구조체 제조방법 | |
| KR20040090401A (ko) | Ｉｐｓ-ｌｃｄ 제조방법 | |
| CN107425017B (zh) | 一种阵列基板、显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140402 |
|
| RJ01 | Rejection of invention patent application after publication |