JPH02184824A - 薄膜トランジスタマトリクスの製造方法 - Google Patents
薄膜トランジスタマトリクスの製造方法Info
- Publication number
- JPH02184824A JPH02184824A JP1004274A JP427489A JPH02184824A JP H02184824 A JPH02184824 A JP H02184824A JP 1004274 A JP1004274 A JP 1004274A JP 427489 A JP427489 A JP 427489A JP H02184824 A JPH02184824 A JP H02184824A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- bus lines
- low resistance
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 10
- 239000011159 matrix material Substances 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000002844 melting Methods 0.000 claims abstract description 13
- 230000008018 melting Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 22
- 239000000126 substance Substances 0.000 abstract description 9
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
薄膜トランジスタマトリクスのパスライン構造、特に化
学的・機械的強度の強い低抵抗ゲートパスラインの構造
に関し、 低抵抗層材料としてＡ２を使用した場合でも、低抵抗層
が化学薬品に侵されることがなく、また、Ｐ−ＣＶＤ法
による成膜を行なってもＡ２との反応を生じることない
低抵抗ゲートパスラインの構造を提供することを目的と
し、 絶縁性基板上に、ゲート電極を下層側にソース及びドレ
イン電極を上層側に配置してなる複数の逆スタガード型
の薄膜トランジスタをマトリクス配設した構成において
、前記一列に並んだ複数のゲート電極を共通に接続する
ゲートパスラインを、前記絶縁性基板上に形成したスト
ライプ状の低抵抗層と、それを完全に覆う高融点金属膜
との２層構造とした構成とする。
学的・機械的強度の強い低抵抗ゲートパスラインの構造
に関し、 低抵抗層材料としてＡ２を使用した場合でも、低抵抗層
が化学薬品に侵されることがなく、また、Ｐ−ＣＶＤ法
による成膜を行なってもＡ２との反応を生じることない
低抵抗ゲートパスラインの構造を提供することを目的と
し、 絶縁性基板上に、ゲート電極を下層側にソース及びドレ
イン電極を上層側に配置してなる複数の逆スタガード型
の薄膜トランジスタをマトリクス配設した構成において
、前記一列に並んだ複数のゲート電極を共通に接続する
ゲートパスラインを、前記絶縁性基板上に形成したスト
ライプ状の低抵抗層と、それを完全に覆う高融点金属膜
との２層構造とした構成とする。
本発明は、薄膜トランジスタマトリクスのパスライン構
造に係り、特に化学的・機械的強度の強い低抵抗ゲート
パスラインの構造に関する。
造に係り、特に化学的・機械的強度の強い低抵抗ゲート
パスラインの構造に関する。
薄膜トランジスターマトリックス型液晶表示装置は、表
示容量が増大してもコントラストや視野角の低下がなく
、ポケットＴＶ等の用途において実用化が始まっており
、更に表示面積の大型化および画質の向上が要求される
に伴って、液晶表示装置の素子数およびパスライン数が
増大し、パスラインの低抵抗化が必要となる。
示容量が増大してもコントラストや視野角の低下がなく
、ポケットＴＶ等の用途において実用化が始まっており
、更に表示面積の大型化および画質の向上が要求される
に伴って、液晶表示装置の素子数およびパスライン数が
増大し、パスラインの低抵抗化が必要となる。
このような液晶表示パネルを無欠陥で形成する為には、
ゲート電極を形成する際に使用したレジスト膜の残渣等
を完全に除去する必要がある。また、パスラインを低抵
抗化するには、八〇（アルミニウム）のような金属を用
いればよいが、Ａ１は化学的強度が弱く、レジスト剥離
液等に侵されやすいため、これを処理する際に種々の制
約が生じる。更に、Ａｌ膜上にプラズマ化学気相成長（
Ｐ−ＣＶＤ）法等による化学成長を行うと、ＡＡと反応
して抵抗が高くなるという問題が生じる。
ゲート電極を形成する際に使用したレジスト膜の残渣等
を完全に除去する必要がある。また、パスラインを低抵
抗化するには、八〇（アルミニウム）のような金属を用
いればよいが、Ａ１は化学的強度が弱く、レジスト剥離
液等に侵されやすいため、これを処理する際に種々の制
約が生じる。更に、Ａｌ膜上にプラズマ化学気相成長（
Ｐ−ＣＶＤ）法等による化学成長を行うと、ＡＡと反応
して抵抗が高くなるという問題が生じる。
このようにＡｌを低抵抗層として用いることは現状では
様々な問題があるが、液晶表示装置を大型化、高画質化
するには、パスラインの低抵抗層としてＡｌを使用可能
とすることが強く要望されている。
様々な問題があるが、液晶表示装置を大型化、高画質化
するには、パスラインの低抵抗層としてＡｌを使用可能
とすることが強く要望されている。
従来の低抵抗ゲートパスラインの形成方法を第３図（ａ
） 〜（ｆ）に示す。なお、同図（ａ）、 （ｂ）、
（ｄ）、 （ｅ）は同図（ｃ）、 （ｆ）に示すＡ−Ａ
矢視部所面図である。
） 〜（ｆ）に示す。なお、同図（ａ）、 （ｂ）、
（ｄ）、 （ｅ）は同図（ｃ）、 （ｆ）に示すＡ−Ａ
矢視部所面図である。
ガラス基板１上にゲート電極ＧとなるＴｉ成膜のような
金属膜を成膜し〔同図（ａ）参照〕、これをパターニン
グしてゲート電極ＧとゲートパスラインＧＢを形成する
〔同図（ロ）、（Ｃ）参照〕。
金属膜を成膜し〔同図（ａ）参照〕、これをパターニン
グしてゲート電極ＧとゲートパスラインＧＢを形成する
〔同図（ロ）、（Ｃ）参照〕。
次に低抵抗層となる電極膜としてＡｆｆｉ膜３成膜膜し
〔同図（ｄ）参照〕、これをゲートパスラインＧＢ上に
のみ低抵抗層４として残留させ、その他の部分をエツチ
ング除去する〔同図（ｅ）、 （ｆ）参照〕。
〔同図（ｄ）参照〕、これをゲートパスラインＧＢ上に
のみ低抵抗層４として残留させ、その他の部分をエツチ
ング除去する〔同図（ｅ）、 （ｆ）参照〕。
以上により低抵抗ゲートパスラインＣＢが完成する。
しかし、上記工程により薄膜トランジスタ（ＴＰＴ）マ
トリクスの低抵抗ゲートパスラインを形成しようとする
と、マスクとして用いたレジスト膜の残渣を完全に除去
する為に、レジスト剥離液としてアルカリ溶液あるいは
酸系の溶液を使った場合に、Ａｆｆｉが侵されるという
問題がある。又、絶縁膜をプラズマ化学気相成長（Ｐ−
ＣＶＤ）法により形成する場合に、Ａ２と反応し抵抗が
高くなるという問題がある。
トリクスの低抵抗ゲートパスラインを形成しようとする
と、マスクとして用いたレジスト膜の残渣を完全に除去
する為に、レジスト剥離液としてアルカリ溶液あるいは
酸系の溶液を使った場合に、Ａｆｆｉが侵されるという
問題がある。又、絶縁膜をプラズマ化学気相成長（Ｐ−
ＣＶＤ）法により形成する場合に、Ａ２と反応し抵抗が
高くなるという問題がある。
そこで本発明においては、低抵抗層材料としてＡｌを使
用した場合でも、低抵抗層が化学薬品に侵されることの
ない、また、Ｐ−ＣＶＤ法による成膜を行なっても八〇
との反応を生じることない低抵抗ゲートパスラインの構
造を提供することを目的とする。
用した場合でも、低抵抗層が化学薬品に侵されることの
ない、また、Ｐ−ＣＶＤ法による成膜を行なっても八〇
との反応を生じることない低抵抗ゲートパスラインの構
造を提供することを目的とする。
第１図（ａ）、 （ｂ）は本発明の構成説明図で、（ａ
）は平面図、（ｂ）は（ａ）のＢ−Ｂ矢視部断面図であ
る。
）は平面図、（ｂ）は（ａ）のＢ−Ｂ矢視部断面図であ
る。
本発明は、一列に並んだ複数のゲート電極Ｇを共通に接
続するゲートパスラインＣＢを、絶縁性基板１上に形成
したストライプ状の低抵抗層と、これを完全に覆う高融
点金属層との２層構造とした。
続するゲートパスラインＣＢを、絶縁性基板１上に形成
したストライプ状の低抵抗層と、これを完全に覆う高融
点金属層との２層構造とした。
上述の如く低抵抗層は高融点金属で完全に覆われている
ため、レジストの剥離工程及びｐ−ｃｖＤ法等による成
膜工程で侵されることがなく、表面に露出して上記処理
にさらされる高融点金属は、上記処理で薬品に侵された
り、Ｐ−ＣＶＤ工程で影口を受けることがないので、低
抵抗ゲートパスラインを安定して形成し得る。
ため、レジストの剥離工程及びｐ−ｃｖＤ法等による成
膜工程で侵されることがなく、表面に露出して上記処理
にさらされる高融点金属は、上記処理で薬品に侵された
り、Ｐ−ＣＶＤ工程で影口を受けることがないので、低
抵抗ゲートパスラインを安定して形成し得る。
以下本発明の一実施例を第２図（ａ）〜（ｆ）により、
その製造方法とともに説明する。なお、同図（ａ）。
その製造方法とともに説明する。なお、同図（ａ）。
ら）、 （ｄ）、 （ｅ）は、（Ｃ）、げ）のＣ−Ｃ矢
視部の断面図である。
視部の断面図である。
まず、ガラス基板１上にＡ２膜３を５０ｎｍ程の厚さに
スパッタリング法により成膜する〔同図（ａ）参照〕。
スパッタリング法により成膜する〔同図（ａ）参照〕。
次いで上記Ａ２膜３をストライプ状にバターニングして
、低抵抗層１０を形成する〔同図（ｂ）、 （Ｃ）参照
〕。
、低抵抗層１０を形成する〔同図（ｂ）、 （Ｃ）参照
〕。
その上にスパッタリング法により、高融点金属膜として
例えばＴｉ膜２を５０ｎｍ程の厚さに成膜する〔同図（
ｄ）参照〕。
例えばＴｉ膜２を５０ｎｍ程の厚さに成膜する〔同図（
ｄ）参照〕。
上記Ｔｉ膜２の不要部をエツチング除去して、図示した
ように低抵抗層１０の上面および側面を被覆するととも
にゲート電極Ｇを導出した高融点金属膜１１を形成する
〔同図（ｅ）、 （ｆ）参照〕。
ように低抵抗層１０の上面および側面を被覆するととも
にゲート電極Ｇを導出した高融点金属膜１１を形成する
〔同図（ｅ）、 （ｆ）参照〕。
以上により、絶縁性基板１上に形成された低抵抗層１０
を下層とし、これを被覆する高融点金属膜１１を上層と
する２層構造のゲートパスラインＣＢが得られる。更に
、上層の高融点金属膜１１はゲートパスライン部のみな
らず、ゲートパスラインから導出されるゲート電極Ｇを
併せそなえた形状にパターニングする。
を下層とし、これを被覆する高融点金属膜１１を上層と
する２層構造のゲートパスラインＣＢが得られる。更に
、上層の高融点金属膜１１はゲートパスライン部のみな
らず、ゲートパスラインから導出されるゲート電極Ｇを
併せそなえた形状にパターニングする。
以上により本発明に係る低抵抗化したゲートパスライン
ＣＢおよびこれに接続するゲート電極Ｇが得られる。
ＣＢおよびこれに接続するゲート電極Ｇが得られる。
この後の工程は、通常の逆スタガード型薄膜トランジス
ターの製造工程に従って進めてよく、その途中工程で、
レジストの剥離工程における化学薬品処理およびＰ−Ｃ
ＶＤ法による成膜工程で、上記低抵抗化したゲートパス
ラインＣＢは、前述したように侵されることがない。従
って本発明によれば、低抵抗パスラインをそなえたＴＰ
Ｔを安定して製作できる。
ターの製造工程に従って進めてよく、その途中工程で、
レジストの剥離工程における化学薬品処理およびＰ−Ｃ
ＶＤ法による成膜工程で、上記低抵抗化したゲートパス
ラインＣＢは、前述したように侵されることがない。従
って本発明によれば、低抵抗パスラインをそなえたＴＰ
Ｔを安定して製作できる。
なお、上記一実施例では高融点金属膜１１の材料とじて
Ｔｉを使用した例を説明したが、これ以外に、Ｃｒ、Ｔ
ａ、Ｎｉ−Ｃｒ、Ｍｏ等を使用することができる。
Ｔｉを使用した例を説明したが、これ以外に、Ｃｒ、Ｔ
ａ、Ｎｉ−Ｃｒ、Ｍｏ等を使用することができる。
以上説明した如く本発明によれば、低抵抗パスラインを
有する薄膜トランジスタマトリクスを、安定且つ容易に
製作できる。
有する薄膜トランジスタマトリクスを、安定且つ容易に
製作できる。
第１図（ａ）、（ハ）は本発明の構成説明図、第２図（
ａ）〜（ｆ）は本発明の詳細な説明図、第３図（ａ）〜
（ｆ）は従来のＴＰＴの問題点説明図である。 図において、Ｉは絶縁性基板（ガラス基板）、２はＴｉ
ｌり、３はＡｆ膜、１０は低抵抗層、１１は高融点金属
膜、Ｇはゲート電極、ＧＢはゲートパスラインを示す。 ）Ｎに＝−／ 本発明／ｌ端戊ｔ！Ｖ ｆｆ、ｆｆ ｆｆｉ第１図 不発呵−り恰例説２８ガ Ｃ６東めＴＦ丁肉向メｐ臭討θガ閣
ａ）〜（ｆ）は本発明の詳細な説明図、第３図（ａ）〜
（ｆ）は従来のＴＰＴの問題点説明図である。 図において、Ｉは絶縁性基板（ガラス基板）、２はＴｉ
ｌり、３はＡｆ膜、１０は低抵抗層、１１は高融点金属
膜、Ｇはゲート電極、ＧＢはゲートパスラインを示す。 ）Ｎに＝−／ 本発明／ｌ端戊ｔ！Ｖ ｆｆ、ｆｆ ｆｆｉ第１図 不発呵−り恰例説２８ガ Ｃ６東めＴＦ丁肉向メｐ臭討θガ閣
Claims (1)
- 【特許請求の範囲】 絶縁性基板（１）上に、ゲート電極（Ｇ）を下層側にソ
ース及びドレイン電極を上層側に配置してなる複数の逆
スタガード型の薄膜トランジスタをマトリクス配設した
構成において、 前記一列に並んだ複数のゲート電極（Ｇ）を共通に接続
するゲートバスライン（ＧＢ）を、前記絶縁性基板（１
）上に形成したストライプ状の低抵抗層（１０）と、そ
れを完全に覆う高融点金属膜（１１）との２層構造とし
たことを特徴とする薄膜トランジスタマトリクス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP427489A JPH07113726B2 (ja) | 1989-01-10 | 1989-01-10 | 薄膜トランジスタマトリクスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP427489A JPH07113726B2 (ja) | 1989-01-10 | 1989-01-10 | 薄膜トランジスタマトリクスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02184824A true JPH02184824A (ja) | 1990-07-19 |
| JPH07113726B2 JPH07113726B2 (ja) | 1995-12-06 |
Family
ID=11579963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP427489A Expired - Lifetime JPH07113726B2 (ja) | 1989-01-10 | 1989-01-10 | 薄膜トランジスタマトリクスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07113726B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0372318A (ja) * | 1989-08-11 | 1991-03-27 | Sharp Corp | アクティブマトリクス表示装置 |
| JP2001332738A (ja) * | 2000-05-24 | 2001-11-30 | Sony Corp | 薄膜半導体装置、液晶表示装置及びエレクトロルミネッセンス表示装置 |
| JP2007139954A (ja) * | 2005-11-16 | 2007-06-07 | Seiko Epson Corp | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 |
| JP2010108000A (ja) * | 1996-12-30 | 2010-05-13 | Lg Display Co Ltd | 液晶表示装置及びその製造方法 |
| JP2011199293A (ja) * | 1999-04-12 | 2011-10-06 | Semiconductor Energy Lab Co Ltd | 表示装置、電子機器 |
| JP2019054283A (ja) * | 2008-05-16 | 2019-04-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6043858A (ja) * | 1983-08-22 | 1985-03-08 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61173286A (ja) * | 1985-01-29 | 1986-08-04 | 株式会社東芝 | 表示装置の製造方法 |
| JPS61193128A (ja) * | 1985-02-21 | 1986-08-27 | Mitsubishi Electric Corp | マトリクス型表示装置 |
| JPS63253985A (ja) * | 1987-04-10 | 1988-10-20 | 松下電器産業株式会社 | 液晶表示アクティブマトリックス基板 |
| JPH01227128A (ja) * | 1988-03-07 | 1989-09-11 | Mitsubishi Electric Corp | 液晶表示装置 |
| JPH01231024A (ja) * | 1988-03-11 | 1989-09-14 | Seikosha Co Ltd | 薄膜トランジスタアレイ |
-
1989
- 1989-01-10 JP JP427489A patent/JPH07113726B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6043858A (ja) * | 1983-08-22 | 1985-03-08 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61173286A (ja) * | 1985-01-29 | 1986-08-04 | 株式会社東芝 | 表示装置の製造方法 |
| JPS61193128A (ja) * | 1985-02-21 | 1986-08-27 | Mitsubishi Electric Corp | マトリクス型表示装置 |
| JPS63253985A (ja) * | 1987-04-10 | 1988-10-20 | 松下電器産業株式会社 | 液晶表示アクティブマトリックス基板 |
| JPH01227128A (ja) * | 1988-03-07 | 1989-09-11 | Mitsubishi Electric Corp | 液晶表示装置 |
| JPH01231024A (ja) * | 1988-03-11 | 1989-09-14 | Seikosha Co Ltd | 薄膜トランジスタアレイ |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0372318A (ja) * | 1989-08-11 | 1991-03-27 | Sharp Corp | アクティブマトリクス表示装置 |
| JP2010108000A (ja) * | 1996-12-30 | 2010-05-13 | Lg Display Co Ltd | 液晶表示装置及びその製造方法 |
| US8866143B2 (en) | 1999-04-12 | 2014-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2011199293A (ja) * | 1999-04-12 | 2011-10-06 | Semiconductor Energy Lab Co Ltd | 表示装置、電子機器 |
| JP2017016154A (ja) * | 1999-04-12 | 2017-01-19 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2018138994A (ja) * | 1999-04-12 | 2018-09-06 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2001332738A (ja) * | 2000-05-24 | 2001-11-30 | Sony Corp | 薄膜半導体装置、液晶表示装置及びエレクトロルミネッセンス表示装置 |
| JP2007139954A (ja) * | 2005-11-16 | 2007-06-07 | Seiko Epson Corp | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 |
| JP4572814B2 (ja) * | 2005-11-16 | 2010-11-04 | セイコーエプソン株式会社 | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 |
| JP2019054283A (ja) * | 2008-05-16 | 2019-04-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10580797B2 (en) | 2008-05-16 | 2020-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US11133332B2 (en) | 2008-05-16 | 2021-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US11646322B2 (en) | 2008-05-16 | 2023-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having conductive oxide electrode layers in direct contact with oxide semiconductor layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07113726B2 (ja) | 1995-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5868949B2 (ja) | Ｆｆｓ型ｔｆｔ−ｌｃｄアレイ基板の製造方法 | |
| US10381382B2 (en) | Array substrate, method for manufacturing the same and display device | |
| JP2004163901A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP5741992B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| JPH0219840A (ja) | アクティブマトリクスパネル及びその製造方法 | |
| JP2004199049A (ja) | 液晶表示装置用アレイ基板とその製造方法 | |
| WO2015096312A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| US5995174A (en) | Liquid crystal display apparatus with source/drain electrodes and pixel electrode formed by the same material | |
| JP2007310351A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JPH02184824A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2000077666A (ja) | Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法 | |
| CN105826329B (zh) | 一种阵列基板的制作方法、阵列基板及液晶面板 | |
| US7531454B2 (en) | Method and apparatus of fabricating liquid crystal display device | |
| CN106129062B (zh) | 绝缘层的制造方法、阵列基板的制造方法及阵列基板 | |
| US20150194660A1 (en) | 3d barrier substrate, manufacturing method thereof and display device | |
| JPH0640585B2 (ja) | 薄膜トランジスタ | |
| JPS60261174A (ja) | マトリツクスアレ− | |
| JPH02157729A (ja) | 薄膜トランジスタアレイ基板 | |
| KR102062913B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| JPH04198923A (ja) | 表示装置の製造方法 | |
| JPH01245226A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0682820A (ja) | 薄膜トランジスタマトリックスの製造方法 | |
| JPS639967A (ja) | 薄膜トランジスタ基板 | |
| JP2664413B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2928402B2 (ja) | 液晶表示パネルの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 14 |