CN105826329B - 一种阵列基板的制作方法、阵列基板及液晶面板 - Google Patents

一种阵列基板的制作方法、阵列基板及液晶面板 Download PDF

Info

Publication number
CN105826329B
CN105826329B CN201610302494.8A CN201610302494A CN105826329B CN 105826329 B CN105826329 B CN 105826329B CN 201610302494 A CN201610302494 A CN 201610302494A CN 105826329 B CN105826329 B CN 105826329B
Authority
CN
China
Prior art keywords
layer
metal
via hole
substrate
coat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610302494.8A
Other languages
English (en)
Other versions
CN105826329A (zh
Inventor
赵阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610302494.8A priority Critical patent/CN105826329B/zh
Publication of CN105826329A publication Critical patent/CN105826329A/zh
Application granted granted Critical
Publication of CN105826329B publication Critical patent/CN105826329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates

Abstract

本发明公开了一种阵列基板的制作方法、阵列基板及液晶面板。该方法包括：提供一基板，在基板上依次形成金属层、第一绝缘层、金属保护层、平坦层、共用电极层、第二绝缘层和像素电极层。其中，金属保护层形成于平坦层之前，且金属保护层设置于金属层和平坦层之间以避免金属层和平坦层直接接触。通过上述方式，本发明能够避免出现金属层和平坦层相接触从而在接触表面产生金属氧化物的问题，进而避免了由于金属氧化物的存在，会阻止像素电极层和金属层的连接从而导致断路的问题。

Description

一种阵列基板的制作方法、阵列基板及液晶面板
技术领域
本发明涉及液晶显示领域，特别是涉及一种阵列基板的制作方法、阵列基板及液晶面板。
背景技术
在阵列基板的制造过程中，当金属层被设置在基板上后，会在金属层上设置第一绝缘层，其中第一绝缘层上设置有第一过孔以使部分金属层外露出绝缘层，随后在绝缘层上设置一平坦层。其中，平坦层在第一绝缘层上生长完成后需要进行烘烤，而经过烘烤后在第一绝缘层的第一过孔处也即金属层和平坦层的接触表面会产生一层金属氧化物层。
其中，平坦层设置完成之后，还需要设置第二绝缘层，其中第二绝缘层上设置有对应第一过孔的第二过孔，以通过第一过孔和第二过孔将像素电极层搭接在金属层上。此时，由于金属氧化物层的存在，会阻止像素电极层和金属层的连接从而导致断路。
发明内容
本发明主要解决的技术问题是提供一种阵列基板的制作方法、阵列基板及液晶面板，能够解决现有技术中在平坦层烘烤后，金属层和平坦层相接触的接触表面产生金属氧化物的问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板的制作方法，该方法包括：提供一基板，在基板上形成金属层，其中，金属层包括间隔设置的多个金属块；在形成有金属层的基板上形成第一绝缘层，其中，第一绝缘层包括暴露出部分金属块的第一过孔；在形成有第一绝缘层的基板上形成金属保护层，其中，金属保护层包括间隔设置的多个保护块，每个保护块覆盖对应的第一过孔；在形成有金属保护层的基板上形成平坦层，其中，平坦层包括暴露出部分保护块的第二过孔；在形成有平坦层的基板上形成共用电极层；在形成有共用电极层的基板上形成第二绝缘层，其中，第二绝缘层包括暴露出部分保护块的第三过孔；在形成有第二绝缘层的基板上形成像素电极层，其中，像素电极层包括间隔设置的多个像素电极，每个像素电极通过第三过孔与保护块相接触。
其中，在形成有第一绝缘层的基板上形成金属保护层的步骤包括：在形成有第一绝缘层的基板上沉积金属薄膜层；在金属薄膜层上涂布第一光阻层；以一光罩对第一光阻层进行曝光，使对应第一过孔位置之外的第一光阻层未被光照射；对第一光阻层进行显影，以去除对应第一过孔位置之外的第一光阻层；蚀刻以移除对应第一过孔之外的金属薄膜层以形成金属保护层。
其中，在形成有共用电极层的基板上形成第二绝缘层的步骤包括：在形成有共用电极层的基板上沉积绝缘薄膜层；在绝缘薄膜层上涂布第二光阻层；以一光罩对第二光阻层进行曝光，使对应第三过孔位置的第二光阻层未被光照射；对第二光阻层进行显影，以去除对应第三过孔位置的第二光阻层；蚀刻以移除对应第三过孔位置的绝缘薄膜层以形成第二绝缘层。
其中，在形成有共用电极层的基板上形成第二绝缘层的步骤包括：在形成有共用电极层的基板上沉积绝缘薄膜层；在对应第三过孔位置的绝缘薄膜层进行开孔操作以形成第二绝缘层。
其中，金属层的材料为铜，金属保护层的材料为氧化铟锡、铝或钼。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种阵列基板，该阵列基板包括从下到上依次形成的基板、金属层、第一绝缘层、金属保护层、平坦层、共用电极层、第二绝缘层和像素电极层；金属层包括间隔设置的多个金属块；第一绝缘层包括暴露出部分金属块的第一过孔；金属保护层包括间隔设置的多个保护块，每个保护块覆盖对应的第一过孔；平坦层包括暴露出部分保护块的第二过孔；第二绝缘层包括暴露出部分保护块的第三过孔；像素电极层包括间隔设置的多个像素电极，每个像素电极通过第三过孔与保护块相接触。
其中，金属层的材料为铜，金属保护层的材料为氧化铟锡、铝或钼。
其中，金属块为阵列基板的源极或漏极。
其中，第一过孔、第二过孔和第三过孔同心设置，且第一过孔的尺寸大于第二过孔的尺寸，第二过孔的尺寸大于第三过孔的尺寸。
为解决上述技术问题，本发明采用的又一个技术方案是：提供一种液晶面板，包括了上述的阵列基板。
本发明的有益效果是：本发明的阵列基板的制作方法、阵列基板及液晶面板通过在金属层和平坦层相接触的部位设置金属保护层，其中，金属保护层形成在平坦层之前，从而避免了金属层和平坦层相接触从而在接触表面产生金属氧化物的问题，进而避免了由于金属氧化物的存在，会阻止像素电极层和金属层的连接从而导致断路的问题。另外，金属保护层的设置能够进一步提高像素电极层和金属层的接触性。
附图说明
图1是本发明实施例的阵列基板的制作方法的流程示意图；
图2A-2F是图1所示制作方法在制作过程中的阵列基板的结构示意图；
图3是图1所示制作方法制得的阵列基板的结构示意图；
图4是本发明实施例的液晶面板的结构示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的组件，所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。下面结合附图和实施例对本发明进行详细说明。
图1是本发明实施例的阵列基板的制作方法的流程示意图。图2A-2F是图1所示制作方法在制作过程中的阵列基板的结构示意图。需注意的是，若有实质上相同的结果，本发明的方法并不以图1所示的流程顺序为限。如图1所示，该方法包括如下步骤：
步骤S101：提供一基板，在基板上形成金属层，其中，金属层包括间隔设置的多个金属块。
在步骤S101中，在基板上形成金属层的步骤包括：通过物理气相沉积法(PhysicalVapor Deposition，PVD)在基板上沉积金属薄膜层；对金属薄膜层依次实施黄光制程、湿刻制程和光阻剥离制程以形成金属层。其中，金属层的材料优选为铜，金属块为阵列基板的源极或漏极。
在本实施例中，基板包括依次设置的玻璃底板、金属栅极层、栅极绝缘层和半导体层。
请一并参考图2A，图2A为形成有金属层20的基板10的剖面结构示意图。如图2A所示，金属层20包括多个间隔设置的金属块21。
步骤S102：在形成有金属层的基板上形成第一绝缘层，其中，第一绝缘层包括暴露出部分金属块的第一过孔。
在步骤S102中，在形成有金属层的基板上形成第一绝缘层的步骤包括：在形成有金属层的基板上通过化学气相沉积法(Chemical Vapor Deposition，CVD)沉积绝缘薄膜层；对绝缘薄膜层依次实施黄光制程、干刻制程和光阻剥离制程以形成包括第一过孔的第一绝缘层。其中，第一绝缘层的材料优选为氧化硅或氮化硅。
请一并参考图2B，图2B为形成有第一绝缘层30的基板10的剖面结构示意图。如图2B所示，第一绝缘层30包括暴露出部分金属块21的第一过孔31。
步骤S103：在形成有第一绝缘层的基板上形成金属保护层，其中，金属保护层包括间隔设置的多个保护块，每个保护块覆盖对应的第一过孔。
在步骤S103中，在形成有第一绝缘层的基板上形成金属保护层的步骤包括：在第一绝缘层上通过物理气相沉积法沉积金属薄膜层；在金属薄膜层上涂布第一光阻层；以一光罩对第一光阻层进行曝光，使对应第一过孔位置之外的第一光阻层未被光照射；对第一光阻层进行显影，以去除对应第一过孔位置之外的第一光阻层；蚀刻以移除对应第一过孔之外的金属薄膜层以形成金属保护层。其中，金属保护层的材料为氧化铟锡、铝或钼，优选为氧化铟锡。金属保护层的厚度优选为60nm。
请一并参考图2C，图2C为形成有金属保护层40的基板10的剖面结构示意图。如图2C所示，金属保护层40包括间隔设置的多个保护块41，每个保护块41覆盖对应的第一过孔31。
步骤S104：在形成有金属保护层的基板上形成平坦层，其中，平坦层包括暴露出部分保护块的第二过孔。
在步骤S104中，在形成有金属保护层的基板上形成平坦层的步骤包括：在形成有金属保护层的基板上通过化学气相沉积法沉积平坦薄膜层；对平坦薄膜层依次实施黄光制程、干刻制程和光阻剥离制程以形成包括第二过孔的平坦层。其中，第二过孔与第一过孔对应设置，从而使得第二过孔暴露出部分保护块。其中，平坦层的材料优选为无机绝缘材料。
由于金属保护层的引入，其中金属保护层在平坦层形成之前形成，从而避免了出现现有技术中平坦层烘烤时在平坦层和金属层之间形成金属氧化物例如铜氧化物的问题。
请一并参考图2D，图2D为形成有平坦层50的基板10的剖面结构示意图。如图2D所示，平坦层50包括第二过孔51，其中，第二过孔51暴露出部分保护块41。
步骤S105：在形成有平坦层的基板上形成共用电极层。
在步骤S105中，共用电极层包括间隔设置的多个共用电极，每个共用电极设置于平坦层的第二过孔之外。其中，共用电极的材料优选为氧化铟锡。
请一并参考图2E，图2E为形成有共用电极层60的基板10的剖面结构示意图。如图2E所示，共用电极层60包括间隔设置的多个共用电极61，每个共用电极61设置于平坦层50的第二过孔51之外。
步骤S106：在形成有共用电极层的基板上形成第二绝缘层，其中，第二绝缘层包括暴露出部分保护块的第三过孔。
在步骤S106中，在形成有共用电极层的基板上形成第二绝缘层的步骤包括：在形成有共用电极层的基板上沉积绝缘薄膜层；在绝缘薄膜层上涂布第二光阻层；以一光罩对第二光阻层进行曝光，使对应第三过孔位置的第二光阻层未被光照射；对第二光阻层进行显影，以去除对应第三过孔位置的第二光阻层；蚀刻以移除对应第三过孔位置的绝缘薄膜层以形成第二绝缘层。其中，第二绝缘层的材料优选为氧化硅或氮化硅。
在其它实施例中，在形成有共用电极层的基板上形成第二绝缘层的步骤还可以为：在在形成有共用电极层的基板上沉积绝缘薄膜层；在对应第三过孔位置的绝缘薄膜层进行开孔操作以形成包括第三过孔的第二绝缘层。其中，开孔操作例如可以为激光开孔等。
请一并参考图2F，图2F为形成有第二绝缘层70的基板10的剖面结构示意图。如图2F所示，第二绝缘层70包括暴露出部分保护块41的第三过孔71。
骤S107：在形成有第二绝缘层的基板上形成像素电极层，其中，像素电极层包括间隔设置的多个像素电极，每个像素电极通过第三过孔与保护块相接触。
在步骤S107中，在形成有第二绝缘层的基板上形成像素电极层的步骤包括：通过物理气相沉积法在形成有第二绝缘层的基板上沉积像素电极薄膜层；对像素电极薄膜层依次实施黄光制程、湿刻制程和光阻剥离制程以形成像素电极层。其中，像素电极层的材料优选为氧化铟锡，像素电极通过第三过孔与保护块相接触。
自此，阵列基板制作完成。
请一并参考图3，图3是图1所示制作方法制得的阵列基板的结构示意图。如图3所示，阵列基板100包括从下到上依次形成的基板10、金属层20、第一绝缘层30、金属保护层40、平坦层50、共用电极层60、第二绝缘层70和像素电极层80。
其中，金属层20包括间隔设置的多个金属块21。其中，金属块21为源极或漏极。优选地，金属层20的材料为铜。
其中，第一绝缘层30包括暴露出部分金属块21的第一过孔。
其中，金属保护层40包括间隔设置的多个保护块41，每个保护块41覆盖对应的第一过孔。其中，金属保护层40的材料为氧化铟锡、铝或钼。
其中，平坦层50包括暴露出部分保护块41的第二过孔，第二过孔与第一过孔对应设置。
其中，共用电极层60包括间隔设置的多个共用电极61，每个共用电极61设置于平坦层50的第二过孔之外。
其中，第二绝缘层70包括暴露出部分保护块41的第三过孔，第三过孔与第二过孔对应设置。
其中，像素电极层80包括间隔设置的多个像素电极81，每个像素电极81通过第三过孔与保护块41相接触，也即通过第三过孔、保护块41与源极或漏极相接触。优选地，像素电极层70和金属保护层40的材料相同。
优选地，在本实施例中，第一过孔、第二过孔和第三过孔同心设置，且第一过孔的尺寸大于第二过孔的尺寸，第二过孔的尺寸大于第三过孔的尺寸。
请一并参考图4，图4是本发明液晶面板的结构示意图。如图4所示，液晶面板1包括了上述阵列基板100。
本发明的有益效果是：本发明的阵列基板的制作方法、阵列基板及液晶面板通过在金属层和平坦层相接触的部位设置金属保护层，其中，金属保护层形成在平坦层之前，从而避免了金属层和平坦层相接触从而在接触表面产生金属氧化物的问题，进而避免了由于金属氧化物的存在，会阻止像素电极层和金属层的连接从而导致断路的问题。另外，金属保护层的设置能够进一步提高像素电极层和金属层的接触性。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (7)

1.一种阵列基板的制作方法，其特征在于，所述方法包括：
提供一基板，在所述基板上形成金属层，其中，所述金属层包括间隔设置的多个金属块；
在形成有金属层的所述基板上形成第一绝缘层，其中，所述第一绝缘层包括暴露出部分所述金属块的第一过孔；
在形成有所述第一绝缘层的所述基板上形成金属保护层，其中，所述金属保护层包括间隔设置的多个保护块，每个所述保护块覆盖对应的所述第一过孔；
在形成有所述金属保护层的所述基板上形成平坦层，其中，所述平坦层包括暴露出部分所述保护块的第二过孔；
在形成有所述平坦层的所述基板上形成共用电极层；
在形成有所述共用电极层的所述基板上形成第二绝缘层，其中，所述第二绝缘层包括暴露出部分所述保护块的第三过孔；
在形成有所述第二绝缘层的所述基板上形成像素电极层，其中，所述像素电极层包括间隔设置的多个像素电极，每个所述像素电极通过所述第三过孔与所述保护块相接触；
其中，所述金属层的材料为铜，所述金属保护层的材料为氧化铟锡、铝或钼；
其中，所述金属保护层在所述平坦层之前形成以避免在所述平坦层烘烤时在所述平坦层和所述金属层之间形成铜氧化物；
其中，所述第一过孔、所述第二过孔和所述第三过孔同心设置，且所述第一过孔的尺寸大于所述第二过孔的尺寸，所述第二过孔的尺寸大于所述第三过孔的尺寸。
2.根据权利要求1所述的方法，其特征在于，所述在形成有所述第一绝缘层的所述基板上形成金属保护层的步骤包括：
在形成有所述第一绝缘层的所述基板上沉积金属薄膜层；
在所述金属薄膜层上涂布第一光阻层；
以一光罩对所述第一光阻层进行曝光，使对应所述第一过孔位置之外的所述第一光阻层未被光照射；
对所述第一光阻层进行显影，以去除对应所述第一过孔位置之外的所述第一光阻层；
蚀刻以移除对应所述第一过孔之外的所述金属薄膜层以形成所述金属保护层。
3.根据权利要求1所述的方法，其特征在于，所述在形成有所述共用电极层的所述基板上形成第二绝缘层的步骤包括：
在形成有所述共用电极层的所述基板上沉积绝缘薄膜层；
在所述绝缘薄膜层上涂布第二光阻层；
以一光罩对所述第二光阻层进行曝光，使对应所述第三过孔位置的所述第二光阻层未被光照射；
对所述第二光阻层进行显影，以去除对应所述第三过孔位置的所述第二光阻层；
蚀刻以移除对应所述第三过孔位置的所述绝缘薄膜层以形成所述第二绝缘层。
4.根据权利要求1所述的方法，其特征在于，所述在形成有所述共用电极层的所述基板上形成第二绝缘层的步骤包括：
在形成有所述共用电极层的所述基板上沉积绝缘薄膜层；
在对应所述第三过孔位置的所述绝缘薄膜层进行开孔操作以形成所述第二绝缘层。
5.一种阵列基板，其特征在于，所述阵列基板包括从下到上依次形成的基板、金属层、第一绝缘层、金属保护层、平坦层、共用电极层、第二绝缘层和像素电极层；
所述金属层包括间隔设置的多个金属块；
所述第一绝缘层包括暴露出部分所述金属块的第一过孔；
所述金属保护层包括间隔设置的多个保护块，每个所述保护块覆盖对应的所述第一过孔；
所述平坦层包括暴露出部分所述保护块的第二过孔；
所述第二绝缘层包括暴露出部分所述保护块的第三过孔；
所述像素电极层包括间隔设置的多个像素电极，每个所述像素电极通过所述第三过孔与所述保护块相接触；
其中，所述金属层的材料为铜，所述金属保护层的材料为氧化铟锡、铝或钼；
其中，所述金属保护层在所述平坦层之前形成以避免在所述平坦层烘烤时在所述平坦层和所述金属层之间形成铜氧化物；
其中，所述第一过孔、所述第二过孔和所述第三过孔同心设置，且所述第一过孔的尺寸大于所述第二过孔的尺寸，所述第二过孔的尺寸大于所述第三过孔的尺寸。
6.根据权利要求5所述的阵列基板，其特征在于，所述金属块为阵列基板的源极或漏极。
7.一种液晶面板，其特征在于，包括权利要求5-6任意一项所述的阵列基板。
CN201610302494.8A 2016-05-09 2016-05-09 一种阵列基板的制作方法、阵列基板及液晶面板 Active CN105826329B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610302494.8A CN105826329B (zh) 2016-05-09 2016-05-09 一种阵列基板的制作方法、阵列基板及液晶面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610302494.8A CN105826329B (zh) 2016-05-09 2016-05-09 一种阵列基板的制作方法、阵列基板及液晶面板

Publications (2)

Publication Number Publication Date
CN105826329A CN105826329A (zh) 2016-08-03
CN105826329B true CN105826329B (zh) 2019-04-02

Family

ID=56529212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610302494.8A Active CN105826329B (zh) 2016-05-09 2016-05-09 一种阵列基板的制作方法、阵列基板及液晶面板

Country Status (1)

Country Link
CN (1) CN105826329B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783885A (zh) * 2017-01-03 2017-05-31 深圳市华星光电技术有限公司 Tft基板的制作方法
CN107682001B (zh) * 2017-09-19 2020-01-10 武汉华星光电技术有限公司 一种触摸屏开关、触摸屏及触摸屏开关的制作方法
CN114488638A (zh) * 2022-03-01 2022-05-13 福建华佳彩有限公司 一种可避免有源层开孔过刻的阵列基板及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104656332A (zh) * 2015-01-28 2015-05-27 上海天马微电子有限公司 阵列基板及其制备方法和显示装置
CN105116655A (zh) * 2015-09-22 2015-12-02 深圳市华星光电技术有限公司 液晶显示面板、阵列基板及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766318B1 (ko) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
US20150316802A1 (en) * 2012-08-31 2015-11-05 Sharp Kabushiki Kaisha Semiconductor apparatus, display panel, and method of manufacturing semiconductor apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104656332A (zh) * 2015-01-28 2015-05-27 上海天马微电子有限公司 阵列基板及其制备方法和显示装置
CN105116655A (zh) * 2015-09-22 2015-12-02 深圳市华星光电技术有限公司 液晶显示面板、阵列基板及其制造方法

Also Published As

Publication number Publication date
CN105826329A (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
CN100576550C (zh) 薄膜晶体管阵列基板及其制造方法
CN103715137B (zh) 阵列基板及其制造方法、显示装置
US10381382B2 (en) Array substrate, method for manufacturing the same and display device
US9804463B2 (en) Array substrate and fabrication method thereof and display device
CN104102059A (zh) Tft阵列基板及其制造方法
CN101387799B (zh) 液晶显示器基板、液晶显示器及制造方法
CN110429125A (zh) 柔性显示基板及其制作方法、柔性显示装置
CN105826329B (zh) 一种阵列基板的制作方法、阵列基板及液晶面板
CN108198825A (zh) 一种阵列基板及其制备方法、显示面板
CN109872973A (zh) 一种阵列基板及其制造方法
CN105957867A (zh) 阵列基板母板及其制作方法、显示装置
CN104808408B (zh) 一种coa基板、显示装置以及coa基板的制作方法
US20170207248A1 (en) Thin film transistor and method for manufacturing the same, and display panel
JP2011070194A (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
CN109036134B (zh) 柔性显示基板及其制作方法、显示装置
CN109979882B (zh) 一种内嵌式触控面板阵列基板及其制造方法
CN105529274A (zh) 薄膜晶体管的制作方法、阵列基板和显示装置
KR20190116376A (ko) 어레이 기판 및 그 제조방법
CN107104044A (zh) 一种电极制作方法及阵列基板的制作方法
CN106887405A (zh) 一种阵列基板及其制作方法
CN107611084B (zh) 一种阵列基板接触孔制备方法、阵列基板及显示器件
CN106206428A (zh) 阵列基板及其制作方法、显示面板
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
CN104701264B (zh) 一种有机发光二极管显示面板及其制作方法、显示装置
CN106129062B (zh) 绝缘层的制造方法、阵列基板的制造方法及阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant