CN107104044A - 一种电极制作方法及阵列基板的制作方法 - Google Patents

一种电极制作方法及阵列基板的制作方法 Download PDF

Info

Publication number
CN107104044A
CN107104044A CN201710336009.3A CN201710336009A CN107104044A CN 107104044 A CN107104044 A CN 107104044A CN 201710336009 A CN201710336009 A CN 201710336009A CN 107104044 A CN107104044 A CN 107104044A
Authority
CN
China
Prior art keywords
electrode
layer
making
refractory metal
photoresist mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710336009.3A
Other languages
English (en)
Inventor
宫奎
许徐飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710336009.3A priority Critical patent/CN107104044A/zh
Publication of CN107104044A publication Critical patent/CN107104044A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种电极制作方法及阵列基板的制作方法，涉及显示技术领域，解决了现有的刻蚀铜金属层过程中光刻胶掩膜层容易脱落，使得刻蚀形成的铜电极或铜电极线部分区域变细甚至断开，导致制作形成的薄膜晶体管的性能较差的技术问题。该电极制作方法包括：在基板上依次形成铜金属层、第一难熔金属隔离层和光刻胶掩膜层；利用光刻胶掩膜层，进行湿法刻蚀，形成第一难熔金属电极图形；对光刻胶掩膜层进行软化处理，得到覆盖第一难熔金属电极图形的侧壁的抗刻蚀层；以抗刻蚀层作为掩膜，进行湿法刻蚀，形成铜电极图形；去除抗刻蚀层，形成目标电极。本发明提供的电极制作方法应用于制作电极。

Description

一种电极制作方法及阵列基板的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种电极制作方法及阵列基板的制作方法。
背景技术
目前，大尺寸、高分辨率以及高画质要求的显示终端已经成为平板显示技术领域的发展趋势，而图像信号的延迟成为制约大尺寸、高分辨率以及高画质要求的显示终端的关键因素之一。现有技术中，通常通过选用电阻较小的金属铜作为阵列基板中薄膜晶体管的各种电极和电极线，从而减小各种电极和电极线的电阻，进而减小阵列基板的图像信号延迟。
但是，在200℃以下，铜金属层和薄膜晶体管的有源层中的硅易于通过互扩散作用发生反应，生成具有三硅化铜的化合物，产生很高的接触电阻，因此在选用铜作为电极和电极线的材料时，需要在铜金属层上设置其他难熔金属层作为难熔金属隔离层，对铜金属层和有源层进行隔离。
目前，通常使用湿法刻蚀工艺对铜金属层以及难熔金属层进行刻蚀，具体地，在难熔金属隔离层上涂覆光刻胶，通过构图工艺，形成光刻胶掩膜层，通过该光刻胶掩膜层对难熔金属隔离层和铜金属层进行刻蚀，然而实际刻蚀过程中，在对难熔金属隔离层刻蚀之后，对铜金属层进行刻蚀时，由于铜与难熔金属隔离层中金属的金属活性不同，因而刻蚀液会与难熔金属隔离层中的金属继续反应，使得难熔金属隔离层被严重的侧蚀，导致难熔金属隔离层上的光刻胶掩膜层部分悬空，进而脱落，这就使得利用剩余的光刻胶掩膜层刻蚀形成的铜电极或铜电极线部分区域变细甚至断开，导致制作形成的薄膜晶体管的性能较差。
发明内容
本发明的目的在于提供一种电极制作方法、电极及阵列基板，用于防止刻蚀铜金属层过程中光刻胶掩膜层脱落，提高制作形成的薄膜晶体管的性能。
为达到上述目的，本发明提供一种电极制作方法，采用如下技术方案：
该电极制作方法包括：
在基板上形成铜金属层；
在所述铜金属层上形成第一难熔金属隔离层；
在所述第一难熔金属隔离层上形成光刻胶掩膜层；
利用所述光刻胶掩膜层，对所述第一难熔金属隔离层进行湿法刻蚀，形成第一难熔金属电极图形；
对所述光刻胶掩膜层进行软化处理，得到覆盖所述第一难熔金属电极图形的侧壁的抗刻蚀层；
以所述抗刻蚀层作为掩膜，对所述铜金属层进行湿法刻蚀，形成铜电极图形；
去除所述抗刻蚀层，形成包括所述第一难熔金属电极图形和所述铜电极图形的所述目标电极。
与现有技术相比，本发明提供的电极制作方法具有以下有益效果：
在本发明提供的电极制作方法中，通过在第一难熔金属隔离层上形成光刻胶掩膜层，并利用光刻胶掩膜层，对第一难熔金属隔离层进行湿法刻蚀，以形成第一难熔金属电极图形，而在对铜金属层进行湿法刻蚀前，本发明先对该光刻胶掩膜层进行软化处理，得到能够覆盖第一难熔金属电极图形的侧壁的抗刻蚀层，使得该抗刻蚀层作为掩膜，对铜金属层进行湿法刻蚀，形成铜电极图形，这样在对铜金属层进行湿法刻蚀的过程中，抗刻蚀层就能够有效地保护第一难熔金属电极图形，隔绝第一难熔金属电极图形与刻蚀液接触，避免了刻蚀液与第一难熔金属电极图形中的金属继续反应，导致第一难熔金属电极图形的侧壁被侵蚀的情况发生，进而能够有效地避免光刻胶掩膜层部分悬空，防止刻蚀铜金属层过程中的光刻胶掩膜层脱落，使得制作形成的铜电极图形与目标电极的图案相同，从而提高了使用该目标电极制作形成的薄膜晶体管的性能。
此外，本发明还提供一种阵列基板的制作方法，采用如下技术方案：
制作所述阵列基板的薄膜晶体管中的栅极、源极、漏极、栅线、数据线、像素电极和公共电极中的一种或多种时，采用上述电极制作方法。
与现有技术相比，本发明提供的阵列基板的制作方法的有益效果与上述电极制作方法的有益效果相同，故此处不再进行赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的电极制作方法的流程图；
图2为本发明实施例中步骤S3结束后形成的第一种结构的示意图；
图3为本发明实施例中步骤S4结束后形成的第一种结构的示意图；
图4为本发明实施例中步骤S5结束后形成的第一种结构的示意图；
图5为本发明实施例中步骤S6结束后形成的第一种结构的示意图；
图6为本发明实施例中步骤S7结束后形成的第一种结构的示意图；
图7为本发明实施例中步骤S3结束后形成的第二种结构的示意图；
图8为本发明实施例中步骤S7结束后形成的第二种结构的示意图。
附图标记说明：
1—基板， 2—铜金属层，
3—第一难熔金属隔离层， 4—光刻胶掩膜层，
5—目标电极， 6—第二难熔金属隔离层，
21—铜电极图形， 31—第一难熔金属电极图形，
41—抗刻蚀层， 61—第二难熔金属电极图形。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供一种电极制作方法，该电极制作方法包括：
步骤S1、在基板上形成铜金属层。
步骤S2、在铜金属层上形成第一难熔金属隔离层。
步骤S3、在第一难熔金属隔离层上形成与光刻胶掩膜层。
示例性地，可在第一难熔金属隔离层上涂覆光刻胶，通过曝光、显影、光刻和刻蚀等工艺流程在第一难熔金属隔离层上形成光刻胶掩膜层。
示例性地，如图2所示，在步骤S3之后，基板1上形成有铜金属层2，以及形成在铜金属层2上的第一难熔金属隔离层3，第一难熔金属隔离层3上形成与目标电极的图形相同的光刻胶掩膜层4。
步骤S4、利用光刻胶掩膜层，对第一难熔金属隔离层进行湿法刻蚀，形成第一难熔金属电极图形。
示例性地，由于湿法刻蚀过程中，刻蚀液会与第一难熔金属隔离层中的金属发生电化学反应，因此，第一难熔金属隔离层先与刻蚀液接触的部分的宽度就会小于后与刻蚀液接触的部分的宽度，从而在利用光刻胶掩膜层对第一难熔金属隔离层进行湿法刻蚀之后，就会形成如图3中所示的第一难熔金属电极图形31，其中，第一难熔金属电极图形31的两个侧壁为倾斜的侧壁，且通过控制刻蚀的时间，第一难熔金属电极图形31与光刻胶掩膜层接触部分的宽度小于光刻胶掩膜层的宽度。
步骤S5、对光刻胶掩膜层进行软化处理，得到覆盖第一难熔金属电极图形的侧壁的抗刻蚀层。
示例性地，如图4所示，在步骤S5之后，得到覆盖第一难熔金属电极图形31的侧壁的抗刻蚀层41。
步骤S6、以抗刻蚀层作为掩膜，对铜金属层进行湿法刻蚀，形成铜电极图形。
示例性地，如图4和图5所示，由于在湿法刻蚀过程中，铜金属层2朝向第一难熔金属电极图形31的一面是先与刻蚀液接触的，而铜金属层2朝向基板1的一面是后与刻蚀液接触的，这就使得铜金属层2朝向第一难熔金属电极图形31的一面与刻蚀液接触的时间大于铜金属层2朝向基板1的一面与刻蚀液接触的时间，从而使得在步骤S6之后，形成铜电极图形21中，铜电极图形21朝向第一难熔金属电极图形31的一面的宽度与抗刻蚀层41的宽度相同，而铜电极图形21朝向基板1的一面的宽度则略大于抗刻蚀层41的宽度。
步骤S7、去除抗刻蚀层，形成包括第一难熔金属电极图形和铜电极图形的目标电极。
示例性地，如图6所示，在步骤S7之后，在基板1上形成由第一难熔金属电极图形31和铜电极图形21形成的目标电极5。
在本实施例提供的电极制作方法中，通过在第一难熔金属隔离层3上形成光刻胶掩膜层4，并利用光刻胶掩膜层4，对第一难熔金属隔离层3进行湿法刻蚀，以形成第一难熔金属电极图形31，而在对铜金属层2进行湿法刻蚀前，本发明实施例先对该光刻胶掩膜层4进行软化处理，得到能够覆盖第一难熔金属电极图形31的侧壁的抗刻蚀层41，使得该抗刻蚀层41作为掩膜，对铜金属层2进行湿法刻蚀，形成铜电极图形21，这样在对铜金属层2进行湿法刻蚀的过程中，抗刻蚀层41就能够有效地保护第一难熔金属电极图形31，隔绝第一难熔金属电极图形31与刻蚀液接触，避免了刻蚀液与第一难熔金属电极图形31中的金属继续反应，所导致第一难熔金属电极图形31的侧壁被侵蚀的情况发生，进而能够有效地避免光刻胶掩膜层部分悬空，防止刻蚀铜金属层2过程中的光刻胶掩膜层脱落，使得制作形成的铜电极图形21与目标电极的图案相同，从而提高了使用该目标电极制作形成的薄膜晶体管的性能。
此外，如图6所示，在抗刻蚀层41对第一难熔金属电极图形31的有效保护下，刻蚀液不会与第一难熔金属电极图形31中的金属继续反应，这就使得第一难熔金属电极图形31的侧壁与形成铜电极图形21之间的夹角α不会过大，从而不会影响在第一难熔金属电极图形31上沉积的其他膜层的形状。
示例性地，上述光刻胶掩膜层的材料优选采用正性有机树脂，使得该光刻胶掩膜层的实体部分为目标电极的正图案，进而能够保证该光刻胶掩膜层在软化之后可以完全覆盖第一难熔金属电极图形的侧壁，以进一步实现对第一难熔金属电极图形的全面保护。
此外，上述步骤S5中，对上述光刻胶掩膜层进行软化处理的方法有很多，示例性地，本发明实施例给出以下两种对光刻胶掩膜层进行软化处理的方法：
方法一：由于磷酸是无氧化性的，不会腐蚀基板上的其他氧化金属膜层，因此，可在光刻胶掩膜层上喷淋温度为150℃～200℃的磷酸，加热光刻胶掩膜层，使光刻胶掩膜层软化。
方法二：为了避免基板上的其他金属膜层被氧化，可将基板移至真空或充满惰性气体的加热腔室中，对基板进行加热，使基板的温度为150℃～200℃，加热光刻胶掩膜层，使光刻胶掩膜层软化。
使用方法一对光刻胶掩膜层进行软化处理与使用方法二对光刻胶掩膜层进行软化处理相比，无需将待刻蚀基板移至另外的加热腔室，可以在不移动该基板的情况下，对光刻胶掩膜层进行软化，最大程度上减小对基板的影响，并且磷酸也是一种容易获得的常见的湿法刻蚀液，因此，使用方法一对光刻胶掩膜层进行软化处理与使用方法二对光刻胶掩膜层进行软化处理相比，对光刻胶掩膜层进行软化处理的成本更低，也更方便技术人员操作。
需要说明的是，在具体实施过程中，上述目标电极可以位于基板上的其他膜层之上，并不限于与基板直接接触，示例性地，上述目标电极可以为阵列基板上任意可导电的电极，例如薄膜晶体管中的栅极、栅线、源极、漏极、数据线、像素电极或公共电极等。
示例性地，当上述目标电极为源极、漏极、数据线、像素电极或公共电极时，为了防止铜金属层中的铜向底部的有源层扩散，在基板上形成铜金属层之前，上述电极制作方法还包括：步骤S1a、在基板上形成第二难熔金属隔离层。此时，如图7所示，在上述步骤S3之后，在基板1上先形成有第二难熔金属隔离层6，第二难熔金属隔离层6上依次形成铜金属层2、第一难熔金属隔离层3和光刻胶掩膜层4。
此时，在形成铜电极图形之后，去除抗刻蚀层之前，上述电极制作方法还包括：以抗刻蚀层作为掩膜，对第二难熔金属隔离层进行湿法刻蚀，形成第二难熔金属电极图形。此时，如图8所示，在步骤S7之后，在基板1上形成包括第一难熔金属电极图形31、铜电极图形21和第二难熔金属电极图形61的目标电极5。
示例性地，上述第一难熔金属隔离层和第二难熔金属隔离层的材料均可包含易于获取的钼或钛，从而可以有效对铜金属层和有源层进行隔离。
上述第一难熔金属隔离层和第二难熔金属隔离层的材料均可包含易于获取的钼或钛，仅用于举例说明，并不用于限制本发明，在具体实施过程中，不限于上述几种。
此外，本发明实施例还提供一种阵列基板的制作方法，具体地，在制作该阵列基板的薄膜晶体管中的栅极、源极、漏极、栅线、数据线、像素电极和公共电极中的一种或多种时，采用上述电极制作方法。对于制作该阵列基板的其他组成部分的方法，与现有技术相同，本领域技术人员可参照现有的制作阵列基板的制作方法进行制作，此处不再进行赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种电极制作方法，其特征在于，包括：
在基板上形成铜金属层；
在所述铜金属层上形成第一难熔金属隔离层；
在所述第一难熔金属隔离层上形成与光刻胶掩膜层；
利用所述光刻胶掩膜层，对所述第一难熔金属隔离层进行湿法刻蚀，形成第一难熔金属电极图形；
对所述光刻胶掩膜层进行软化处理，得到覆盖所述第一难熔金属电极图形的侧壁的抗刻蚀层；
以所述抗刻蚀层作为掩膜，对所述铜金属层进行湿法刻蚀，形成铜电极图形；
去除所述抗刻蚀层，形成包括所述第一难熔金属电极图形和所述铜电极图形的目标电极。
2.根据权利要求1所述的电极制作方法，其特征在于，所述光刻胶掩膜层的材料为正性有机树脂。
3.根据权利要求1或2所述的电极制作方法，其特征在于，对所述光刻胶掩膜层进行软化处理的具体步骤包括：
在所述光刻胶掩膜层上喷淋温度为150℃～200℃的磷酸，加热所述光刻胶掩膜层，使所述光刻胶掩膜层软化。
4.根据权利要求1或2所述的电极制作方法，其特征在于，对所述光刻胶掩膜层进行软化处理的具体步骤包括：
将所述基板移至真空或充满惰性气体的加热腔室中，对所述基板进行加热，使所述基板的温度为150℃～200℃，加热所述光刻胶掩膜层，使所述光刻胶掩膜层软化。
5.根据权利要求1所述的电极制作方法，其特征在于，所述第一难熔金属隔离层的材料包含钼或钛。
6.根据权利要求1所述的电极制作方法，其特征在于，当所述目标电极为源极、漏极、数据线、像素电极或公共电极时，在基板上形成铜金属层之前，所述电极制作方法还包括：在所述基板上形成第二难熔金属隔离层。
7.根据权利要求6所述的电极制作方法，其特征在于，形成铜电极图形之后，去除所述抗刻蚀层之前，所述电极制作方法还包括：以所述抗刻蚀层作为掩膜，对所述第二难熔金属隔离层进行湿法刻蚀，形成第二难熔金属电极图形。
8.根据权利要求6或7所述的电极制作方法，其特征在于，所述第二难熔金属隔离层的材料包含钼或钛。
9.根据权利要求1所述的电极制作方法，其特征在于，所述目标电极为栅极或栅线。
10.一种阵列基板的制作方法，其特征在于，制作所述阵列基板的薄膜晶体管中的栅极、源极、漏极、栅线、数据线、像素电极和公共电极中的一种或多种时，采用如权利要求1～9任一项所述的电极制作方法。
CN201710336009.3A 2017-05-12 2017-05-12 一种电极制作方法及阵列基板的制作方法 Pending CN107104044A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710336009.3A CN107104044A (zh) 2017-05-12 2017-05-12 一种电极制作方法及阵列基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710336009.3A CN107104044A (zh) 2017-05-12 2017-05-12 一种电极制作方法及阵列基板的制作方法

Publications (1)

Publication Number Publication Date
CN107104044A true CN107104044A (zh) 2017-08-29

Family

ID=59668738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710336009.3A Pending CN107104044A (zh) 2017-05-12 2017-05-12 一种电极制作方法及阵列基板的制作方法

Country Status (1)

Country Link
CN (1) CN107104044A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910300A (zh) * 2017-11-20 2018-04-13 合肥京东方光电科技有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN108183069A (zh) * 2017-12-28 2018-06-19 苏州工业园区纳米产业技术研究院有限公司 Cu湿法刻蚀方法
WO2020118984A1 (zh) * 2018-12-13 2020-06-18 深圳市华星光电半导体显示技术有限公司 一种阵列基板制备方法
CN115360142A (zh) * 2022-10-19 2022-11-18 广州华星光电半导体显示技术有限公司 一种阵列基板的制备方法以及阵列基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994226A (en) * 1993-09-13 1999-11-30 Sony Corporation Dry etching method
CN1885511A (zh) * 2005-06-24 2006-12-27 三星电子株式会社 薄膜晶体管基板及其制造方法
CN101231947A (zh) * 2007-01-19 2008-07-30 东京毅力科创株式会社 回流处理方法以及tft的制造方法
KR20090044573A (ko) * 2007-10-31 2009-05-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
CN102651316A (zh) * 2011-05-09 2012-08-29 京东方科技集团股份有限公司 过孔的刻蚀方法、阵列基板、液晶面板及显示设备
CN105789320A (zh) * 2016-03-11 2016-07-20 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制作方法、阵列基板
CN106400016A (zh) * 2015-07-30 2017-02-15 三星显示有限公司 蚀刻剂组合物及使用其制造薄膜晶体管基板的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994226A (en) * 1993-09-13 1999-11-30 Sony Corporation Dry etching method
CN1885511A (zh) * 2005-06-24 2006-12-27 三星电子株式会社 薄膜晶体管基板及其制造方法
CN101231947A (zh) * 2007-01-19 2008-07-30 东京毅力科创株式会社 回流处理方法以及tft的制造方法
KR20090044573A (ko) * 2007-10-31 2009-05-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
CN102651316A (zh) * 2011-05-09 2012-08-29 京东方科技集团股份有限公司 过孔的刻蚀方法、阵列基板、液晶面板及显示设备
CN106400016A (zh) * 2015-07-30 2017-02-15 三星显示有限公司 蚀刻剂组合物及使用其制造薄膜晶体管基板的方法
CN105789320A (zh) * 2016-03-11 2016-07-20 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制作方法、阵列基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910300A (zh) * 2017-11-20 2018-04-13 合肥京东方光电科技有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN107910300B (zh) * 2017-11-20 2020-04-21 合肥京东方光电科技有限公司 一种阵列基板的制作方法、阵列基板及显示装置
US10756122B2 (en) 2017-11-20 2020-08-25 Boe Technology Group Co., Ltd. Production method of an array substrate of a display device using TFT as a pixel control unit
CN108183069A (zh) * 2017-12-28 2018-06-19 苏州工业园区纳米产业技术研究院有限公司 Cu湿法刻蚀方法
WO2020118984A1 (zh) * 2018-12-13 2020-06-18 深圳市华星光电半导体显示技术有限公司 一种阵列基板制备方法
CN115360142A (zh) * 2022-10-19 2022-11-18 广州华星光电半导体显示技术有限公司 一种阵列基板的制备方法以及阵列基板
CN115360142B (zh) * 2022-10-19 2023-02-07 广州华星光电半导体显示技术有限公司 一种阵列基板的制备方法以及阵列基板

Similar Documents

Publication Publication Date Title
CN103715137B (zh) 阵列基板及其制造方法、显示装置
CN103295970B (zh) 阵列基板、其制造方法及显示装置
CN107104044A (zh) 一种电极制作方法及阵列基板的制作方法
CN102842601B (zh) 一种阵列基板及其制作方法
CN104793416B (zh) 一种阵列基板及其制作方法和显示面板
CN109872973A (zh) 一种阵列基板及其制造方法
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
WO2018126508A1 (zh) Tft基板的制作方法
CN106847830A (zh) 阵列基板及其制作方法、显示面板
CN107369715A (zh) 一种薄膜晶体管的制造方法
WO2019127724A1 (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
CN105870169A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN105957867A (zh) 阵列基板母板及其制作方法、显示装置
CN106129063B (zh) 薄膜晶体管阵列基板及其制造方法
CN106935546A (zh) 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN109031833A (zh) 用于ads显示模式的阵列基板及其制作方法和应用
CN102455591A (zh) 薄膜图案和阵列基板的制造方法
CN106935660A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2021035931A1 (zh) 阵列基板、阵列基板的制备方法和显示面板
CN110794630A (zh) 一种阵列基板及其制造方法
CN109801929B (zh) 一种阵列基板及其制造方法
CN104617049A (zh) 一种阵列基板及其制作方法、显示装置
CN102655116B (zh) 阵列基板的制造方法
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
CN108493197B (zh) 顶栅型阵列基板制备工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170829