CN102455591A - 薄膜图案和阵列基板的制造方法 - Google Patents
薄膜图案和阵列基板的制造方法 Download PDFInfo
- Publication number
- CN102455591A CN102455591A CN201010512170XA CN201010512170A CN102455591A CN 102455591 A CN102455591 A CN 102455591A CN 201010512170X A CN201010512170X A CN 201010512170XA CN 201010512170 A CN201010512170 A CN 201010512170A CN 102455591 A CN102455591 A CN 102455591A
- Authority
- CN
- China
- Prior art keywords
- time
- film
- photoresist
- data line
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 title claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 71
- 238000005530 etching Methods 0.000 claims abstract description 29
- 239000010408 film Substances 0.000 claims description 99
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000460 chlorine Substances 0.000 claims description 10
- 229910052734 helium Inorganic materials 0.000 claims description 9
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 8
- 229910018503 SF6 Inorganic materials 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052801 chlorine Inorganic materials 0.000 claims description 8
- 239000001307 helium Substances 0.000 claims description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 8
- 238000003384 imaging method Methods 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 8
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910000583 Nd alloy Inorganic materials 0.000 claims description 4
- VVTQWTOTJWCYQT-UHFFFAOYSA-N alumane;neodymium Chemical compound [AlH3].[Nd] VVTQWTOTJWCYQT-UHFFFAOYSA-N 0.000 claims description 4
- 239000004411 aluminium Substances 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000004380 ashing Methods 0.000 abstract description 19
- 238000000034 method Methods 0.000 abstract description 17
- 238000001312 dry etching Methods 0.000 abstract 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 11
- 238000009413 insulation Methods 0.000 description 11
- 239000010936 titanium Substances 0.000 description 8
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 229910001182 Mo alloy Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜图案和阵列基板的制造方法。该方法至少包括：在衬底基板上形成第一薄膜和第二薄膜；在第二薄膜上涂覆光刻胶；采用双色调掩模板对光刻胶进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的图案，而后分别进行刻蚀，其中，第一次干刻具体为，刻蚀掉完全去除区域对应的第一薄膜，形成第一图案，且同时按照部分保留区域光刻胶的厚度对光刻胶进行刻蚀。本发明通过同时进行第一薄膜的第一次干刻和光刻胶的灰化，使得形成的第一薄膜的宽度与灰化后光刻胶的宽度一致，从而能减小实际线宽。
Description
技术领域
本发明涉及半导体技术，尤其涉及一种薄膜图案和阵列基板的制造方法。
背景技术
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(ThinFilm Transistor Liquid Crystal Display，简称TFT-LCD)是液晶显示器中的主流产品。
液晶显示器中的液晶面板由阵列基板和彩膜基板对盒形成，阵列基板典型地结构是包括横纵交叉的数据线和栅线，围设形成矩阵形式排列的像素单元，每个像素单元中设置像素电极和TFT开关元件，TFT开关元件又具体包括栅电极、有源层、源电极和漏电极。有源层通常包括非晶硅层和掺杂非晶硅层。源电极和漏电极位于有源层的掺杂非晶硅层之上，且将源电极和漏电极之间的掺杂非晶硅层刻蚀掉，形成沟道。
现有阵列基板的四次掩膜构图工艺中采用双色调掩膜板通过一次掩膜刻蚀形成有源层、源电极、漏电极和数据线的图案。现有技术为适应大尺寸液晶面板的导电需求，会选用导电性能好的金属材料制备数据线，例如，铝(Al)及铝合金、铝钕合金(AlNd)、钼(Mo)、Mo/Al、Mo/AlNd、Mo/Al或铝合金/Mo、铜(Cu)、钛(Ti)、Ti/Al(AlNd)/Ti、Cu/Mo或钼合金等单层或叠层材料。选用这些金属材料数据线则需要包括一次掩膜、两次湿刻、两次干刻和两次灰化去除光刻胶的操作，典型的工艺过程如图1A～1F所示。
首先在衬底基板1或衬底基板1的其他层上连续沉积半导体薄膜10、掺杂半导体薄膜20和数据线金属薄膜30(其他与此工艺无关的薄膜未示出)。而后在数据线金属薄膜30上涂覆光刻胶40；采用双色调掩膜板对光刻胶40进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的图案，光刻胶40的部分保留区域厚度比完全保留区域的厚度要小，且完全保留区域对应于数据线、源电极和漏电极的图案，部分保留区域对应于沟道处。图1A中所示对应于数据线的位置，曝光显影后其上对应完全保留区域的光刻胶40，两侧为完全去除区域。
随后进行第一次湿刻(1st Wet Etch)，即采用适当的刻蚀剂对数据线金属薄膜30进行刻蚀，由于该刻蚀的各向同性，会使得数据线金属薄膜30的侧面被刻蚀地凹进一部分。如图1B所示。
再进行第一次干刻(Act)，即刻蚀完全去除区域对应的有源层的半导体薄膜10和掺杂半导体薄膜20，如图1C所示。
而后灰化(Ashing)去除部分厚度的光刻胶40，使得部分保留区域的光刻胶40被去除，完全保留区域的光刻胶40减薄一定厚度。灰化过程也是对光刻胶40的刻蚀过程，通过控制时间使光刻胶40减少。但是，光刻胶40不仅厚度方向减薄，在金属薄膜凹进处也有被灰化，面积也有一定的缩小，如图1D所示。
通过第二次湿刻(2nd Wet Etch)来刻蚀部分保留区域对应的数据线金属薄膜30，则在数据线两侧的数据线金属薄膜30由于暴露在外，所以凹进程度进一步加剧，如图1E所示。
通过第二次干刻(N+Etch)来刻蚀部分保留区域对应的掺杂半导体薄膜20，从而形成沟道。但是，由于前一步骤的光刻胶40灰化，会使得数据线两侧也有一定的掺杂半导体薄膜20露出，继而会被刻蚀掉，如图1F所示，数据线两侧有残留的有源层超出数据线金属薄膜30的宽度，即剩余的半导体薄膜10。
经上述刻蚀工艺形成的数据线图案如图1F所示，在数据线图案的两侧会延伸出多余的有源层，也就是产生了所谓的临界尺寸偏差(CriticalDimension Bias，简称CD Bias)。这样导致了，数据线的线宽实际上由残留有源层的宽度来决定，实际导电的金属薄膜图案较窄，则数据线的电阻较大，导电能力下降。数据线对电流传输能力的下降，必然会导致信号传输延迟，影响显示效果。对像素区域周围的接口区域设计也有很大影响，延伸至接口区域的数据线会密集排列来连接驱动线路。数据线两侧的非晶硅薄膜会增加线宽，所以相当于增加了接口区域的面积，一般厂商会选择缩小像素区域来应对。
由于金属薄膜湿刻会使得两侧凹进过刻，导致凹进上方光刻胶易被灰化掉，进而产生数据线两侧多余的半导体薄膜，若选用干刻工艺来刻蚀金属薄膜，又会出现工艺复杂、腐蚀性及生产费用提高等问题。上述问题不仅出现在阵列基板的制备工艺中，只要采用双色调掩膜板顺序对不同薄膜执行湿刻和干刻工艺时都会出现上述问题。
发明内容
本发明提供一种薄膜图案和阵列基板的制造方法，以避免采用双色调掩膜板执行构图工艺时，出现残留下方薄膜的现象。
本发明提供了一种薄膜图案制造方法，包括：
在衬底基板上形成第一薄膜和第二薄膜；
在所述第二薄膜上涂覆光刻胶；
采用双色调掩模板对所述光刻胶进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的图案；
进行第一次湿刻，刻蚀掉完全去除区域对应的第二薄膜；
进行第一次干刻，刻蚀掉完全去除区域对应的第一薄膜，形成第一图案，且同时按照部分保留区域光刻胶的厚度对光刻胶进行刻蚀；
进行第二次湿刻，刻蚀掉部分保留区域对应的第二薄膜；
进行第二次干刻，刻蚀掉部分保留区域对应的全部或部分第一薄膜，形成第二图案；
去除剩余的光刻胶。
本发明提供了一种阵列基板的制造方法，至少包括形成数据线、有源层、源电极和漏电极图案的步骤，其中，所述形成数据线、有源层、源电极和漏电极图案的步骤包括：
在衬底基板上形成有源层薄膜和数据线金属薄膜；
在所述数据线金属薄膜上涂覆光刻胶；
采用双色调掩模板对所述光刻胶进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的图案；
进行第一次湿刻，刻蚀掉完全去除区域对应的数据线金属薄膜；
进行第一次干刻，刻蚀掉完全去除区域对应的有源层薄膜，形成包括数据线、源电极、漏电极和有源层的图案，且同时按照部分保留区域光刻胶的厚度对光刻胶进行刻蚀；
进行第二次湿刻，刻蚀掉部分保留区域对应的数据线金属薄膜；
进行第二次干刻，刻蚀掉部分保留区域对应的部分有源层薄膜，形成有源层上的沟道图案；
去除剩余的光刻胶。
本发明所提供的薄膜图案和阵列基板的制造方法，通过同时进行第一薄膜的第一次干刻和光刻胶的灰化，使得此步骤之后形成的第一薄膜的宽度与灰化后光刻胶的宽度一致，从而能减小双色调掩模板光刻工艺下图案的实际线宽，具体在阵列基板中是可以减小数据线的实际线宽，提高开口率，还能简化工艺步骤，提高生产效率。
附图说明
图1A-1F为现有技术制备数据线过程的侧视剖面结构示意图；
图2为本发明实施例提供的阵列基板的制造方法的部分流程图；
图3A-3E为本发明实施例制备数据线过程的侧视剖面结构示意图；
图4A为现有技术所制备数据线的侧视剖面结构示意图；
图4B为本发明实施例所制备数据线的侧视剖面结构示意图。
附图标记：
1-衬底基板； 10-半导体薄膜；20-掺杂半导体薄膜；
30-数据线金属薄膜； 40-光刻胶。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种薄膜图案制造方法，包括如下步骤：
在衬底基板上形成第一薄膜和第二薄膜；
在第二薄膜上涂覆光刻胶；
采用双色调掩模板对光刻胶进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的图案；
进行第一次湿刻，刻蚀掉完全去除区域对应的第二薄膜；
进行第一次干刻，刻蚀掉完全去除区域对应的第一薄膜，形成第一图案，且同时按照部分保留区域光刻胶的厚度对光刻胶进行刻蚀；优选是通过设计完全保留区域的面积超出待形成的第一图案的面积，使得在进行第一次干刻时，部分保留区域光刻胶刻蚀的时间可大致等于第一次干刻第一薄膜的时间。
进行第二次湿刻，刻蚀掉部分保留区域对应的第二薄膜；
进行第二次干刻，刻蚀掉部分保留区域对应的全部或部分第一薄膜，形成第二图案；
去除剩余的光刻胶。
上述技术方案，通过同时进行第一薄膜的第一次干刻和光刻胶的灰化，使得此步骤之后形成的第一薄膜的宽度与灰化后光刻胶的宽度一致，从而能减小双色调掩模板光刻工艺下图案的实际线宽，避免出现残留的第一薄膜的现象。上述技术方案可适用于多种薄膜图案的制备工艺中，只要是需要顺序进行湿刻和干刻的薄膜即可采用上述方法来制备相应的图案。
需要进行湿刻和干刻的典型薄膜材质为：第一薄膜的材质为半导体，第二薄膜的材质为金属。其中，进行第一次干刻的工艺具体可包括：采用六氟化硫、氧气、氦气和四氟化碳，以及氯气或盐酸作为反应气，进行第一次干刻。气体和工艺参数优选为：六氟化硫的体积流量为30-500sccm，氧气的体积流量为500-3000sccm，氦气的体积流量为100-1000sccm，氯气或盐酸的体积流量为100-2000sccm；第一次干刻的反应条件为真空度50-1000mTorr；射频功率为500W-7000W；温度为23℃-150℃。
本发明实施例还提供了一种阵列基板的制造方法，该制造方法即采用了上述薄膜图案制造方法的技术方案，且其中第一薄膜是有源层薄膜，制备的图案是带沟道的有源层，第二薄膜是数据线金属薄膜，制备的图案是数据线、源电极和漏电极。以下通过实施例进行详细介绍。
图2为本发明实施例提供的阵列基板的制造方法的部分流程图，阵列基板的制造方法至少包括形成数据线、有源层、源电极和漏电极图案的步骤，其中，阵列基板上形成的其他图案已经相应的步骤可以根据具体需要来设计，而形成数据线、有源层、源电极和漏电极图案的步骤如图2所示，具体包括如下操作：
步骤210、在衬底基板1上形成有源层薄膜和数据线金属薄膜30；
可以是直接形成在衬底基板1上，也可以是形成在衬底基板1上已有的其他图层上，有源层薄膜通常是包括半导体薄膜10和掺杂半导体薄膜20的叠层，数据线金属薄膜30可以是多种金属材料的单层或叠层结构，如铝(Al)及铝合金、铝钕合金(AlNd)、钼(Mo)、Mo/Al、Mo/AlNd、Mo/Al或铝合金/Mo、铜(Cu)、钛(Ti)、Ti/Al(AlNd)/Ti、Cu/Mo或钼合金等，尤为优选是低阻的铝或铝钕合金；
步骤220、在数据线金属薄膜30上涂覆光刻胶40；
步骤230、采用双色调掩模板对光刻胶40进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的图案，如图3A所示，图3A示出的是数据线部位的图案，其他图层未示出。在数据线上对应的完全保留区域，两侧是完全去除区域；
步骤240、进行第一次湿刻，刻蚀掉完全去除区域对应的数据线金属薄膜30，如图3B所示；
步骤250、进行第一次干刻，刻蚀掉完全去除区域对应的有源层薄膜，具体可以是刻蚀掉掺杂半导体薄膜20和半导体薄膜10，形成包括数据线、源电极、漏电极和有源层的图案，且同时按照部分保留区域光刻胶40的厚度对光刻胶40进行刻蚀，如图3C所示；
在本步骤中，由于有源层薄膜和光刻胶40需要一同进行刻蚀，为避免有源层薄膜所需的刻蚀时间过长而将光刻胶40减薄的尺寸过大，可以在形成完全保留区域时留有较宽的完全保留区域，从而使得光刻胶40所需的减薄与有源层薄膜的刻蚀时间基本相同，即设计完全保留区域的面积超出待形成的数据线、源电极和漏电极图案的面积，所超出面积的大小根据具体情况设定，使得在进行第一次干刻时，部分保留区域光刻胶刻蚀的时间可大致等于第一次干刻有源层薄膜的时间。通过步骤240中数据线金属薄膜30会有部分过刻，考虑过刻尺寸，达到预定的数据线宽度。
步骤260、进行第二次湿刻，刻蚀掉部分保留区域对应的数据线金属薄膜30，如图3D所示；
步骤270、进行第二次干刻，刻蚀掉部分保留区域对应的部分有源层薄膜，本实施例中即刻蚀掉掺杂半导体薄膜20，保留半导体薄膜10，若使用单一材料制备有源层，则可以是刻蚀掉部分厚度的有源层薄膜，形成有源层上的沟道图案，如图3E所示；
步骤280、去除剩余的光刻胶40。
本实施例中，将对有源层薄膜的第一次干刻与光刻胶的灰化同时进行，从而能够简化刻蚀次数，提高生产效率。更重要的优点是能够减少数据线两侧剩余有源层的残余量，从而减少数据线的实际线宽。与现有技术相比，现有技术先进行第一次干刻再灰化去除光刻胶，则干刻后数据线两侧有源层的宽度与光刻胶完全保留区域的宽度一致，比凹进的数据线突出一部分。本实施例中，第一次干刻有源层薄膜与光刻胶灰化同时进行，则此步骤之后数据线两侧的有源层宽度与灰化后光刻胶的宽度一致，比完全保留区域的宽度窄。由于数据线的实际宽度由数据线下有源层薄膜的宽度来决定，所以数据线下有源层薄膜的宽度缩小也就是缩小了数据线的宽度。
图4A所示为现有技术中所形成的数据线截面图，图4B所示为本发明实施例中所形成的数据线截面图。图4A和图4B中最终形成的金属材料数据线宽度一致，则导电性能相同，在此基础上，图4B中残余的有源层薄膜较窄，不会增加实际的数据线宽度。
本发明实施例的技术方案有利于提高开口率，增大像素区域的尺寸、缩小接口区域的尺寸，接口区域的数据线排列可以更加密集。
采用上述技术方案，无需担心光刻胶灰化量会影响有源层在数据线两侧的残余量，因此可以适当增加光刻胶灰化的减薄量，这能够降低对光刻胶灰化量控制的精度要求。
本实施例中同时进行有源层第一次干刻和光刻胶灰化的反应气体可以根据具体需要有多种选择，例如，六氟化硫(SF6)/四氟化碳(CF4)/氯气(Cl2)/氧气(O2)/三氯化硼(BCl3)/氦气(He)/盐酸(HCl)/氮气(N2)等。优选如下：采用SF6、O2、He和CF4，以及Cl2或HCl作为反应气，进行第一次干刻。
上述反应气体优选的取值和工艺条件如下：
六氟化硫的体积流量为30-500标况毫升每分(Standard-state CubicCentimeter per Minute，简称为sccm)，氧气的体积流量为500-3000sccm，氦气的体积流量为100-1000sccm，氯气或盐酸的体积流量为100-2000sccm。第一次干刻的反应条件优选为真空度50-1000毫托(mTorr)；射频功率(RFPower)为500瓦(W)-7000W；温度为23℃-150℃。
合理控制反应条件能够减少过刻栅绝缘层的影响。对于典型的阵列基板结构而言，数据线、源漏电极和有源层是形成在栅绝缘层上的。有源层薄膜的刻蚀气体也可以刻蚀栅绝缘层，例如，SF6、O2、He等气体对形成栅绝缘层的SiNx也有刻蚀作用。所以在刻蚀有源层薄膜之时，会对栅绝缘层产生一定的过刻。过刻导致栅绝缘层减薄，而栅绝缘层通常是形成存储电容的电容介质，即栅绝缘层下方的公共电极和栅线与栅绝缘层上方的像素电极等图案之间需要形成存储电容，栅绝缘层减小势必导致存储电容电容量减小，对TFT的驱动和画面显示品质都有一定的影响。本实施例上述给出的优选反应条件能最大限度的减少对栅绝缘层的过刻。
本发明各实施例的技术方案采用了更简单的数据线、有源层和源漏电极的制备方案，采用一步的方式同时刻蚀有源层薄膜和灰化光刻胶，使工艺简单化和有源层残留部位最小化，为高品质LCD制造提供保证。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种薄膜图案制造方法，其特征在于，包括：
在衬底基板上形成第一薄膜和第二薄膜；
在所述第二薄膜上涂覆光刻胶；
采用双色调掩模板对所述光刻胶进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的图案；
进行第一次湿刻，刻蚀掉完全去除区域对应的第二薄膜；
进行第一次干刻，刻蚀掉完全去除区域对应的第一薄膜，形成第一图案，且同时按照部分保留区域光刻胶的厚度对光刻胶进行刻蚀；
进行第二次湿刻，刻蚀掉部分保留区域对应的第二薄膜；
进行第二次干刻，刻蚀掉部分保留区域对应的全部或部分第一薄膜，形成第二图案；
去除剩余的光刻胶。
2.根据权利要求1所述的薄膜图案制造方法，其特征在于：所述第一薄膜的材质为半导体，所述第二薄膜的材质为金属。
3.根据权利要求1所述的薄膜图案制造方法，其特征在于，进行第一次干刻具体包括：
采用六氟化硫、氧气、氦气和四氟化碳，以及氯气或盐酸作为反应气，进行第一次干刻。
4.根据权利要求3所述的薄膜图案制造方法，其特征在于：
所述六氟化硫的体积流量为30-500sccm，所述氧气的体积流量为500-3000sccm，所述氦气的体积流量为100-1000sccm，所述氯气或盐酸的体积流量为100-2000sccm；
所述第一次干刻的反应条件为真空度50-1000mTorr；射频功率为500W-7000W；温度为23℃-150℃。
5.根据权利要求1所述的薄膜图案制造方法，其特征在于：
所述完全保留区域的面积超出待形成的第一图案的面积，进行第一次干刻时部分保留区域光刻胶刻蚀的时间等于第一次干刻第一薄膜的时间。
6.一种阵列基板的制造方法，至少包括形成数据线、有源层、源电极和漏电极图案的步骤，其特征在于，所述形成数据线、有源层、源电极和漏电极图案的步骤包括：
在衬底基板上形成有源层薄膜和数据线金属薄膜；
在所述数据线金属薄膜上涂覆光刻胶；
采用双色调掩模板对所述光刻胶进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的图案；
进行第一次湿刻，刻蚀掉完全去除区域对应的数据线金属薄膜；
进行第一次干刻，刻蚀掉完全去除区域对应的有源层薄膜，形成包括数据线、源电极、漏电极和有源层的图案，且同时按照部分保留区域光刻胶的厚度对光刻胶进行刻蚀；
进行第二次湿刻，刻蚀掉部分保留区域对应的数据线金属薄膜；
进行第二次干刻，刻蚀掉部分保留区域对应的部分有源层薄膜，形成有源层上的沟道图案；
去除剩余的光刻胶。
7.根据权利要求6所述的阵列基板的制造方法，其特征在于，进行第一次干刻具体包括：
采用六氟化硫、氧气、氦气和四氟化碳，以及氯气或盐酸作为反应气，进行第一次干刻。
8.根据权利要求7所述的阵列基板的制造方法，其特征在于：
所述六氟化硫的体积流量为30-500sccm，所述氧气的体积流量为500-3000sccm，所述氦气的体积流量为100-1000sccm，所述氯气或盐酸的体积流量为100-2000sccm；
所述第一次干刻的反应条件为真空度50-1000mTorr；射频功率为500W-7000W；温度为23℃-150℃。
9.根据权利要求8所述的阵列基板的制造方法，其特征在于：所述数据线金属薄膜为铝或铝钕合金。
10.根据权利要求6所述的阵列基板的制造方法，其特征在于：
所述完全保留区域的面积超出待形成的数据线、源电极和漏电极图案的面积，进行第一次干刻时部分保留区域光刻胶刻蚀的时间等于第一次干刻有源层薄膜的时间。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010512170XA CN102455591A (zh) | 2010-10-14 | 2010-10-14 | 薄膜图案和阵列基板的制造方法 |
| US13/248,908 US8586453B2 (en) | 2010-10-14 | 2011-09-29 | Methods for fabricating thin film pattern and array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010512170XA CN102455591A (zh) | 2010-10-14 | 2010-10-14 | 薄膜图案和阵列基板的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102455591A true CN102455591A (zh) | 2012-05-16 |
Family
ID=45934512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010512170XA Pending CN102455591A (zh) | 2010-10-14 | 2010-10-14 | 薄膜图案和阵列基板的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8586453B2 (zh) |
| CN (1) | CN102455591A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104112778A (zh) * | 2014-06-18 | 2014-10-22 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制造方法、显示装置 |
| CN104459992A (zh) * | 2014-12-30 | 2015-03-25 | 南京中电熊猫液晶显示科技有限公司 | 像素阵列和制作方法、以及显示装置 |
| CN106505033A (zh) * | 2016-11-16 | 2017-03-15 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
| CN106783746A (zh) * | 2016-12-24 | 2017-05-31 | 深圳市华星光电技术有限公司 | 阵列基板制造方法 |
| CN107919367A (zh) * | 2016-10-09 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN114639600A (zh) * | 2020-12-16 | 2022-06-17 | 京东方科技集团股份有限公司 | 薄膜图案化的方法和显示面板的制备方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148489B (zh) * | 2018-08-30 | 2022-06-10 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及制作方法、显示装置 |
| CN109256397B (zh) * | 2018-09-20 | 2021-09-21 | 合肥鑫晟光电科技有限公司 | 显示基板及其制备方法、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003297848A (ja) * | 2002-04-01 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| CN1553267A (zh) * | 2003-05-28 | 2004-12-08 | 友达光电股份有限公司 | 平面显示器及其制造方法 |
| EP1607756A2 (en) * | 2004-04-14 | 2005-12-21 | Denso Corporation | Malfunction detecting apparatus for on-vehicle charging system |
| US20100123130A1 (en) * | 2008-11-20 | 2010-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100876808B1 (ko) * | 2006-07-10 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
| CN102237305B (zh) * | 2010-05-06 | 2013-10-16 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示器 |
| CN102269900B (zh) * | 2010-06-03 | 2013-04-24 | 北京京东方光电科技有限公司 | Tft阵列基板及其制造方法 |
-
2010
- 2010-10-14 CN CN201010512170XA patent/CN102455591A/zh active Pending
-
2011
- 2011-09-29 US US13/248,908 patent/US8586453B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003297848A (ja) * | 2002-04-01 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| CN1553267A (zh) * | 2003-05-28 | 2004-12-08 | 友达光电股份有限公司 | 平面显示器及其制造方法 |
| EP1607756A2 (en) * | 2004-04-14 | 2005-12-21 | Denso Corporation | Malfunction detecting apparatus for on-vehicle charging system |
| US20100123130A1 (en) * | 2008-11-20 | 2010-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104112778A (zh) * | 2014-06-18 | 2014-10-22 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制造方法、显示装置 |
| CN104112778B (zh) * | 2014-06-18 | 2017-01-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制造方法、显示装置 |
| CN104459992A (zh) * | 2014-12-30 | 2015-03-25 | 南京中电熊猫液晶显示科技有限公司 | 像素阵列和制作方法、以及显示装置 |
| CN104459992B (zh) * | 2014-12-30 | 2017-05-31 | 南京中电熊猫液晶显示科技有限公司 | 像素阵列和制作方法、以及显示装置 |
| CN107919367A (zh) * | 2016-10-09 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN107919367B (zh) * | 2016-10-09 | 2020-05-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN106505033A (zh) * | 2016-11-16 | 2017-03-15 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
| CN106505033B (zh) * | 2016-11-16 | 2019-06-25 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
| CN106783746A (zh) * | 2016-12-24 | 2017-05-31 | 深圳市华星光电技术有限公司 | 阵列基板制造方法 |
| CN106783746B (zh) * | 2016-12-24 | 2020-05-05 | 深圳市华星光电技术有限公司 | 阵列基板制造方法 |
| CN114639600A (zh) * | 2020-12-16 | 2022-06-17 | 京东方科技集团股份有限公司 | 薄膜图案化的方法和显示面板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8586453B2 (en) | 2013-11-19 |
| US20120094472A1 (en) | 2012-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| CN102455591A (zh) | 薄膜图案和阵列基板的制造方法 | |
| CN101419945B (zh) | 半导体装置的制造方法 | |
| CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
| US10281782B2 (en) | Array substrate and manufacturing method thereof, display device | |
| CN103021939B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN110867458B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 | |
| US9812472B2 (en) | Preparation method of oxide thin-film transistor | |
| US20100012945A1 (en) | Method of forming photoresist burr edge and method of manufacturing array substrate | |
| CN103035568B (zh) | 一种tft阵列基板及制作方法、显示装置 | |
| CN106098699B (zh) | 一种阵列基板、其制作方法、显示面板及其制作方法 | |
| US9455282B2 (en) | Manufacturing method of an array substrate | |
| US10566458B2 (en) | Array substrate and method for manufacturing the same | |
| CN104157696B (zh) | 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置 | |
| CN103715096A (zh) | 薄膜晶体管及其制作方法、阵列基板及其制作方法 | |
| US10833107B2 (en) | Thin film transistor, manufacturing method therefor, array substrate and display device | |
| CN105448824B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103928400A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103022056B (zh) | 一种阵列基板及制备方法、显示装置 | |
| CN105140276A (zh) | 薄膜晶体管制作方法及阵列基板制作方法 | |
| US20210074742A1 (en) | Manufacturing method of array substrate and array substrate | |
| CN102456619A (zh) | 阵列基板及其制造方法和液晶显示器 | |
| CN110794630A (zh) | 一种阵列基板及其制造方法 | |
| CN104617049A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN109599363B (zh) | 一种阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120516 |