CN109148489B - 一种阵列基板及制作方法、显示装置 - Google Patents
一种阵列基板及制作方法、显示装置 Download PDFInfo
- Publication number
- CN109148489B CN109148489B CN201811004829.3A CN201811004829A CN109148489B CN 109148489 B CN109148489 B CN 109148489B CN 201811004829 A CN201811004829 A CN 201811004829A CN 109148489 B CN109148489 B CN 109148489B
- Authority
- CN
- China
- Prior art keywords
- layer
- driving transistor
- array substrate
- flat layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 12
- 230000000994 depressogenic effect Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 230000031700 light absorption Effects 0.000 claims description 5
- 239000000446 fuel Substances 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 110
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- 239000011358 absorbing material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- -1 acryl Chemical group 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Abstract
本发明实施例提供一种阵列基板及制作方法、显示装置，涉及显示技术领域，能够解决现有技术中因光线入射至驱动晶体管的沟道位置而导致其稳定性下降的问题；该阵列基板，包括位于每一亚像素中的驱动晶体管，以及位于驱动晶体管背离衬底基板一侧的平坦层；平坦层在对应驱动晶体管的沟道区域的至少一侧设置有凹陷部，且凹陷部内设置有遮光部。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及制作方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称OLED)显示器因其具有自发光、轻薄、功耗低、高对比度、高色域、可实现柔性显示等优点，已被广泛地应用于包括电脑、手机等电子产品在内的各种电子设备中。
其中，对于OLED显示面板而言，像素驱动电路中的驱动晶体管DTFT的稳定性对显示画面的品质起着尤为重要的作用；尤其对于底发射型显示面板而言，由于有机发光二极管OLED相对于驱动晶体管DTFT远离衬底基板，从而导致有机发光二极管OLED的出射光线容易入射至驱动晶体管DTFT，导致其稳定性降低，进而对显示造成不良影响。
发明内容
本发明的实施例提供一种阵列基板及制作方法、显示装置，能够解决现有技术中因光线入射至驱动晶体管的沟道位置而导致其稳定性下降的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例提供一种阵列基板，包括位于每一亚像素中的驱动晶体管，以及位于所述驱动晶体管背离所述衬底基板一侧的平坦层；所述平坦层在对应所述驱动晶体管的沟道区域的至少一侧设置有凹陷部，且所述凹陷部内设置有遮光部。
可选的，所述遮光部填充于整个所述凹陷部内。
可选的，所述亚像素包括开口区和非开口区；所述驱动晶体管位于所述非开口区；所述凹陷部位于所述非开口区；所述阵列基板还包括位于所述开口区的自发光单元，且所述自发光单元的出光侧朝向所述衬底基板的一侧；所述自发光单元位于所述平坦层背离所述衬底基板的一侧。
可选的，所述自发光单元为有机发光二极管；所述阵列基板还包括位于所述平坦层背离所述衬底基板一侧的像素定义层，以对所述有机发光二极管的发光功能层进行界定；所述遮光部为所述像素定义层的部分。
可选的，所述遮光部主要采用黑色吸光材料形成。
可选的，所述驱动晶体管为顶栅型晶体管；设置于所述沟道区域的至少一侧的所述凹陷部为：设置于所述有源层的至少一侧的凹陷部。
可选的，所述平坦层在对应所述驱动晶体管的沟道区域的四周均设置有所述凹陷部。
可选的，所述凹陷部整体构成一个封闭环状通槽。
可选的，所述封闭环状通槽的槽宽为3μm～4μm。
可选的，所述凹陷部的底部未贯穿所述平坦层。
可选的，所述凹陷部的深度为所述平坦层厚度的80％～95％。
本发明实施例另一方面还提供一种阵列基板的制作方法，所述制作方法包括：在衬底基板上形成驱动晶体管；在形成有所述驱动晶体管的衬底基板上形成平坦层，并通过刻蚀工艺在所述平坦层对应所述驱动晶体管的沟道区域的至少一侧形成凹陷部；在所述平坦层上的凹陷部内形成遮光部；在形成有所述遮光部的衬底基板上形成自发光单元。
可选的，所述通过刻蚀工艺在所述平坦层对应所述驱动晶体管的沟道区域的至少一侧形成凹陷部包括：通过干法刻蚀工艺在所述平坦层对应所述驱动晶体管的沟道区域的至少一侧形成凹陷部；其中，所述干法刻蚀工艺采用的刻蚀气体为：O2；或者，所述干法刻蚀工艺采用的刻蚀气体为：CF4和O2的混合气体，且所述混合气体中CF4的体积流量比为5％～8％。
可选的，所述在所述平坦层上的凹陷部内形成遮光部包括：在形成有所述凹陷部的平坦层上形成像素定义层，所述像素定义层的部分填充于整个所述凹陷部内，并构成所述遮光部。
本发明实施例另一方面还提供一种显示装置，包括前述的阵列基板。
本发明实施例提供一种阵列基板及制作方法、显示装置，该阵列基板，包括位于每一亚像素中的驱动晶体管，以及位于驱动晶体管背离衬底基板一侧的平坦层；平坦层在对应驱动晶体管的沟道区域的至少一侧设置有凹陷部，且凹陷部内设置有遮光部。
这样一来，位于平坦层中的凹陷部内的遮光部，能够阻挡位于平坦层背离衬底基板一侧的光线入射至驱动晶体管的沟道位置处，从而降低了因光照漏电流导致驱动晶体管的不稳定性(例如阈值电压的不稳定等)。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供一种底发射型阵列基板中的像素单元的结构示意图；
图2为本发明实施例提供一种底发射型阵列基板的结构示意图；
图3为本发明实施例提供另一种底发射型阵列基板中平坦层的结构示意图；
图4为本发明实施例提供另一种底发射型阵列基板的结构示意图；
图5为本发明实施例提供另一种底发射型阵列基板的制作方法流程图；
图6为本发明实施例提供另一种底发射型阵列基板的制作过程中的结构示意图之一；
图7为本发明实施例提供另一种底发射型阵列基板的制作过程中的结构示意图之一。
附图标记：
10-凹陷部；20-遮光部；DTFT-驱动晶体管；P-亚像素；PDL-像素定义层；PLN-平坦层；PVX-钝化层；ILD-层间介电层；BUF-缓冲层；SUB-衬底基板；MS-遮光图案；ACT-有源层；GI-栅极绝缘层；GATA-栅极；S-源极；D-漏极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本发明实施例中使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本发明实施例提供一种阵列基板，该阵列基板包括多个亚像素，每一亚像素中均设置有驱动晶体管DTFT；示意的如图1所示，以底发射型阵列基板中一个像素单元中的三个亚像素(R、G、B)为例，其中，每一亚像素P包括开口区和非开口区；驱动晶体管DTFT设置于亚像素P的非开口区设置；当然，在开口区设置有自发光单元。
在此基础上，如图2所示，本发明中的阵列基板(以下简称阵列基板)还包括位于驱动晶体管DTFT背离衬底基板SUB一侧的平坦层PLN(该平坦层一般采用树脂Resin形成)；其中，平坦层PLN在对应驱动晶体管DTFT的沟道区域的至少一侧设置有凹陷部10，且凹陷部10内设置有遮光部20；当然，该遮光部20对光线具有吸收、阻挡的作用，一般采用遮光材料形成。
此处需要说明的是，上述驱动晶体管DTFT的沟道区域是指，参考图2，阵列基板中，对应驱动晶体管DTFT的有源层ACT中位于源极S和漏极D之间的区域；可以理解的是，该区域并不绝对是指与有源层中对应源极S和漏极D之间的部分(也即下文中的沟道位置，也可以称为有源层的沟道位置)，而是指阵列基板整体在对应源极S和漏极D之间的区域，例如，用于导通沟道的栅极，其也位于上述的沟道区域。
这样一来，位于平坦层中的凹陷部内的遮光部，能够阻挡位于平坦层背离衬底基板一侧的光线入射至驱动晶体管的沟道位置处，从而降低了因光照漏电流导致驱动晶体管的不稳定性(例如阈值电压的不稳定等)。
在此基础上，可以理解的是，本发明中通过在位于驱动晶体管DTFT背离衬底基板SUB的一侧的平坦层PLN上的凹陷部10内的遮光部20来阻挡光线入射至驱动晶体管DTFT的沟道位置，对于底发射型阵列基板尤为适用。
具体的，对应底发射型阵列基板而言，上述凹陷部10必然位于非开口区(避免对开口区中用于正常显示的光线造成不必要的影响)，并且由于底发射型阵列基板中自发光单元位于平坦层PLN背离衬底基板SUB的一侧，且自发光单元的出光侧朝向衬底基板SUB的一侧，从而导致自发光单元发出的部分光线是朝向驱动晶体管DTFT的沟道位置的，这样一来，采用本发明的技术方案，能够很好的阻挡自发光单元发出的部分光线入射至驱动晶体管DTFT的沟道位置；以下实施例均是以此为例进行说明的。
另外，需要说明的是，本发明中的自发光单元可以为机发光二极管，也可以是微发光二极管，还可以是量子点发光二极管，本发明对此不作限定，本发明优选的，上述自发光单元为有机发光二极管；以有机发光二极管为例，对于上述底发射型阵列基板而言，其包括相对设置的透明电极和反射电极(当然在两个电极之间设置有发光功能层)，透明电极相对于反射电极靠近衬底基板的一侧，发光功能层发出的光线透过透明电极朝向衬底基板一侧出射。
在此基础上，以下对上述凹陷部10的具体设置情况，做进一步的说明。
实际中，为了有效的阻挡位于平坦层背离衬底基板一侧的光线入射至驱动晶体管的沟道位置处，如图2所示，本发明优选的，遮光部20填充于整个凹陷部10内。
进一步的，为了最大程度的阻挡光线入射至驱动晶体管的沟道位置处，本发明优选的，如图3所示，在平坦层PLN在对应驱动晶体管DTFT的沟道区域的四周均设置有凹陷部10。
当然，在此情况下，一般优选的，参考图3，可以设置上述凹陷部10整体构成一个封闭环状通槽；其中，封闭环状通槽的槽宽D可以设置为2μm～5μm。
具体的，如果封闭环状通槽的槽宽D小于2μm，一方面，对于工艺要求较高；另一方面，容易造成填充异常，不能够有效的保证填充于凹陷部10内的遮光部20的有效吸光性；如果封闭环状通槽的槽宽D大于5μm，由于宽度过大，必然导致非开口区的面积增加，不利于显示面板对高开口率的需求，因此，一般优选的可以设置封闭环状通槽的槽宽D为2μm～5μm；例如可以是3μm或4μm；当然对于不同类型的显示面板而言，可以根据实际的需要适当的调整该封闭环状通槽的槽宽。
另外，应当理解到，对于驱动晶体管DTFT而言，一般可以为顶栅晶体管；也可以为底栅型晶体管；当然，由于顶栅型晶体管的寄生电容相对较小，因此，实际中一般优选的，驱动晶体管DTFT多采用顶栅型晶体管。
对于顶栅型驱动晶体管DTFT而言，实际中，为了避免环境光对驱动晶体管DTFT的阈值电压产生影响，保证驱动晶体管DTFT的稳定性，如图2所示，一般在有源层ACT靠近衬底基板SUB的一侧设置遮光图案MS(一般多采用金属材质，实现遮光的同时，还可以将源漏极与其连接，以进行静电释放)。
另外，对于顶栅型驱动晶体管DTFT而言，由于在沟道的上方具有栅极GATA，能够对沟道位置起到一定的遮光作用，而源极S和漏极D与有源层ACT之间设置有多个膜层，一般通过过孔连接；基于此，对于顶栅型驱动晶体管DTFT，优选的，上述“位于沟道区域的至少一侧设置有凹陷部10”为，位于有源层的至少一侧设置有凹陷部10，也即适当的增加凹陷部10中遮光部20的遮光范围，从而能够避免部分光线从源漏极与有源层之间的侧面入射至沟道位置，有效的保证驱动晶体管的稳定性。
当然，对于底栅型驱动晶体管，由于源极和漏极一般直接与有源层接触(源极和漏极直接覆盖有源层)，并且源极和漏极一般均采用金属材质，具有一定的遮光性，因此，对于底栅型驱动晶体管而言，只要尽可能的减少沟道位置的有光线入射即可；也即凹陷部10可以对应设置在沟道区域的侧面，也可以对应设置在有源层的侧面。
在此基础上，还应当理解到，对于阵列基板而言，以自发光单元为有机发光二极管为例，如图4所示，该阵列基板上一般还设置有位于平坦层PLN背离衬底基板SUB一侧的像素定义层PDL，以对有机发光二极管的发光功能层(图中未示出)进行界定，上述遮光部20为像素定义层PDL的部分；也即在形成像素定义层PDL时，像素定义层PDL中填充于凹陷部10的部分构成了遮光部20。
还应当理解的是，现有技术中，像素定义层PDL一般多采用亚克力材料、聚酰亚胺(PI)等，也即像素定义层PDL本身具有一定的吸光性，例如对于现有的PI材质的像素定义层PDL，其对红光和绿光具有很好的吸收作用。
当然，实际中为了保证遮光部20的有效吸光性，一般优选的，可以设置遮光部主要采用黑色吸光材料形成；当然，对于遮光部20为像素定义层PDL的部分的情况下，此时设置选择像素定义层PDL采用黑色吸光材料；具体的，可以通过添加黑色颜料形成黑色亚克力或者黑色的聚酰亚胺。
另外，对于上述位于平坦层PLN上的凹陷部10而言，本发明优选的，如图4所示，该凹陷部10的底部未贯穿平坦层PLN。
具体的，应当理解到，现有技术中，凹陷部10的形成一般多采用刻蚀工艺形成，因此，为了避免因过刻对凹陷部下方的膜层造成不必要的损坏，因此优选的，凹陷部10的底部未贯穿平坦层PLN。
另外，实际中可以通过具体对刻蚀工艺的控制，保证凹陷部10的深度为平坦层PLN厚度的80％～95％。
具体的，如果凹陷部10的深度大于平坦层PLN厚度95％，对工艺精度要求较高；如果凹陷部10的深度小于平坦层PLN厚度80％，仍然存在光线入射至沟道位置的风险，因此优选的，一般设置凹陷部10的深度为平坦层厚度的80％～95％。示意的，一般平坦层PLN的厚度约为2μm～3μm，凹陷部10的深部可以为1.5μm～2μm。
本发明实施例还提供一种显示装置，该显示装置包括前述的阵列基板，具有与前述实施例提供的阵列基板相同的结构和有益效果。由于前述实施例已经对阵列基板的结构和有益效果进行了详细的描述，此处不再赘述。
需要说明的是，在本发明实施例中，显示装置具体至少可以包括显示面板，例如有机发光二极管；该显示面板可以应用至显示器、电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件中。
本发明实施例还提供一种阵列基板的制作方法，如图5所示，该制作方法包括：
步骤S101、参考图6，在衬底基板SUB上形成驱动晶体管DTFT。
示意的，以驱动晶体管DTFT为顶栅型晶体管为例；针对底发射型阵列基板而言，该步骤为，在衬底基板SUB上对应非开口区的位置形成驱动晶体管DTFT。
具体的，首先在衬底基板SUB上沉积一层金属薄膜，可为钼或者钼铌等，其厚度可以为0.1μm～0.2μm；采用构图工艺(光刻湿刻)在驱动晶体管DTFT对应的位置，形成遮光图案MS(用于遮挡位于驱动晶体管DTFT沟道下方的光线入射)，为了保证遮光效果，一般设置遮光图案MS的线宽需比沟道线宽双边大2μm～3μm。
然后再形成缓冲层BUF(也即Buffer层)；其中，缓冲层BUF一般采用氧化硅，其厚度可以为0.3μm～0.5μm。
接下来，依次形成驱动晶体管DTFT的有源层ACT、栅极绝缘层GI、栅极GATA、层间介电层ILD、源漏图案层(包括源极S和漏极D)。
具体的，有源层ACT可以采用氧化铟锡(IGZO)，其厚度可以为0.05um～0.09um；栅极绝缘层GI可以采用氧化硅，其厚度可以为0.1μm～0.2μm；栅极GATA可以采用铜和铝等金属，其厚度可以为0.5μm～0.7μm；层间介电层ILD可以采用氧化硅，其厚度可以为0.3μm～0.5μm；源漏图案层(包括源极S和漏极D)可以采用铜和铝等金属，其厚度可以为0.5μm～0.7μm。
其中，需要说明的，对于上述层间介电层ILD而言，其上需要形成过孔，以便源漏图案层中源极、漏极通过过孔与有源层连接，以及与遮光图案MS连接(用于静电释放)，对于层间介电层ILD上过孔的形成，一般典型的多采用干法刻蚀(多采用CF4+O2混合气体)和湿法剥离的方式。
当然，在源漏图案层之后一般采用氧化硅形成厚度约为0.3μm～0.5μm的钝化层PVX；当然，对于需要设置彩色滤光图案层的阵列基板而言，在形成钝化层PVX之后，一般还需要亚像素在对应开口区形成红色滤光图案、蓝色滤光图案、绿色滤光图案。
步骤S102、参考图7，在形成有驱动晶体管DTFT的衬底基板上形成平坦层PLN，并通过刻蚀工艺在平坦层PLN对应驱动晶体管DTFT的沟道区域的至少一侧形成凹陷部10。
其中，上述形成有驱动晶体管DTFT的衬底基板是指，至少该衬底基板上形成有驱动晶体管DTFT，还可能制作有其他的器件、膜层等，例如，前述的钝化层PVX。
上述，平坦层PLN一般采用树脂材料，其厚度约为3μm～4μm。
另外，为了便于对刻蚀程度的控制，一般优选的，采用干法刻蚀工艺在平坦层PLN对应驱动晶体管DTFT的沟道区域的至少一侧形成凹陷部10，采用湿法剥离掩膜光阻PR。
进一步的，为了尽可能的避免因刻蚀对平坦层PLN下方的膜层造成不必要的损坏，优选的，上述干法刻蚀采用高氧低氟的刻蚀气体(也即氧气含量高、氟含量低的气体)；具体的，干法刻蚀工艺采用的刻蚀气体可以为：O2；或者，干法刻蚀工艺采用的刻蚀气体为：CF4和O2的混合气体，且该混合气体中CF4的体积流量比为5％～8％(常规的刻蚀气体中CF4的体积流量比达到40％以上，例如前述的层间介电层ILD上采用干法刻蚀形成过孔时)。
步骤S103、参考图4，在平坦层PLN上的凹陷部10内形成遮光部20。
为了简化工艺，避免单独采用工艺制作遮光部20，优选的，可以在平坦层PLN上形成像素定义层PDL时，直接形成遮光部20(也即像素定义层PDL中填充于凹陷部10内的部分构成遮光部20)；当然，优选的，像素定义层PDL可以采用黑色吸光材料形成。
另外，实际中，一般优选的设置，平坦层PLN在对应驱动晶体管DTFT的有源层ACT的四周均设置有凹陷部10；例如可以为图3中示出的封闭环状通槽。
步骤S104、在形成有遮光部的衬底基板上形成自发光单元。
具体的，针对底发射型阵列基板而言，该步骤为在形成有遮光部的衬底基板上，对应开口区的位置形成自发光单元。
这样一来，位于平坦层中的凹陷部内的遮光部，能够阻挡位于平坦层背离衬底基板一侧的部分光线入射至驱动晶体管的沟道位置处，从而降低了因光照漏电流导致驱动晶体管的不稳定性(例如阈值电压的不稳定等)。
当然，对于该制作方法中其他的相关内容，可以对应的参考前述阵列基板实施例中的对应部分，此处不再赘述；对于前述阵列基板实施例中的其他设置结构，可以参考上述制作方法对应制备，调整相应的制作步骤，此处不再一一赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种阵列基板，其特征在于，包括位于每一亚像素中的驱动晶体管，以及位于所述驱动晶体管背离衬底基板一侧的平坦层；
所述平坦层在对应所述驱动晶体管的沟道区域的四周均设置有凹陷部，且所述凹陷部内设置有遮光部；
所述凹陷部整体构成一个封闭环状通槽；
所述亚像素包括开口区和非开口区；所述驱动晶体管位于所述非开口区；所述凹陷部位于所述非开口区；
所述阵列基板还包括位于所述开口区的自发光单元，且所述自发光单元的出光侧朝向所述衬底基板的一侧；
所述自发光单元位于所述平坦层背离所述衬底基板的一侧；
所述自发光单元为有机发光二极管；
所述阵列基板还包括位于所述平坦层背离所述衬底基板一侧的像素定义层，以对所述有机发光二极管的发光功能层进行界定；
所述遮光部为所述像素定义层的部分；
所述遮光部采用黑色吸光材料形成；
所述凹陷部的底部未贯穿所述平坦层；所述凹陷部的深度为所述平坦层厚度的80%~95%。
2.根据权利要求1所述的阵列基板，其特征在于，所述遮光部填充于整个所述凹陷部内。
3.根据权利要求1所述的阵列基板，其特征在于，
所述驱动晶体管为顶栅型晶体管；
设置于所述沟道区域的至少一侧的所述凹陷部为：设置于有源层的至少一侧的凹陷部。
4.根据权利要求1所述的阵列基板，其特征在于，所述封闭环状通槽的槽宽为3μm ~4μm。
5.一种阵列基板的制作方法，其特征在于，所述制作方法包括：
在衬底基板上形成驱动晶体管；
在形成有所述驱动晶体管的衬底基板上形成平坦层，并通过刻蚀工艺在所述平坦层对应所述驱动晶体管的沟道区域的四周均形成凹陷部；
在所述平坦层上的凹陷部内形成遮光部；
在形成有所述遮光部的衬底基板上形成自发光单元；
其中，使所述凹陷部整体构成一个封闭环状通槽；
亚像素包括开口区和非开口区；所述驱动晶体管位于所述非开口区；所述凹陷部位于所述非开口区；
所述阵列基板还包括位于所述开口区的自发光单元，且所述自发光单元的出光侧朝向所述衬底基板的一侧；
所述自发光单元位于所述平坦层背离所述衬底基板的一侧；
所述自发光单元为有机发光二极管；
所述阵列基板还包括位于所述平坦层背离所述衬底基板一侧的像素定义层，以对所述有机发光二极管的发光功能层进行界定；
所述遮光部为所述像素定义层的部分；
所述遮光部采用黑色吸光材料形成；
所述凹陷部的底部未贯穿所述平坦层；所述凹陷部的深度为所述平坦层厚度的80%~95%。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述通过刻蚀工艺在所述平坦层对应所述驱动晶体管的沟道区域的四周均形成凹陷部包括：
通过干法刻蚀工艺在所述平坦层对应所述驱动晶体管的沟道区域的四周均形成凹陷部；
其中，所述干法刻蚀工艺采用的刻蚀气体为：O2；
或者，所述干法刻蚀工艺采用的刻蚀气体为：CF4和O2的混合气体，且所述混合气体中CF4的体积流量比为5%~8%。
7.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述在所述平坦层上的凹陷部内形成遮光部包括：
在形成有所述凹陷部的平坦层上形成像素定义层，所述像素定义层的部分填充于整个所述凹陷部内，并构成所述遮光部。
8.一种显示装置，其特征在于，包括权利要求1-4任一项所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811004829.3A CN109148489B (zh) | 2018-08-30 | 2018-08-30 | 一种阵列基板及制作方法、显示装置 |
| US16/456,619 US10978539B2 (en) | 2018-08-30 | 2019-06-28 | Array substrate having a recessed and light blocking portion and fabrication method thereof, and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811004829.3A CN109148489B (zh) | 2018-08-30 | 2018-08-30 | 一种阵列基板及制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109148489A CN109148489A (zh) | 2019-01-04 |
| CN109148489B true CN109148489B (zh) | 2022-06-10 |
Family
ID=64829571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811004829.3A Active CN109148489B (zh) | 2018-08-30 | 2018-08-30 | 一种阵列基板及制作方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10978539B2 (zh) |
| CN (1) | CN109148489B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109471307A (zh) * | 2018-09-11 | 2019-03-15 | 惠科股份有限公司 | 一种显示面板及其第一基板的制作方法 |
| CN109755285B (zh) * | 2019-02-01 | 2022-12-06 | 合肥鑫晟光电科技有限公司 | 显示面板及其制造方法和显示装置 |
| CN109859647B (zh) * | 2019-03-29 | 2022-04-08 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
| CN110164948B (zh) * | 2019-06-13 | 2021-12-28 | 京东方科技集团股份有限公司 | 一种像素界定层、制作方法和显示面板 |
| US11515297B2 (en) * | 2019-06-27 | 2022-11-29 | Intel Corporation | Micro light-emitting diode displays having colloidal or graded index quantum dot films |
| CN111106157A (zh) * | 2020-01-07 | 2020-05-05 | 武汉华星光电半导体显示技术有限公司 | 一种显示装置 |
| CN111312790B (zh) * | 2020-02-28 | 2023-08-18 | 上海天马微电子有限公司 | 一种显示面板、制作方法以及柔性显示装置 |
| CN111430414A (zh) * | 2020-03-31 | 2020-07-17 | 京东方科技集团股份有限公司 | Oled显示面板及制备方法、显示装置 |
| US11937465B2 (en) | 2021-03-11 | 2024-03-19 | Boe Technology Group Co., Ltd | Array substrate, display panel and display device thereof |
| WO2022246808A1 (zh) * | 2021-05-28 | 2022-12-01 | 京东方科技集团股份有限公司 | 显示装置、显示面板及其制造方法 |
| CN115101545B (zh) * | 2022-08-23 | 2023-01-31 | 惠科股份有限公司 | 显示面板及其驱动基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022129A (zh) * | 2014-06-18 | 2014-09-03 | 上海和辉光电有限公司 | 显示器件的阵列基板及其制备方法 |
| CN106601754A (zh) * | 2016-12-06 | 2017-04-26 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
| CN107068725A (zh) * | 2017-04-26 | 2017-08-18 | 京东方科技集团股份有限公司 | 有源矩阵有机发光二极管背板及其制造方法 |
| CN107968110A (zh) * | 2017-11-21 | 2018-04-27 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置及其制作方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003140566A (ja) * | 2001-10-31 | 2003-05-16 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| KR100542997B1 (ko) * | 2003-08-07 | 2006-01-20 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| KR100838090B1 (ko) * | 2007-08-09 | 2008-06-13 | 삼성에스디아이 주식회사 | 유기 발광 표시장치 및 이의 제조방법 |
| CN102455591A (zh) * | 2010-10-14 | 2012-05-16 | 京东方科技集团股份有限公司 | 薄膜图案和阵列基板的制造方法 |
| CN104241535B (zh) * | 2013-06-06 | 2017-07-25 | 上海和辉光电有限公司 | 一种有机发光结构 |
| CN105789222B (zh) * | 2016-04-29 | 2018-11-06 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示面板及阵列基板制作方法 |
| CN106057735B (zh) * | 2016-06-07 | 2019-04-02 | 深圳市华星光电技术有限公司 | Tft背板的制作方法及tft背板 |
| CN106449687B (zh) * | 2016-12-19 | 2019-06-11 | 中国科学院长春光学精密机械与物理研究所 | 一种图像传感器及其制作方法 |
| CN206757243U (zh) * | 2017-05-19 | 2017-12-15 | 京东方科技集团股份有限公司 | 一种显示基板、显示面板及显示装置 |
| KR102317419B1 (ko) * | 2017-06-30 | 2021-10-25 | 엘지디스플레이 주식회사 | 발광 표시 장치 |
| CN107608119A (zh) * | 2017-09-29 | 2018-01-19 | 武汉华星光电技术有限公司 | 一种彩膜基板及其制造方法、显示面板及显示装置 |
-
2018
- 2018-08-30 CN CN201811004829.3A patent/CN109148489B/zh active Active
-
2019
- 2019-06-28 US US16/456,619 patent/US10978539B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022129A (zh) * | 2014-06-18 | 2014-09-03 | 上海和辉光电有限公司 | 显示器件的阵列基板及其制备方法 |
| CN106601754A (zh) * | 2016-12-06 | 2017-04-26 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
| CN107068725A (zh) * | 2017-04-26 | 2017-08-18 | 京东方科技集团股份有限公司 | 有源矩阵有机发光二极管背板及其制造方法 |
| CN107968110A (zh) * | 2017-11-21 | 2018-04-27 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10978539B2 (en) | 2021-04-13 |
| CN109148489A (zh) | 2019-01-04 |
| US20200075704A1 (en) | 2020-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109148489B (zh) | 一种阵列基板及制作方法、显示装置 | |
| US10205121B2 (en) | Organic electroluminescent display panel and display apparatus | |
| US10665641B2 (en) | Color filter (CF) substrate, manufacturing method thereof, display panel and display device | |
| CN109119443B (zh) | 发光装置以及电子设备 | |
| TWI396464B (zh) | 有機電致發光顯示裝置及其製作方法 | |
| US11758787B2 (en) | Display panel and display device with balanced brightness difference between edge and center of display area | |
| US11563064B2 (en) | Array substrate, display device, and method for fabricating an array substrate | |
| WO2016056364A1 (ja) | 表示装置、表示装置の製造方法および電子機器 | |
| US11183111B2 (en) | Pixel unit and method for manufacturing the same, and double-sided OLED display device | |
| US11393886B2 (en) | Display panel and manufacturing method thereof, and display device | |
| US20220115452A1 (en) | Display Substrate, Display Panel, Display Device and Manufacturing Method of Display Panel | |
| KR20150125207A (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| US11494019B2 (en) | Touch display device, touch display panel and manufacturing method thereof | |
| US20220285466A1 (en) | Array substrate and fabrication method thereof, display panel | |
| US20240114728A1 (en) | Organic light-emitting diode display substrate and manufacturing method thereof, and display panel | |
| CN111415963B (zh) | 显示面板及其制备方法 | |
| WO2020177666A1 (zh) | 像素单元及其制造方法、显示基板 | |
| US10483497B2 (en) | OLED substrate and manufacturing method thereof and display device | |
| US11903262B2 (en) | Display panel, method for manufacturing same, and display device | |
| CN110993645A (zh) | 显示面板及其制备方法、显示装置 | |
| CN113437238B (zh) | 一种显示基板、显示装置及制作方法 | |
| US20230180567A1 (en) | Display device | |
| KR102218944B1 (ko) | 유기 발광 다이오드 표시 장치 및 이의 제조 방법 | |
| JP2023183147A (ja) | 表示装置およびその製造方法 | |
| KR20240020763A (ko) | 표시 장치 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |