KR20240020763A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20240020763A
KR20240020763A KR1020220098798A KR20220098798A KR20240020763A KR 20240020763 A KR20240020763 A KR 20240020763A KR 1020220098798 A KR1020220098798 A KR 1020220098798A KR 20220098798 A KR20220098798 A KR 20220098798A KR 20240020763 A KR20240020763 A KR 20240020763A
Authority
KR
South Korea
Prior art keywords
preliminary
layer
sub
metal layer
lower electrode
Prior art date
Application number
KR1020220098798A
Other languages
English (en)
Inventor
성우용
이정석
송승용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220098798A priority Critical patent/KR20240020763A/ko
Priority to US18/144,309 priority patent/US20240047615A1/en
Priority to CN202310989224.9A priority patent/CN117545315A/zh
Publication of KR20240020763A publication Critical patent/KR20240020763A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 기판, 기판 상에 배치되는 하부 전극, 기판 상에 배치되고, 하부 전극의 적어도 일부를 노출시키는 금속층, 하부 전극 및 금속층 상에 배치되는 발광층, 발광층 상에 배치되는 상부 전극 및 상부 전극 상에 배치되는 절연층을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 발광층을 포함하며, 상기 발광층은 마스크를 사용하여 형성된다. 상기 마스크는 파인 메탈 마스크(fine metal mask)일 수 있고, 상기 마스크에 의한 공정 마진을 확보하기 위해 상기 표시 장치의 비표시 영역과 표시 영역 사이에는 발광하지 않는 더미 화소(dummy pixel)가 형성된다.
본 발명의 일 목적은 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치를 제조하는 방법을 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예들에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 하부 전극, 상기 기판 상에 배치되고, 상기 하부 전극의 적어도 일부를 노출시키는 금속층, 상기 하부 전극 및 상기 금속층 상에 배치되는 발광층, 상기 발광층 상에 배치되는 상부 전극 및 상기 상부 전극 상에 배치되는 절연층을 포함할 수 있다.
일 실시예에 있어서, 상기 금속층은 제1 서브 금속층, 상기 제1 서브 금속층 상에 배치되는 제2 서브 금속층, 상기 제2 서브 금속층 상에 배치되는 제3 서브 금속층 및 상기 제3 서브 금속층 상에 배치되는 제4 서브 금속층을 포함할 수 있다.
일 실시예에 있어서, 상기 제2 서브 금속층 및 상기 제4 서브 금속층은 상기 제1 서브 금속층 및 상기 제3 서브 금속층으로부터 돌출될 수 있다.
일 실시예에 있어서, 상기 제1 서브 금속층 및 상기 제3 서브 금속층은 알루미늄을 포함하고, 상기 제2 서브 금속층 및 상기 제4 서브 금속층은 티타늄을 포함할 수 있다.
일 실시예에 있어서, 상기 상부 전극은 상기 제1 서브 금속층 및 상기 제3 서브 금속층과 접촉할 수 있다.
일 실시예에 있어서, 상기 금속층은 상기 제2 서브 금속층의 적어도 일부를 노출시키는 서브 개구를 가질 수 있다.
일 실시예에 있어서, 상기 서브 개구는 언더컷 구조를 가질 수 있다.
일 실시예에 있어서, 상기 절연층은 상기 발광층, 상기 상부 전극 및 상기 금속층을 모두 커버할 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 기판 상에 제1 하부 전극 및 제2 하부 전극을 형성하고, 상기 제1 하부 전극 및 상기 제2 하부 전극 상에 예비 금속층을 형성하며, 상기 예비 금속층 상에 포토레지스트층을 형성하고, 상기 포토레지스트층을 패터닝하여, 상기 제1 하부 전극과 중첩하는 상기 예비 금속층을 노출시키는 제1 개구를 형성하며, 상기 제1 개구와 연결되고, 상기 제1 하부 전극 상에 형성된 제1 희생층을 노출시키는 제2 개구를 형성하고, 상기 제2 개구에 의해 노출된 상기 예비 금속층 및 상기 제1 희생층을 습식 식각하며, 상기 포토레지스트층을 제거하고, 상기 제1 하부 전극 및 상기 예비 금속층 상에 예비 제1 발광층을 전체적으로 형성하며, 상기 예비 제1 발광층 상에 예비 제1 상부 전극을 형성하고, 상기 예비 제1 상부 전극 상에 예비 제1 절연층을 형성할 수 있다.
일 실시예에 있어서, 상기 예비 제1 발광층은 제1 증착 각도로 증착되고, 상기 예비 제1 상부 전극은 제2 증착 각도로 증착될 수 있다.
일 실시예에 있어서, 상기 제1 증착 각도는 상기 제2 증착 각도보다 클 수 있다.
일 실시예에 있어서, 상기 예비 금속층을 형성하는 단계는, 상기 제1 하부 전극 및 상기 제2 하부 전극 상에 예비 제1 서브 금속층을 형성하고, 상기 예비 제1 서브 금속층 상에 예비 제2 서브 금속층을 형성하며, 상기 예비 제2 서브 금속층 상에 예비 제3 서브 금속층을 형성하고, 상기 예비 제3 서브 금속층 상에 예비 제4 서브 금속층을 형성할 수 있다.
일 실시예에 있어서, 상기 제2 개구에 의해 노출된 상기 예비 금속층을 습식 식각하는 단계에서, 상기 예비 제2 서브 금속층 및 상기 예비 제4 서브 금속층은 상기 예비 제1 서브 금속층 및 상기 예비 제3 서브 금속층으로부터 돌출할 수 있다.
일 실시예에 있어서, 상기 제조 방법은 상기 예비 금속층 상에 포토레지스트층을 형성하고, 상기 포토레지스트층을 패터닝하여, 상기 제1 하부 전극과 상기 제2 하부 전극 사이의 상기 예비 제4 서브 금속층을 노출시키는 제1 서브 개구를 형성하며, 상기 제1 서브 개구와 연결되고, 상기 예비 제2 서브 금속층을 노출시키는 제2 서브 개구를 형성할 수 있다.
일 실시예에 있어서, 상기 제2 서브 개구는 언더컷 구조를 가질 수 있다.
일 실시예에 있어서, 상기 제조 방법은 상기 예비 제1 절연층 상에 예비 제1 보호층을 형성할 수 있다.
일 실시예에 있어서, 상기 제조 방법은 상기 기판 상에 제1 하부 전극 및 상기 제2 하부 전극을 커버하는 예비 무기층을 형성할 수 있다.
일 실시예에 있어서, 상기 제조 방법은 상기 예비 금속층 상에 포토레지스트층을 형성하고, 상기 포토레지스트층을 패터닝하여, 상기 제2 하부 전극과 중첩하는 상기 예비 제1 절연층 상의 예비 제1 보호층을 노출시키는 제3 개구를 형성하며, 상기 제3 개구와 연결되고, 상기 제2 하부 전극 상에 형성된 제2 희생층을 노출시키는 제4 개구를 형성하고, 상기 제4 개구에 의해 노출된 상기 예비 금속층을 습식 식각하며, 상기 포토레지스트층을 제거하고, 상기 제2 하부 전극 및 상기 예비 금속층 상에 예비 제2 발광층을 전체적으로 형성하며, 상기 예비 제2 발광층 상에 예비 제2 상부 전극을 형성하고, 상기 예비 제2 상부 전극 상에 예비 제2 절연층을 형성할 수 있다.
일 실시예에 있어서, 상기 제조 방법은 상기 제1 하부 전극과 중첩하는 상기 예비 제2 상부 전극 및 상기 예비 제2 발광층을 제거할 수 있다.
일 실시예에 있어서, 상기 예비 제1 발광층은 마스크를 사용하지 않고 형성될 수 있다.
본 발명의 실시예들에 따른 표시 장치는 발광층, 상기 발광층 상에 배치되는 상부 전극 및 상기 상부 전극 상에 배치되는 절연층을 포함할 수 있다. 상기 표시 장치의 제조 방법에서, 상기 발광층, 상기 상부 전극 및 상기 절연층은 마스크를 사용하지 않고 형성될 수 있다. 그에 따라, 상기 표시 장치의 품질 및 생산성이 향상될 수 있다.
또한, 상기 마스크에 의해 형성되는 더미 화소(dummy pixel) 및 쉐도우(shadow)가 형성되지 않을 수 있다. 그에 따라, 상기 표시 장치의 표시 영역이 확대될 수 있다.
다만, 본 발명의 효과가 전술한 효과들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 평면도이다.
도 2은 도 1의 I-I'라인을 따라 절취한 단면도이다.
도 3는 도 2의 표시 장치에 포함된 트랜지스터 층을 설명하기 위한 단면도이다.
도 4 내지 도 42는 도 1의 표시 장치를 제조하는 방법을 설명하기 위한 단면도들이다.
도 43는 도 1의 II-II'라인을 따라 절취한 단면도이다.
도 44은 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 상기 표시 영역(DA)은 광을 생성하여 이미지를 표시할 수 있는 영역일 수 있다. 상기 비표시 영역(NDA)은 이미지를 표시하지 않는 영역일 수 있다. 또한, 상기 비표시 영역(NDA)은 상기 표시 영역(DA)의 적어도 일부를 둘러쌀 수 있다. 예를 들어, 상기 비표시 영역(NDA)은 상기 표시 영역(DA)을 전체적으로 둘러쌀 수 있다.
상기 표시 영역(DA)에는 광을 방출하는 복수의 화소들이 배치될 수 있고, 이에 따라, 상기 표시 영역(DA)에서는 영상이 표시될 수 있다. 상기 복수의 화소들은 제1 방향(D1) 및 제1 방향(D1)과 교차하는 제2 방향(D2)을 따라 매트릭스 형태로 배열될 수 있다. 예를 들어, 제2 방향(D2)은 제1 방향(D1)과 직교할 수 있다. 도 1에서는 상기 표시 영역(DA)의 일부에 배치되는 제1 내지 제3 화소들(PX1, PX2, PX3)만을 도시하였으나, 본 발명은 이에 한정되지 아니한다.
상기 제1 내지 제3 화소들(PX1, PX2, PX3)은 서로 상이하거나, 또는 실질적으로 동일한 색의 광을 방출할 수 있다. 예를 들어, 상기 제1 화소(PX1)는 적색 광을 방출할 수 있고, 상기 제2 화소(PX2)는 청색 광을 방출할 수 있으며, 상기 제3 화소(PX3)는 녹색 광을 방출할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 제1 내지 제3 화소들(PX1, PX2, PX3)이 방출하는 광의 색은 다양하게 변경될 수 있다.
도 2는 도 1의 I-I' 라인을 따라 자른 단면도이고, 도 3은 도 2의 표시 장치에 포함된 트랜지스터 층(TL)을 설명하기 위한 단면도이다. 예를 들어, 도 2 및 도 3은 도 1의 표시 장치(10)의 표시 영역(DA)의 일 예를 나타내는 단면도들이다.
도 2를 참조하면, 상기 표시 장치(10)는 트랜지스터 층(TL), 하부 전극(LE), 무기층(IOL), 금속층(ML), 제1 발광층(EL1), 제1 상부 전극(UE1), 제1 절연층(IL1), 제1 보호층(M1), 제2 발광층(EL2), 제2 상부 전극(UE2), 제2 절연층(IL2), 제2 보호층(M2), 제3 발광층(EL3), 제3 상부 전극(UE3), 제3 절연층(IL3), 유기 절연층(OL), 제4 절연층(IL4), 컬러 필터층(CFL) 및 오버코트층(OC)을 포함할 수 있다.
도 3을 참조하면, 상기 트랜지스터 층(TL)은 기판(SUB), 버퍼층(BFR), 액티브 패턴(ACT), 게이트 절연층(GI), 게이트 전극(GAT), 층간 절연층(ILD), 소스 전극(SE), 드레인 전극(DE) 및 비아 절연층(VIA)을 포함할 수 있다.
상기 기판(SUB)은 유리, 석영, 플라스틱 등을 포함하는 투명한 절연 기판일 수 있다. 일 실시예에 있어서, 기판(SUB)은 제1 플라스틱층, 상기 제1 플라스틱층 상에 배치되는 제1 배리어층, 상기 제1 배리어층 상에 배치되는 제2 플라스틱층 및 상기 제2 플라스틱층 상에 배치되는 제2 배리어층을 포함할 수 있다. 상기 제1 플라스틱층 및 상기 제2 플라스틱층은 폴리이미드(PI) 등과 같은 유기 절연 물질을 포함할 수 있다. 상기 제1 배리어층 및 상기 제2 배리어층은 실리콘 산화물, 실리콘 질화물, 비정질 실리콘 등과 같은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 배리어층은 비정질 실리콘층 및 비정질 실리콘층 상에 배치되는 실리콘 산화물층을 포함하는 다층 구조를 가지고, 상기 제2 배리어층은 실리콘 산화물층을 포함하는 단층 구조를 가질 수 있다.
상기 버퍼층(BFR)은 상기 기판(SUB) 상에 배치될 수 있다. 일 실시예에서, 상기 버퍼층(BFR)은 무기 물질로 형성될 수 있다. 상기 무기 물질로 사용될 수 있는 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 상기 버퍼층(BFR)은 금속 원자들이나 불순물들이 상기 액티브 패턴(ACT)으로 침투되지 않도록 할 수 있다. 또한, 상기 버퍼층(BFR)은 상기 액티브 패턴(ACT)을 형성하기 위한 결정화 공정 동안 열의 제공 속도를 조절할 수 있다.
상기 액티브 패턴(ACT)은 상기 버퍼층(BFR) 상에 배치될 수 있다. 일 실시예에서, 상기 액티브 패턴(ACT)은 실리콘 반도체 물질 또는 산화물 반도체 물질로 형성될 수 있다. 상기 액티브 패턴(ACT)으로 사용될 수 있는 상기 실리콘 반도체 물질의 예로는 비정질 실리콘, 다결정 실리콘 등이 있을 수 있다. 상기 액티브 패턴(ACT)으로 사용될 수 있는 상기 산화물 반도체 물질의 예로는 인듐 갈륨 아연 산화물(IGZO), 인듐 주석 아연 산화물(ITZO) 등일 수 있다. 또한, 상기 산화물 반도체 물질은 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti), 아연(Zn)을 더 포함할 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 상기 액티브 패턴(ACT)은 소스 영역, 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이에 위치하는 채널 영역을 가질 수 있다.
상기 게이트 절연층(GI)은 상기 버퍼층(BFR) 상에 배치되고, 상기 액티브 패턴(ACT)을 커버할 수 있다. 일 실시예에서, 상기 게이트 절연층(GI)은 절연 물질로 형성될 수 있다. 상기 게이트 절연층(GI)으로 사용될 수 있는 절연 물질의 예로는, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
상기 게이트 전극(GAT)은 상기 게이트 절연층(GI) 상에 배치될 수 있다. 상기 게이트 전극(GAT)은 상기 액티브 패턴(ACT)의 상기 채널 영역과 중첩할 수 있다. 일 실시예에서, 상기 게이트 전극(GAT)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다. 상기 게이트 전극(GAT)으로 사용될 수 있는 물질의 예로는 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
상기 층간 절연층(ILD)은 상기 게이트 절연층(GI) 상에 배치되고, 상기 게이트 전극(GAT)을 커버할 수 있다. 일 실시예에서, 상기 층간 절연층(ILD)은 절연 물질로 형성될 수 있다. 상기 층간 절연층(ILD)으로 사용될 수 있는 절연 물질의 예로는, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 층간 절연층(ILD) 상에 배치될 수 있다. 상기 소스 전극(SE)은 상기 게이트 절연층(GI) 및 상기 층간 절연층(ILD)의 제1 부분을 제거하여 형성된 콘택홀을 통해 상기 액티브 패턴(ACT)의 상기 소스 영역에 접속될 수 있다. 상기 드레인 전극(DE)은 상기 게이트 절연층(GI) 및 상기 층간 절연층(ILD)의 제2 부분을 제거하여 형성된 콘택홀을 통해 상기 액티브 패턴(ACT)의 상기 드레인 영역에 접속될 수 있다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 비아 절연층(VIA)은 상기 층간 절연층(ILD) 상에 배치되고, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 커버할 수 있다. 일 실시예에서, 상기 비아 절연층(VIA)은 유기 물질로 형성될 수 있다. 상기 유기 물질의 예로는 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 그에 따라, 상기 비아 절연층(VIA)은 실질적으로 평탄한 상면을 가질 수 있다.
다시 도 2를 참조하면, 상기 하부 전극(LE)은 상기 비아 절연층(VIA) 상에 배치될 수 있다. 일 실시예에서, 상기 하부 전극(LE)은 제1 하부 전극(LE1), 제2 하부 전극(LE2) 및 제3 하부 전극(LE3)을 포함할 수 있다. 상기 하부 전극(LE)은 상기 비아 절연층(VIA)의 일부를 제거하여 형성된 콘택홀을 통해 상기 드레인 전극(DE)에 접속될 수 있다. 상기 하부 전극(LE)은 금속, 합금, 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다. 상기 하부 전극(LE)으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 예를 들어, 상기 하부 전극(LE)은 애노드(anode) 전극일 수 있다.
상기 무기층(IOL)은 상기 비아 절연층(VIA) 상에 배치될 수 있다. 일 실시예에서, 상기 무기층(IOL)은 상기 제1 하부 전극(LE1)의 적어도 일부를 노출시키는 제2 개구(OP2)를 가질 수 있고, 상기 제2 하부 전극(LE2)의 적어도 일부를 노출시키는 제4 개구(OP4)를 가질 수 있으며, 상기 제3 하부 전극(LE3)의 적어도 일부를 노출시키는 제6 개구(OP6)를 가질 수 있다. 예를 들어, 상기 제2 개구(OP2), 상기 제4 개구(OP4), 및 상기 제6 개구(OP6) 각각은 언더컷 구조를 가질 수 있다.
상기 금속층(ML)은 상기 무기층(IOL) 상에 배치될 수 있다. 일 실시예에서, 상기 금속층(ML)은 상기 무기층(IOL) 상에 배치되는 제1 서브 금속층(SML1), 상기 제1 서브 금속층(SML1) 상에 배치되는 제2 서브 금속층(SML2), 상기 제2 서브 금속층(SML2) 상에 배치되는 제3 서브 금속층(SML3) 및 상기 제3 서브 금속층(SML3) 상에 배치되는 제4 서브 금속층(SML4)을 포함할 수 있다. 예를 들어, 상기 제2 서브 금속층(SML2) 및 상기 제4 서브 금속층(SML4)은 상기 제1 서브 금속층(SML1) 및 상기 제3 서브 금속층(SML3)으로부터 돌출될 수 있다. 또한, 상기 제1 서브 금속층(SML1) 및 상기 제3 서브 금속층(SML3)은 알루미늄(Al)을 포함하고, 상기 제2 서브 금속층(SML2) 및 상기 제4 서브 금속층(SML4)은 티타늄(Ti)을 포함할 수 있다.
일 실시예에서, 상기 금속층(ML)은 제2 서브 개구(SOP2)를 가질 수 있고, 상기 제2 서브 개구(SOP2)는 상기 제1 하부 전극(LE1) 및 상기 제2 하부 전극(LE2) 사이의 상기 제2 서브 금속층(SML2)의 적어도 일부를 노출시킬 수 있다. 예를 들어, 상기 제2 서브 개구(SOP2)는 언더컷 구조를 가질 수 있다. 상기 제2 서브 개구(SOP2)의 상기 언더컷 구조는 상기 제1 절연층(IL1)의 접착력을 향상시켜 박리 현상을 개선시킬 수 있다.
일 실시예에서, 상기 금속층(ML)은 제4 서브 개구(SOP4)를 가질 수 있고, 상기 제4 서브 개구(SOP4)는 상기 제2 하부 전극(LE2) 및 상기 제3 하부 전극(LE3) 사이의 상기 제2 서브 금속층(SML2)의 적어도 일부를 노출시킬 수 있다. 예를 들어, 상기 제4 서브 개구(SOP4)는 언더컷 구조를 가질 수 있다. 상기 제4 서브 개구(SOP4)의 상기 언더컷 구조는 상기 제2 절연층(IL2)의 접착력을 향상시켜 박리 현상을 개선시킬 수 있다.
상기 제1 발광층(EL1)은 상기 제1 하부 전극(LE1) 및 상기 금속층(ML) 상에 전체적으로 배치될 수 있다. 상기 제1 발광층(EL1)은 기설정된 색의 광을 방출하는 유기물을 포함할 수 있다. 예를 들어, 상기 제1 발광층(EL1)은 적색 광을 생성할 수 있으나, 이에 한정되지 않는다. 상기 제1 발광층(EL1)은 상기 제1 하부 전극(LE1)과 상기 제1 상부 전극(UE1) 사이의 전위차에 기초하여 광을 방출할 수 있다.
상기 제1 상부 전극(UE1)은 상기 제1 발광층(EL1) 상에 배치될 수 있다. 일 실시예에서, 상기 제1 상부 전극(UE1)은 상기 제1 서브 금속층(SML1) 및 상기 제3 서브 금속층(SML3)과 접촉할 수 있다. 예를 들어, 상기 제1 상부 전극(UE1)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 제1 절연층(IL1)은 상기 제1 상부 전극(UE1) 상에 배치될 수 있다. 일 실시예에서, 상기 제1 절연층(IL1)은 상기 제1 발광층(EL1), 상기 제1 상부 전극(UE1) 및 상기 금속층(ML)을 모두 커버할 수 있다. 상기 제1 절연층(IL1)은 무기 물질로 형성될 수 있다. 상기 무기 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
상기 제1 보호층(M1)은 상기 제1 절연층(IL1) 상에 배치될 수 있다. 일 실시예에서, 상기 제1 보호층(M1)은 인듐 갈륨 아연 산화물(IGZO), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 예를 들어, 상기 제1 보호층(M1)은 건식 식각법에 의한 식각으로부터 상기 제1 절연층(IL1)을 보호할 수 있다.
상기 제2 발광층(EL2)은 상기 제2 하부 전극(LE2), 상기 금속층(ML) 및 상기 제1 보호층(M1) 상에 전체적으로 배치될 수 있다. 상기 제2 발광층(EL2)은 기설정된 색의 광을 방출하는 유기물을 포함할 수 있다. 예를 들어, 상기 제2 발광층(EL2)은 청색 광을 생성할 수 있으나, 이에 한정되지 않는다. 상기 제2 발광층(EL2)은 상기 제2 하부 전극(LE2)과 상기 제2 상부 전극(UE2) 사이의 전위차에 기초하여 광을 방출할 수 있다.
상기 제2 상부 전극(UE2)은 상기 제2 발광층(EL2) 상에 배치될 수 있다. 일 실시예에서, 상기 제2 상부 전극(UE2)은 상기 제1 서브 금속층(SML1) 및 상기 제3 서브 금속층(SML3)과 접촉할 수 있다. 예를 들어, 상기 제2 상부 전극(UE2)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 제2 절연층(IL2)은 상기 제2 상부 전극(UE2) 상에 배치될 수 있다. 일 실시예에서, 상기 제2 절연층(IL2)은 상기 제2 발광층(EL2), 상기 제2 상부 전극(UE2) 및 상기 금속층(ML)을 모두 커버할 수 있다. 상기 제2 절연층(IL2)은 무기 물질로 형성될 수 있다. 상기 무기 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
상기 제2 보호층(M2)은 상기 제2 절연층(IL2) 상에 배치될 수 있다. 일 실시예에서, 상기 제2 보호층(M2)은 인듐 갈륨 아연 산화물(IGZO), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 예를 들어, 상기 제2 보호층(M2)은 건식 식각 단계에서 상기 제2 절연층(IL2)을 보호할 수 있다.
상기 제3 발광층(EL3)은 상기 제3 하부 전극(LE3), 상기 금속층(ML) 및 상기 제2 보호층(M1) 상에 전체적으로 배치될 수 있다. 상기 제3 발광층(EL3)은 기설정된 색의 광을 방출하는 유기물을 포함할 수 있다. 예를 들어, 상기 제3 발광층(EL3)은 녹색 광을 생성할 수 있으나, 이에 한정되지 않는다. 상기 제3 발광층(EL3)은 상기 제3 하부 전극(LE3)과 상기 제3 상부 전극(UE3) 사이의 전위차에 기초하여 광을 방출할 수 있다.
상기 제3 상부 전극(UE3)은 상기 제3 발광층(EL3) 상에 배치될 수 있다. 일 실시예에서, 상기 제3 상부 전극(UE3)은 상기 제1 서브 금속층(SML1) 및 상기 제3 서브 금속층(SML3)과 접촉할 수 있다. 예를 들어, 상기 제3 상부 전극(UE3)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 제3 절연층(IL3)은 상기 제3 상부 전극(UE3) 상에 배치될 수 있다. 일 실시예에서, 상기 제3 절연층(IL3)은 상기 제3 발광층(EL3), 상기 제3 상부 전극(UE3) 및 상기 금속층(ML)을 모두 커버할 수 있다. 상기 제3 절연층(IL3)은 무기 물질로 형성될 수 있다. 상기 무기 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
상기 유기 절연층(OL)은 상기 제1 내지 제3 절연층들(IL1, IL2, IL3) 상에 배치될 수 있다. 일 실시예에서, 상기 유기 절연층(OL)은 유기 물질로 형성될 수 있다. 상기 유기 물질의 예로는 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 그에 따라, 상기 유기 절연층(OL)은 실질적으로 평탄한 상면을 가질 수 있다.
상기 제4 절연층(IL4)은 상기 유기 절연층(OL) 상에 배치될 수 있다. 일 실시예에서, 상기 제4 절연층(IL4)은 무기 물질로 형성될 수 있다. 상기 무기 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
일 실시예에서, 상기 제1 내지 제3 절연층들(IL1, IL2, IL3), 상기 유기 절연층(OL) 및 상기 제4 절연층(IL4)은 박막 봉지층(thin film encapsulation)을 구성할 수 있다. 구체적으로, 상기 제1 절연층(IL1), 상기 유기 절연층(OL) 및 상기 제4 절연층(IL4)은 상기 제1 화소(PX1)의 상기 박막 봉지층을 구성할 수 있고, 상기 제2 절연층(IL2), 상기 유기 절연층(OL) 및 상기 제4 절연층(IL4)은 상기 제2 화소(PX2)의 상기 박막 봉지층을 구성할 수 있으며, 상기 제3 절연층(IL3), 상기 유기 절연층(OL) 및 상기 제4 절연층(IL4)은 상기 제3 화소(PX3)의 상기 박막 봉지층을 구성할 수 있다. 상기 박막 봉지층은 상기 제1 내지 제3 발광층들(EL1, EL2, EL3)로 수분 및/또는 산소가 침투하는 것을 방지할 수 있다.
상기 컬러 필터층(CFL)은 상기 제4 절연층(IL4) 상에 배치될 수 있다. 상기 컬러 필터층(CFL)은 차광부(BM) 및 제1 내지 제3 컬러필터들(CF1, CF2, CF3)을 포함할 수 있다. 상기 제1 내지 제3 컬러필터들(CF1, CF2, CF3) 각각은 고분자 감광수지와 안료 또는 염료를 포함할 수 있다. 상기 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각은 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 각각에 대응하여 배치될 수 있다. 예를 들어, 상기 제1 컬러 필터(CF1)는 적색 컬러 필터이고, 상기 제2 컬러 필터(CF2)는 청색 컬러 필터이고, 상기 제3 컬러 필터(CF3)는 녹색 컬러 필터일 수 있으나, 이에 한정되지 않는다.
상기 차광부(BM)는 블랙 매트릭스일 수 있다. 상기 차광부(BM)는 흑색 안료 또는 흑색염료를 포함하는 유기 차광 물질 또는 무기 차광 물질을 포함할 수 있다. 예를 들어, 상기 차광부(BM)는 빛샘 현상을 방지하고, 서로 다른 색상을 발광하는 상기 제1 내지 제3 발광층들(EL1, EL2, EL3)로부터 발광된 광이 혼색되지 않도록 할 수 있다. 또한, 상기 차광부(BM)는 인접하는 상기 제1 내지 제3 컬러필터들(CF1, CF2, CF3) 사이의 경계를 구분할 수 있다.
상기 오버 코팅층(OC)은 상기 컬러 필터층(CFL) 상에 배치될 수 있다. 일 실시예에서, 상기 오버 코팅층(OC)은 유기 물질로 형성될 수 있다. 상기 유기 물질의 예로는 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 그에 따라, 상기 오버 코팅층(OC)은 실질적으로 평탄한 상면을 가질 수 있다.
도 4 내지 도 42는 도 1의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 예를 들어, 도 4 내지 도 17은 상기 제1 화소(PX1) 영역을 확대한 단면도들이고, 도 18 내지 도 28은 상기 제2 화소(PX2) 영역을 확대한 단면도들이며, 도 29 내지 도 34는 상기 제3 화소(PX3) 영역을 확대한 단면도들이다. 또한, 도 15는 예비 제1 발광층(EL1') 및 예비 제1 상부 전극(UE1')의 증착 각도들을 설명하기 위한 단면도이며, 도 35는 도 4 내지 도 34를 참조하여 설명한 제조 방법에 의해 형성된 제1 내지 제3 화소들(PX1, PX2, PX3)의 영역들을 설명하기 위한 단면도이다.
도 4를 참조하면, 상기 트랜지스터 층(TL) 상에 상기 제1 하부 전극(LE1) 및 제1 희생층(SL1)이 형성될 수 있다. 상기 제1 희생층(SL1)은 상기 제1 하부 전극(LE1)의 상면 전체를 커버할 수 있다. 일 실시예에서, 상기 제1 희생층(SL1)은 인듐 갈륨 아연 산화물(IGZO), 인듐 아연 산화물(IZO) 등을 사용하여 형성될 수 있다.
상기 트랜지스터 층(TL) 상에 예비 무기층(IOL')이 형성될 수 있다. 상기 예비 무기층(IOL')은 상기 제1 하부 전극(LE1) 및 상기 제1 희생층(SL1)을 커버하도록 형성될 수 있다. 예를 들어, 상기 예비 무기층(IOL')은 실리콘 산화물, 실리콘 질화물 등을 사용하여 형성될 수 있다.
상기 예비 무기층(IOL') 상에 예비 금속층(ML')이 형성될 수 있다. 일 실시예에서, 상기 예비 무기층(IOL') 상에 예비 제1 서브 금속층(SML1')이 형성되고, 상기 예비 제1 서브 금속층(SML1') 상에 예비 제2 서브 금속층(SML2')이 형성되며, 상기 예비 제2 서브 금속층(SML2') 상에 예비 제3 서브 금속층(SML3')이 형성되고, 상기 예비 제3 서브 금속층(SML3') 상에 예비 제4 서브 금속층(SML4')이 형성됨으로써, 상기 예비 금속층(ML')이 형성될 수 있다. 예를 들어, 상기 예비 제1 서브 금속층(SML1') 및 상기 예비 제3 서브 금속층(SML3')은 알루미늄(Al)을 포함하고, 상기 예비 제2 서브 금속층(SML2') 및 상기 예비 제4 서브 금속층(SML4')은 티타늄(Ti)을 포함할 수 있다.
도 5를 참조하면, 상기 예비 금속층(ML') 상에 포토레지스트층(PR)이 형성될 수 있다. 상기 포트레지스트층(PR)이 패터닝되어 제1 서브 개구(SOP1)가 형성될 수 있고, 상기 제1 서브 개구(SOP1)는 상기 제1 하부 전극(LE1)과 상기 제2 하부 전극(LE2) 사이의 상기 예비 제4 서브 금속층(SML4')을 노출시킬 수 있다.
도 6을 참조하면, 상기 제1 서브 개구(SOP1)와 연결되고, 상기 예비 제2 서브 금속층(SML2')을 노출시키는 상기 제2 서브 개구(SOP2)가 형성될 수 있다. 예를 들어, 건식 식각법에 의해 상기 예비 제3 서브 금속층(SML3') 및 상기 예비 제4 서브 금속층(SML4')이 일부 제거되어, 상기 제2 서브 개구(SOP2)가 형성될 수 있다.
도 7을 참조하면, 상기 제2 서브 개구(SOP2)에 의해 노출된 상기 예비 제3 서브 금속층(SML3')이 습식 식각법에 의해 일부 제거될 수 있다. 그에 따라, 상기 제2 서브 개구(SOP2)는 언더컷 구조를 가질 수 있다.
도 8을 참조하면, 상기 포토레지스트층(PR)은 제거될 수 있다.
도 9를 참조하면, 상기 예비 금속층(ML') 상에 포토레지스트층(PR)이 형성될 수 있다. 상기 포트레지스트층(PR)이 패터닝되어 제1 개구(OP1)가 형성될 수 있다. 상기 제1 개구(OP1)는 상기 제1 하부 전극(LE1)과 중첩하는 상기 예비 제4 서브 금속층(SML4')을 노출시킬 수 있다.
도 10을 참조하면, 상기 제1 개구(OP1)와 연결되고, 상기 제1 희생층(SL1)을 노출시키는 상기 제2 개구(OP2)가 형성될 수 있다. 예를 들어, 건식 식각법에 의해 상기 예비 무기층(IOL') 및 상기 예비 금속층(ML')이 일부 제거되어, 상기 제2 개구(OP2)가 형성될 수 있다.
이 경우, 상기 제1 희생층(SL1)이 상기 제1 하부 전극(LE1)의 상면 전체를 커버하므로, 상기 제1 하부 전극(LE1)은 상기 건식 식각법에 의해 제거되지 않을 수 있다. 즉, 상기 제1 희생층(SL1)은 상기 건식 식각법에 의한 식각으로부터 상기 제1 하부 전극(LE1)을 보호할 수 있다.
도 11을 참조하면, 상기 제2 개구(OP2)에 의해 노출된 상기 예비 제1 서브 금속층(SML1') 및 상기 예비 제3 서브 금속층(SML3')이 습식 식각법에 의해 일부 제거될 수 있다. 그에 따라, 상기 예비 제2 서브 금속층(SML2') 및 상기 예비 제4 서브 금속층(SML4')은 상기 예비 제1 서브 금속층(SML1') 및 상기 예비 제3 서브 금속층(SML3')으로부터 돌출될 수 있다.
상기 제2 개구(OP2)에 의해 노출된 상기 제1 희생층(SL1)이 상기 습식 식각법에 의해 제거될 수 있다. 상기 제1 희생층(SL1)이 제거됨에 따라, 상기 제2 개구(OP2)는 언더컷 구조를 가질 수 있다.
도 12를 참조하면, 상기 포토레지스트층(PR)은 제거될 수 있다.
도 13을 참조하면, 상기 제1 하부 전극(LE1) 및 상기 예비 금속층(ML') 상에 예비 제1 발광층(EL1')이 전체적으로 형성될 수 있다. 예를 들어, 상기 예비 제1 발광층(EL1')은 상기 제1 하부 전극(LE1)의 상면, 상기 제2 개구(OP2)에서 상기 예비 무기층(IOL')이 돌출되는 부분, 상기 제2 개구(OP2)에서 상기 예비 제2 서브 금속층(SML2')이 돌출되는 부분, 상기 제2 서브 개구(SOP2)에서 상기 예비 제2 서브 금속층(SML2')의 상면 및 상기 예비 제4 서브 금속층(SML4')의 상면에 형성될 수 있다. 다시 말하면, 상기 예비 제1 발광층(EL1')은 상기 제2 개구(OP2)의 상기 언더컷 구조의 공간을 채울 수 있다. 상기 예비 제1 발광층(EL1')은 상기 제1 발광층(EL1)과 동일한 물질을 포함할 수 있다.
일 실시예에서, 상기 예비 제1 발광층(EL1')은 마스크를 사용하지 않고 형성될 수 있다. 예를 들어, 상기 마스크는 오픈 마스크, 파인 메탈 마스크 등을 포함할 수 있다. 상기 예비 제1 발광층(EL1')이 상기 마스크를 사용하지 않고 형성됨에 따라, 상기 표시 장치(10)의 모든 영역에 상기 예비 제1 발광층(EL1')이 형성될 수 있다.
도 14를 참조하면, 상기 예비 제1 발광층(EL1') 상에 예비 제1 상부 전극(UE1')이 형성될 수 있다. 상기 예비 제1 상부 전극(UE1')은 상기 제1 상부 전극(UE1)과 동일한 물질을 포함할 수 있다. 일 실시예에서, 상기 예비 제1 상부 전극(UE1')은 마스크를 사용하지 않고 형성될 수 있다. 상기 예비 제1 상부 전극(UE1')이 상기 마스크를 사용하지 않고 형성됨에 따라, 상기 표시 장치(10)의 모든 영역에 상기 예비 제1 상부 전극(UE1')이 형성될 수 있다.
도 15를 참조하면, 상기 예비 제1 발광층(EL1')은 제1 증착 각도(A1)로 증착될 수 있고, 상기 예비 제1 상부 전극(UE1')은 제2 증착 각도(A2)로 증착될 수 있다. 일 실시예에서, 상기 제1 증착 각도(A1)는 상기 제2 증착 각도(A2)보다 클 수 있다. 예를 들어, 상기 제1 증착 각도(A1)는 약 45~50°일 수 있고, 상기 제2 증착 각도(A2)는 약 30°보다 작을 수 있으나, 이에 한정되지 않는다. 그에 따라, 상기 예비 제1 상부 전극(UE1')은 상기 예비 제1 서브 금속층(SML1') 및 상기 예비 제3 서브 금속층(SML3')과 접촉할 수 있다. 다시 말하면, 상기 예비 제1 상부 전극(UE1')은 상기 예비 금속층(ML')을 통해 전기적으로 연결될 수 있다.
도 16을 참조하면, 상기 예비 제1 상부 전극(UE1') 상에 예비 제1 절연층(IL1')이 형성될 수 있다. 일 실시예에서, 상기 예비 제1 절연층(IL1')은 상기 예비 제1 발광층(EL1'), 상기 예비 제1 상부 전극(UE1') 및 상기 예비 금속층(ML')을 모두 커버하도록 형성될 수 있다. 상기 예비 제1 절연층(IL1')은 상기 제1 절연층(IL1)과 동일한 물질을 포함할 수 있다.
일 실시예에서, 상기 예비 제1 절연층(IL1')은 마스크를 사용하지 않고 형성될 수 있다. 상기 예비 제1 절연층(IL1')이 상기 마스크를 사용하지 않고 형성됨에 따라, 상기 표시 장치(10)의 모든 영역에 상기 예비 제1 절연층(IL1')이 형성될 수 있다.
도 17을 참조하면, 상기 예비 제1 절연층(IL1') 상에 예비 제1 보호층(M1')이 형성될 수 있다. 상기 예비 제1 보호층(M1')은 상기 제1 보호층(M1)과 동일한 물질을 포함할 수 있다.
도 18을 참조하면, 상기 트랜지스터 층(TL) 상에 상기 제2 하부 전극(LE2) 및 상기 제2 하부 전극(LE2)의 상면 전체를 커버하는 제2 희생층(SL2)이 형성될 수 있다. 상기 트랜지스터 층(TL) 상에 상기 제2 하부 전극(LE2) 및 상기 제2 희생층(SL2)을 커버하는 상기 예비 무기층(IOL')이 형성될 수 있다. 상기 예비 무기층(IOL') 상에 상기 예비 금속층(ML'), 상기 예비 제1 발광층(EL1'), 상기 예비 제1 상부 전극(UE1'), 상기 예비 제1 절연층(IL1') 및 상기 예비 제1 보호층(M1')이 순차적으로 형성될 수 있다.
도 19를 참조하면, 상기 예비 제1 보호층(M1') 상에 포토레지스트층(PR)이 형성될 수 있다. 상기 포트레지스트층(PR)이 패터닝되어 제3 서브 개구(SOP3)가 형성될 수 있고, 상기 제3 서브 개구(SOP3)는 상기 제2 하부 전극(LE2)과 상기 제3 하부 전극(LE3) 사이의 상기 예비 제1 보호층(M1')을 노출시킬 수 있다.
도 20을 참조하면, 상기 제3 서브 개구(SOP3)와 연결되고, 상기 예비 제2 서브 금속층(SML2')을 노출시키는 상기 제4 서브 개구(SOP4)가 형성될 수 있다. 예를 들어, 습식 식각법에 의해 상기 예비 제1 보호층(M1')이 일부 제거되고, 건식 식각법에 의해 상기 예비 제3 서브 금속층(SML3'), 상기 예비 제4 서브 금속층(SML4'), 상기 예비 제1 발광층(EL1'), 상기 예비 제1 상부 전극(UE1') 및 상기 예비 제1 절연층(IL1')이 일부 제거되어, 상기 제4 서브 개구(SOP4)가 형성될 수 있다.
도 21을 참조하면, 상기 제4 서브 개구(SOP4)에 의해 노출된 상기 예비 제3 서브 금속층(SML3')이 습식 식각법에 의해 일부 제거될 수 있다. 그에 따라, 상기 제4 서브 개구(SOP4)는 언더컷 구조를 가질 수 있다.
도 22를 참조하면, 상기 포토레지스트층(PR)은 제거될 수 있다.
도 23을 참조하면, 상기 예비 제1 보호층(M1') 상에 포토레지스트층(PR)이 형성될 수 있다. 상기 포트레지스트층(PR)이 패터닝되어 제3 개구(OP3)가 형성될 수 있다. 상기 제3 개구(OP3)는 상기 제2 하부 전극(LE2)과 중첩하는 상기 예비 제1 보호층(M1')을 노출시킬 수 있다.
도 24를 참조하면, 상기 제3 개구(OP3)와 연결되고, 상기 제2 희생층(SL2)을 노출시키는 상기 제4 개구(OP4)가 형성될 수 있다. 예를 들어, 습식 식각법에 의해 상기 예비 제1 보호층(M1')이 일부 제거되고, 건식 식각법에 의해 상기 예비 무기층(IOL'), 상기 예비 금속층(ML'), 상기 예비 제1 발광층(EL1'), 상기 예비 제1 상부 전극(UE1') 및 상기 예비 제1 절연층(IL1')이 일부 제거되어, 상기 제4 개구(OP4)가 형성될 수 있다.
이 경우, 상기 제2 희생층(SL2)이 상기 제2 하부 전극(LE2)의 상면 전체를 커버하므로, 상기 제2 하부 전극(LE2)은 상기 건식 식각법에 의해 제거되지 않을 수 있다. 즉, 상기 제2 희생층(SL2)은 상기 건식 식각법에 의한 식각으로부터 상기 제2 하부 전극(LE2)을 보호할 수 있다.
도 25를 참조하면, 상기 제4 개구(OP4)에 의해 노출된 상기 예비 제1 서브 금속층(SML1') 및 상기 예비 제3 서브 금속층(SML3')이 습식 식각법에 의해 일부 제거될 수 있다. 그에 따라, 상기 예비 제2 서브 금속층(SML2') 및 상기 예비 제4 서브 금속층(SML4')은 상기 예비 제1 서브 금속층(SML1') 및 상기 예비 제3 서브 금속층(SML3')으로부터 돌출될 수 있다.
상기 제4 개구(OP4)에 의해 노출된 상기 제2 희생층(SL2)이 상기 습식 식각법에 의해 제거될 수 있다. 상기 제2 희생층(SL2)이 제거됨에 따라, 상기 제4 개구(OP4)는 언더컷 구조를 가질 수 있다.
도 26을 참조하면, 상기 포토레지스트층(PR)은 제거될 수 있다.
도 27을 참조하면, 상기 제2 하부 전극(LE2) 및 상기 예비 금속층(ML') 상에 예비 제2 발광층(EL2')이 전체적으로 형성될 수 있다. 예를 들어, 상기 예비 제2 발광층(EL2')은 상기 제2 하부 전극(LE2)의 상면, 상기 제4 개구(OP4)에서 상기 예비 무기층(IOL')이 돌출되는 부분, 상기 제4 개구(OP4)에서 상기 예비 제2 서브 금속층(SML2')이 돌출되는 부분, 상기 제4 서브 개구(SOP4)에서 상기 예비 제2 서브 금속층(SML2')의 상면 및 상기 예비 제1 보호층(M1')의 상면에 형성될 수 있다. 다시 말하면, 상기 예비 제2 발광층(EL2')은 상기 제4 개구(OP4)의 상기 언더컷 구조의 공간을 채울 수 있다. 상기 예비 제2 발광층(EL2')은 상기 제2 발광층(EL2)과 동일한 물질을 포함할 수 있다.
상기 예비 제2 발광층(EL2') 상에 예비 제2 상부 전극(UE2')이 형성될 수 있다. 상기 예비 제2 상부 전극(UE2')은 상기 제2 상부 전극(UE2)과 동일한 물질을 포함할 수 있다.
상기 예비 제2 상부 전극(UE2') 상에 예비 제2 절연층(IL2')이 형성될 수 있다. 일 실시예에서, 상기 예비 제2 절연층(IL2')은 상기 예비 제2 발광층(EL2'), 상기 예비 제2 상부 전극(UE2') 및 상기 예비 금속층(ML')을 모두 커버하도록 형성될 수 있다. 상기 예비 제2 절연층(IL2')은 상기 제2 절연층(IL2)과 동일한 물질을 포함할 수 있다.
일 실시예에서, 상기 예비 제2 발광층(EL2'), 상기 예비 제2 상부 전극(UE2') 및 상기 예비 제2 절연층(IL2')은 마스크를 사용하지 않고 형성될 수 있다. 그에 따라, 상기 표시 장치(10)의 모든 영역에 상기 예비 제2 발광층(EL2'), 상기 예비 제2 상부 전극(UE2') 및 상기 예비 제2 절연층(IL2')이 형성될 수 있다.
도 28을 참조하면, 상기 예비 제2 절연층(IL2') 상에 예비 제2 보호층(M2')이 형성될 수 있다. 상기 예비 제2 보호층(M2')은 상기 제2 보호층(M2)과 동일한 물질을 포함할 수 있다.
도 29를 참조하면, 상기 트랜지스터 층(TL) 상에 상기 제3 하부 전극(LE3) 및 상기 제3 하부 전극(LE3)의 상면 전체를 커버하는 제3 희생층(SL3)이 형성될 수 있다. 상기 트랜지스터 층(TL) 상에 상기 제3 하부 전극(LE3) 및 상기 제3 희생층(SL3)을 커버하는 상기 예비 무기층(IOL')이 형성될 수 있다. 상기 예비 무기층(IOL') 상에 상기 예비 금속층(ML'), 상기 예비 제1 발광층(EL1'), 상기 예비 제1 상부 전극(UE1'), 상기 예비 제1 절연층(IL1'), 상기 예비 제1 보호층(M1'), 상기 예비 제2 발광층(EL2'), 상기 예비 제2 상부 전극(UE2'), 상기 예비 제2 절연층(IL2') 및 상기 예비 제2 보호층(M2')이 순차적으로 형성될 수 있다.
도 30을 참조하면, 상기 예비 제2 보호층(M2') 상에 포토레지스트층(PR)이 형성될 수 있다. 상기 포트레지스트층(PR)이 패터닝되어 제5 개구(OP5)가 형성될 수 있다. 상기 제5 개구(OP5)는 상기 제3 하부 전극(LE3)과 중첩하는 상기 예비 제2 보호층(M2')을 노출시킬 수 있다.
도 31을 참조하면, 상기 제5 개구(OP5)와 연결되고, 상기 제3 희생층(SL3)을 노출시키는 상기 제6 개구(OP6)가 형성될 수 있다. 예를 들어, 습식 식각법에 의해 상기 예비 제1 보호층(M1') 및 상기 예비 제2 보호층(M2')이 일부 제거되고, 건식 식각법에 의해 상기 예비 무기층(IOL'), 상기 예비 금속층(ML'), 상기 예비 제1 발광층(EL1'), 상기 예비 제1 상부 전극(UE1'), 상기 예비 제1 절연층(IL1'), 상기 예비 제2 발광층(EL2'), 상기 예비 제2 상부 전극(UE2') 및 상기 예비 제2 절연층(IL2')이 일부 제거되어, 상기 제6 개구(OP6)가 형성될 수 있다.
일 실시예에서, 상기 예비 무기층(IOL'), 상기 예비 제2 서브 금속층(SML2'), 상기 예비 제4 서브 금속층(SML4'), 상기 예비 제1 발광층(EL1'), 상기 예비 제1 상부 전극(UE1') 및 상기 예비 제1 절연층(IL1')이 일부 제거되어, 상기 무기층(IOL), 상기 제2 서브 금속층(SML2), 상기 제4 서브 금속층(SML4), 상기 제1 발광층(EL1), 상기 제1 상부 전극(UE1) 및 상기 제1 절연층(IL1)이 각각 형성될 수 있다.
이 경우, 상기 제3 희생층(SL3)이 상기 제3 하부 전극(LE3)의 상면 전체를 커버하므로, 상기 제3 하부 전극(LE3)은 상기 건식 식각법에 의해 제거되지 않을 수 있다. 즉, 상기 제3 희생층(SL3)은 상기 건식 식각법에 의한 식각으로부터 상기 제3 하부 전극(LE3)을 보호할 수 있다.
도 32를 참조하면, 상기 제6 개구(OP6)에 의해 노출된 상기 예비 제1 서브 금속층(SML1') 및 상기 예비 제3 서브 금속층(SML3')이 습식 식각법에 의해 일부 제거될 수 있다. 그에 따라, 상기 예비 제2 서브 금속층(SML2') 및 상기 예비 제4 서브 금속층(SML4')은 상기 예비 제1 서브 금속층(SML1') 및 상기 예비 제3 서브 금속층(SML3')으로부터 돌출될 수 있다.
일 실시예에서, 상기 예비 제1 서브 금속층(SML1') 및 상기 예비 제3 서브 금속층(SML3')이 일부 제거되어, 상기 제1 서브 금속층(SML1) 및 상기 제3 서브 금속층(SML3)이 각각 형성될 수 있다. 즉, 상기 금속층(ML)이 형성될 수 있다.
상기 제6 개구(OP6)에 의해 노출된 상기 제3 희생층(SL3)이 상기 습식 식각법에 의해 제거될 수 있다. 상기 제3 희생층(SL3)이 제거됨에 따라, 상기 제6 개구(OP6)는 언더컷 구조를 가질 수 있다.
도 33을 참조하면, 상기 포토레지스트층(PR)은 제거될 수 있다.
도 34 및 35를 참조하면, 상기 제3 하부 전극(LE3) 및 상기 금속층(ML) 상에 예비 제3 발광층(EL3')이 전체적으로 형성될 수 있다. 예를 들어, 상기 예비 제3 발광층(EL3')은 상기 제3 하부 전극(LE3)의 상면, 상기 제6 개구(OP6)에서 상기 무기층(IOL)이 돌출되는 부분, 상기 제6 개구(OP6)에서 상기 제2 서브 금속층(SML2)이 돌출되는 부분 및 상기 예비 제2 보호층(M2')의 상면에 형성될 수 있다. 다시 말하면, 상기 예비 제3 발광층(EL3')은 상기 제6 개구(OP6)의 상기 언더컷 구조의 공간을 채울 수 있다. 상기 예비 제3 발광층(EL3')은 상기 제3 발광층(EL3)과 동일한 물질을 포함할 수 있다.
상기 예비 제3 발광층(EL3') 상에 예비 제3 상부 전극(UE3')이 형성될 수 있다. 상기 예비 제3 상부 전극(UE3')은 상기 제3 상부 전극(UE3)과 동일한 물질을 포함할 수 있다.
상기 예비 제3 상부 전극(UE3') 상에 예비 제3 절연층(IL3')이 형성될 수 있다. 일 실시예에서, 상기 예비 제3 절연층(IL3')은 상기 예비 제3 발광층(EL3'), 상기 예비 제3 상부 전극(UE3') 및 상기 금속층(ML)을 모두 커버하도록 형성될 수 있다. 상기 예비 제3 절연층(IL3')은 상기 제3 절연층(IL3)과 동일한 물질을 포함할 수 있다.
일 실시예에서, 상기 예비 제3 발광층(EL3'), 상기 예비 제3 상부 전극(UE3') 및 상기 예비 제3 절연층(IL3')은 마스크를 사용하지 않고 형성될 수 있다. 그에 따라, 상기 표시 장치(10)의 모든 영역에 상기 예비 제3 발광층(EL3'), 상기 예비 제3 상부 전극(UE3') 및 상기 예비 제3 절연층(IL3')이 형성될 수 있다.
도 36을 참조하면, 상기 예비 제3 절연층(IL3') 상에 포토레지스트층(PR)이 형성될 수 있다. 상기 포토레지스트층(PR)이 패터닝되어 상기 제1 하부 전극(LE1)과 중첩하는 상기 예비 제3 절연층(IL3')을 노출시킬 수 있다.
도 37을 참조하면, 상기 제1 하부 전극(LE1)과 중첩하는 상기 예비 제2 보호층(M2'), 상기 예비 제3 발광층(EL3'), 상기 예비 제3 상부 전극(UE3') 및 상기 예비 제3 절연층(IL3')이 제거될 수 있다. 예를 들어, 건식 식각법에 의해 상기 예비 제3 발광층(EL3'), 상기 예비 제3 상부 전극(UE3') 및 상기 예비 제3 절연층(IL3')이 일부 제거되고, 습식 식각법에 의해 상기 예비 제2 보호층(M2')이 일부 제거될 수 있다.
이 경우, 상기 예비 제2 보호층(M2')이 상기 예비 제2 절연층(IL2') 상에 배치되므로, 상기 예비 제2 절연층(IL2')은 상기 건식 식각법에 의해 제거되지 않을 수 있다. 즉, 상기 예비 제2 보호층(M2')은 상기 건식 식각법에 의한 식각으로부터 상기 예비 제2 절연층(IL2')을 보호할 수 있다.
도 38을 참조하면, 상기 포토레지스트층(PR)은 제거될 수 있다.
도 39를 참조하면, 상기 예비 제3 절연층(IL3') 상에 포토레지스트층(PR)이 형성될 수 있다. 상기 포토레지스트층(PR)이 패터닝되어 상기 제1 하부 전극(LE1)과 중첩하는 상기 예비 제2 절연층(IL2')을 노출시킬 수 있고, 상기 제2 하부 전극(LE2) 및 상기 제2 서브 개구(SOP2)와 중첩하는 상기 예비 제3 절연층(IL3')을 노출시킬 수 있다.
도 40을 참조하면, 상기 제1 하부 전극(LE1)과 중첩하는 상기 예비 제1 보호층(M1'), 상기 예비 제2 발광층(EL2'), 상기 예비 제2 상부 전극(UE2') 및 상기 예비 제2 절연층(IL2')이 제거될 수 있고, 상기 제2 하부 전극(LE2) 및 상기 제2 서브 개구(SOP2)와 중첩하는 상기 예비 제2 보호층(M2'), 상기 예비 제3 발광층(EL3'), 상기 예비 제3 상부 전극(UE3') 및 상기 예비 제3 절연층(IL3')이 제거될 수 있다.
예를 들어, 건식 식각법에 의해 상기 예비 제2 발광층(EL2'), 상기 예비 제2 상부 전극(UE2'), 상기 예비 제2 절연층(IL2'), 상기 예비 제3 발광층(EL3'), 상기 예비 제3 상부 전극(UE3') 및 상기 예비 제3 절연층(IL3')이 일부 제거되고, 습식 식각법에 의해 상기 예비 제1 보호층(M1') 및 상기 예비 제2 보호층(M2')이 일부 제거될 수 있다.
이 경우, 상기 예비 제1 보호층(M1')이 상기 예비 제1 절연층(IL1') 상에 배치되므로, 상기 예비 제1 절연층(IL1')은 상기 건식 식각법에 의해 제거되지 않을 수 있다. 즉, 상기 예비 제1 보호층(M1')은 상기 건식 식각법에 의한 식각으로부터 상기 예비 제1 절연층(IL1')을 보호할 수 있다.
또한, 상기 예비 제2 보호층(M2')은 상기 건식 식각법에 의한 식각으로부터 상기 제2 하부 전극(LE2) 및 상기 제2 서브 개구(SOP2)와 중첩하는 상기 예비 제2 절연층(IL2')을 보호할 수 있다.
일 실시예에서, 상기 예비 제1 보호층(M1'), 상기 예비 제2 발광층(EL2'), 상기 예비 제2 상부 전극(UE2'), 상기 예비 제2 절연층(IL2'), 상기 예비 제2 보호층(M2'), 상기 예비 제3 발광층(EL3'), 상기 예비 제3 상부 전극(UE3') 및 상기 예비 제3 절연층(IL3')이 일부 제거되어, 상기 제1 보호층(M1), 상기 제2 발광층(EL2), 상기 제2 상부 전극(UE2), 상기 제2 절연층(IL2), 상기 제2 보호층(M2), 상기 제3 발광층(EL3), 상기 제3 상부 전극(UE3) 및 상기 제3 절연층(IL3)이 각각 형성될 수 있다.
도 41을 참조하면, 상기 포토레지스트층(PR)은 제거될 수 있다.
도 42를 참조하면, 상기 제1 내지 제3 절연층들(IL1, IL2, IL3) 상에 상기 유기 절연층(OL) 및 상기 제4 절연층(IL4)이 형성될 수 있다. 상기 제1 내지 제3 절연층들(IL1, IL2, IL3), 상기 유기 절연층(OL) 및 상기 제4 절연층(IL4)은 상기 박막 봉지층을 구성할 수 있다. 상기 제4 절연층(IL4) 상에 상기 컬러 필터층(CFL) 및 상기 오버 코팅층(OC)이 형성될 수 있다.
도 43은 도 1의 II-II’라인을 따라 절취한 단면도이다.
종래의 표시 장치는 발광층을 포함하며, 상기 발광층은 마스크를 사용하여 형성된다. 상기 마스크는 파인 메탈 마스크(fine metal mask)일 수 있고, 상기 마스크에 의한 공정 마진을 확보하기 위해 상기 표시 장치의 비표시 영역과 표시 영역 사이에는 발광하지 않는 더미 화소(dummy pixel)가 형성된다. 이로 인해, 종래의 표시 장치의 표시 영역이 제한되는 문제가 있다.
그러나, 도 43을 참조하면, 상기 제1 내지 제3 발광층들(EL1, EL2, EL3)은 마스크를 사용하지 않고 형성되므로 상기 비표시 영역(NDA)과 상기 표시 영역(DA) 사이에 더미 화소가 형성되지 않을 수 있다. 그에 따라, 상기 표시 영역(DA)이 확대될 수 있다.
상기 제1 내지 제3 발광층들(EL1, EL2, EL3), 상기 제1 내지 제3 상부 전극들(UE1, UE2, UE3) 및 상기 제1 내지 제3 절연층들(IL1, IL2, IL3)은 마스크를 사용하지 않고 형성됨에 따라, 상기 표시 장치(10)의 품질 및 생산성이 향상될 수 있다. 또한, 상기 제2 서브 금속층(SML2) 및 상기 제4 서브 금속층(SML4)이 상기 제1 서브 금속층(SML1) 및 상기 제3 서브 금속층(SML3)으로부터 더 돌출되는 구조로 형성되고, 상기 제2 서브 개구(SOP2) 및 상기 제4 서브 개구(SOP4)가 상기 언더컷 구조로 형성됨에 따라, 상기 제1 내지 제3 절연층들(IL1, IL2, IL3)의 박리 현상을 개선시킬 수 있다.
또한, 상기 표시 장치(10)에는, 상기 마스크를 사용하여 형성되는 더미 화소 및 쉐도우(shadow)가 형성되지 않을 수 있다. 그에 따라, 상기 표시 장치(10)의 표시 영역(DA)이 확대될 수 있다.
도 44은 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위한 단면도이다.
도 44를 참조하면, 본 발명의 다른 실시예에 따른 표시 장치(20)는 트랜지스터 층(TL), 하부 전극(LE), 무기층(IOL), 금속층(ML), 제1 발광층(EL1), 제1 상부 전극(UE1), 제1 절연층(IL1), 제1 보호층(M1), 제2 발광층(EL2), 제2 상부 전극(UE2), 제2 절연층(IL2), 제2 보호층(M2), 제3 발광층(EL3), 제3 상부 전극(UE3), 제3 절연층(IL3), 유기층(OL1), 터치 패턴층(TP), 컬러 필터층(CFL) 및 오버코트층(OC)을 포함할 수 있다.
다만, 상기 표시 장치(20)는 상기 유기층(OL1) 및 상기 터치 패널층(TP)을 제외하고는, 도 2를 참조하여 설명한 상기 표시 장치(10)와 실질적으로 동일할 수 있다.
상기 유기층(OL1)은 상기 제1 내지 제3 절연층(IL1, IL2, IL3) 상에 배치될 수 있다. 일 실시예에서, 상기 유기층(OL1)은 유기 물질로 형성될 수 있다. 상기 유기 물질의 예로는 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 그에 따라, 상기 유기층(OL1)은 실질적으로 평탄한 상면을 가질 수 있다.
상기 터치 패턴층(TP)은 터치 무기층 및 터치 전극들을 포함할 수 있다. 상기 터치 무기층은 상기 유기층(OL1) 상에 배치될 수 있고, 상기 터치 전극들은 상기 터치 절연층 상에 배치될 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 고해상도 스마트폰, 휴대폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10, 20: 표시 장치 DA: 표시 영역
IOL: 무기층 ML: 금속층
LE1, LE2, LE3: 하부 전극
SML1, SML2, SML3, SML4: 서브 금속층
EL1, EL2, EL3: 발광층
UE1, UE2, UE3: 상부 전극
IL1, IL2, IL3: 절연층
M1, M2: 보호층

Claims (20)

  1. 기판;
    상기 기판 상에 배치되는 하부 전극;
    상기 기판 상에 배치되고, 상기 하부 전극의 적어도 일부를 노출시키는 금속층;
    상기 하부 전극 및 상기 금속층 상에 배치되는 발광층;
    상기 발광층 상에 배치되는 상부 전극; 및
    상기 상부 전극 상에 배치되는 절연층을 포함하는 표시 장치.
  2. 제1 항에 있어서, 상기 금속층은
    제1 서브 금속층;
    상기 제1 서브 금속층 상에 배치되는 제2 서브 금속층;
    상기 제2 서브 금속층 상에 배치되는 제3 서브 금속층; 및
    상기 제3 서브 금속층 상에 배치되는 제4 서브 금속층을 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제2 서브 금속층 및 상기 제4 서브 금속층은 상기 제1 서브 금속층 및 상기 제3 서브 금속층으로부터 돌출되는 것을 특징으로 하는 표시 장치.
  4. 제2 항에 있어서, 상기 제1 서브 금속층 및 상기 제3 서브 금속층은 알루미늄을 포함하고,
    상기 제2 서브 금속층 및 상기 제4 서브 금속층은 티타늄을 포함하는 것을 특징으로 하는 표시 장치.
  5. 제2 항에 있어서, 상기 상부 전극은 상기 제1 서브 금속층 및 상기 제3 서브 금속층과 접촉하는 것을 특징으로 하는 표시 장치.
  6. 제2 항에 있어서, 상기 금속층은 상기 제2 서브 금속층의 적어도 일부를 노출시키는 서브 개구를 가지는 것을 특징으로 하는 표시 장치.
  7. 제 6항에 있어서, 상기 서브 개구는 언더컷 구조를 가지는 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서, 상기 절연층은 상기 발광층, 상기 상부 전극 및 상기 금속층을 모두 커버하는 것을 특징으로 하는 표시 장치.
  9. 기판 상에 제1 하부 전극 및 제2 하부 전극을 형성하는 단계;
    상기 제1 하부 전극 및 상기 제2 하부 전극 상에 예비 금속층을 형성하는 단계;
    상기 예비 금속층 상에 포토레지스트층을 형성하는 단계;
    상기 포토레지스트층을 패터닝하여, 상기 제1 하부 전극과 중첩하는 상기 예비 금속층을 노출시키는 제1 개구를 형성하는 단계;
    상기 제1 개구와 연결되고, 상기 제1 하부 전극 상에 형성된 제1 희생층을 노출시키는 제2 개구를 형성하는 단계;
    상기 제2 개구에 의해 노출된 상기 예비 금속층 및 상기 제1 희생층을 습식 식각하는 단계;
    상기 포토레지스트층을 제거하는 단계;
    상기 제1 하부 전극 및 상기 예비 금속층 상에 예비 제1 발광층을 전체적으로 형성하는 단계;
    상기 예비 제1 발광층 상에 예비 제1 상부 전극을 형성하는 단계; 및
    상기 예비 제1 상부 전극 상에 예비 제1 절연층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  10. 제9 항에 있어서, 상기 예비 제1 발광층은 제1 증착 각도로 증착되고,
    상기 예비 제1 상부 전극은 제2 증착 각도로 증착되는 것을 특징으로 하는 표시 장치의 제조 방법.
  11. 제10 항에 있어서, 상기 제1 증착 각도는 상기 제2 증착 각도보다 큰 것을 특징으로 하는 표시 장치의 제조 방법.
  12. 제9 항에 있어서, 상기 예비 금속층을 형성하는 단계는,
    상기 제1 하부 전극 및 상기 제2 하부 전극 상에 예비 제1 서브 금속층을 형성하는 단계;
    상기 예비 제1 서브 금속층 상에 예비 제2 서브 금속층을 형성하는 단계;
    상기 예비 제2 서브 금속층 상에 예비 제3 서브 금속층을 형성하는 단계; 및
    상기 예비 제3 서브 금속층 상에 예비 제4 서브 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 제2 개구에 의해 노출된 상기 예비 금속층을 습식 식각하는 단계에서,
    상기 예비 제2 서브 금속층 및 상기 예비 제4 서브 금속층은 상기 예비 제1 서브 금속층 및 상기 예비 제3 서브 금속층으로부터 돌출되는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제12 항에 있어서,
    상기 예비 금속층 상에 포토레지스트층을 형성하는 단계;
    상기 포토레지스트층을 패터닝하여, 상기 제1 하부 전극과 상기 제2 하부 전극 사이의 상기 예비 제4 서브 금속층을 노출시키는 제1 서브 개구를 형성하는 단계; 및
    상기 제1 서브 개구와 연결되고, 상기 예비 제2 서브 금속층을 노출시키는 제2 서브 개구를 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제14 항에 있어서, 상기 제2 서브 개구는 언더컷 구조를 갖는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제9 항에 있어서,
    상기 예비 제1 절연층 상에 예비 제1 보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제9 항에 있어서,
    상기 기판 상에 제1 하부 전극 및 상기 제2 하부 전극을 커버하는 예비 무기층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제9 항에 있어서,
    상기 예비 금속층 상에 포토레지스트층을 형성하는 단계;
    상기 포토레지스트층을 패터닝하여, 상기 제2 하부 전극과 중첩하는 상기 예비 제1 절연층 상의 예비 제1 보호층을 노출시키는 제3 개구를 형성하는 단계;
    상기 제3 개구와 연결되고, 상기 제2 하부 전극 상에 형성된 제2 희생층을 노출시키는 제4 개구를 형성하는 단계;
    상기 제4 개구에 의해 노출된 상기 예비 금속층을 습식 식각하는 단계;
    상기 포토레지스트층을 제거하는 단계;
    상기 제2 하부 전극 및 상기 예비 금속층 상에 예비 제2 발광층을 전체적으로 형성하는 단계;
    상기 예비 제2 발광층 상에 예비 제2 상부 전극을 형성하는 단계; 및
    상기 예비 제2 상부 전극 상에 예비 제2 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 제1 하부 전극과 중첩하는 상기 예비 제2 상부 전극 및 상기 예비 제2 발광층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제9 항에 있어서, 상기 예비 제1 발광층은 마스크를 사용하지 않고 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020220098798A 2022-08-08 2022-08-08 표시 장치 및 이의 제조 방법 KR20240020763A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220098798A KR20240020763A (ko) 2022-08-08 2022-08-08 표시 장치 및 이의 제조 방법
US18/144,309 US20240047615A1 (en) 2022-08-08 2023-05-08 Display device and method of manufacturing the same
CN202310989224.9A CN117545315A (zh) 2022-08-08 2023-08-08 显示装置和制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220098798A KR20240020763A (ko) 2022-08-08 2022-08-08 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240020763A true KR20240020763A (ko) 2024-02-16

Family

ID=89769662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220098798A KR20240020763A (ko) 2022-08-08 2022-08-08 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20240047615A1 (ko)
KR (1) KR20240020763A (ko)
CN (1) CN117545315A (ko)

Also Published As

Publication number Publication date
US20240047615A1 (en) 2024-02-08
CN117545315A (zh) 2024-02-09

Similar Documents

Publication Publication Date Title
TWI671898B (zh) 有機發光二極體顯示器
US11967620B2 (en) Thin film transistor, method of manufacturing the same and display device
US11816284B2 (en) Touch panel and manufacturing method therefore, and touch display apparatus
US20200043996A1 (en) Display substrate and display apparatus
WO2018209977A1 (zh) 阵列基板及其制造方法、显示面板和显示装置
CN110400810B (zh) 显示基板及其制作方法、和显示装置
CN108831914B (zh) 一种有机发光显示面板、其制作方法及显示装置
CN110556406A (zh) 一种oled显示面板及其制备方法
KR20210086869A (ko) 표시 장치 및 이의 제조 방법
US11417713B2 (en) Substrate and manufacturing method therefor, and electronic apparatus
KR20210001676A (ko) 봉지 부재 상에 위치하는 터치 전극을 포함하는 디스플레이 장치
CN113707725A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN112968139A (zh) 显示基板、显示装置及其制备方法
KR20210126187A (ko) 표시 장치 및 표시 장치의 제조 방법
WO2023184594A1 (zh) 显示面板及显示装置
CN110931510A (zh) 阵列基板、显示面板及阵列基板的制备方法
TWI758790B (zh) 具有觸控電極之顯示裝置
CN111415963B (zh) 显示面板及其制备方法
WO2020233485A1 (zh) 发光器件及其制造方法、掩膜板、显示装置
CN111223875A (zh) 显示面板及其制备方法、显示装置
KR20240020763A (ko) 표시 장치 및 이의 제조 방법
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법
WO2021218691A1 (zh) 显示面板及其制作方法、显示装置
US20230115948A1 (en) Array substrate, display panel, display device and manufacturing method
KR20230049823A (ko) 표시 장치