JP2023183147A - 表示装置およびその製造方法 - Google Patents

表示装置およびその製造方法 Download PDF

Info

Publication number
JP2023183147A
JP2023183147A JP2022096622A JP2022096622A JP2023183147A JP 2023183147 A JP2023183147 A JP 2023183147A JP 2022096622 A JP2022096622 A JP 2022096622A JP 2022096622 A JP2022096622 A JP 2022096622A JP 2023183147 A JP2023183147 A JP 2023183147A
Authority
JP
Japan
Prior art keywords
layer
rib
display device
lower electrode
inorganic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022096622A
Other languages
English (en)
Inventor
信雄 今井
Nobuo Imai
裕也 山本
Hironari Yamamoto
浩 小川
Hiroshi Ogawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2022096622A priority Critical patent/JP2023183147A/ja
Priority to US18/327,904 priority patent/US20230413645A1/en
Priority to CN202310702681.5A priority patent/CN117241614A/zh
Publication of JP2023183147A publication Critical patent/JP2023183147A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80524Transparent cathodes, e.g. comprising thin metal layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • H10K59/8731Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 信頼性を向上させることが可能な表示装置を提供する。【解決手段】 一実施形態に係る表示装置は、下電極と、前記下電極と重なる画素開口を有するリブと、前記リブの上に配置された下部と、前記下部の側面から突出した上部とを有する隔壁と、前記下電極と対向する上電極と、前記下電極と前記上電極の間に位置し、前記画素開口を通じて前記下電極に接触するとともに、前記下電極と前記上電極の電位差に応じて発光する有機層と、前記下電極、前記上電極および前記有機層を含む表示素子と、前記隔壁とを連続的に覆う封止層と、を備えている。前記リブは、第1リブ層と、前記第1リブ層を覆う第2リブ層とを含む。前記封止層および前記第1リブ層は、第1無機材料で形成されている。前記第2リブ層は、前記第1無機材料と異なる第2無機材料で形成されている。【選択図】 図4

Description

本発明の実施形態は、表示装置およびその製造方法に関する。
近年、表示素子として有機発光ダイオード(OLED)を適用した表示装置が実用化されている。この表示素子は、下電極と、下電極を覆う有機層と、有機層を覆う上電極とを備えている。
上記のような表示装置を製造するにあたり、信頼性を向上させる技術が必要とされている。
特開2000-195677号公報 特開2004-207217号公報 特開2008-135325号公報 特開2009-32673号公報 特開2010-118191号公報 国際公開第2018/179308号 米国特許出願公開第2022/0077251号明細書
本発明の目的は、信頼性を向上させることが可能な表示装置およびその製造方法を提供することにある。
一実施形態に係る表示装置は、下電極と、前記下電極と重なる画素開口を有するリブと、前記リブの上に配置された下部と、前記下部の側面から突出した上部とを有する隔壁と、前記下電極と対向する上電極と、前記下電極と前記上電極の間に位置し、前記画素開口を通じて前記下電極に接触するとともに、前記下電極と前記上電極の電位差に応じて発光する有機層と、前記下電極、前記上電極および前記有機層を含む表示素子と、前記隔壁とを連続的に覆う封止層と、を備えている。前記リブは、第1リブ層と、前記第1リブ層を覆う第2リブ層と、を含む。前記封止層および前記第1リブ層は、第1無機材料で形成されている。前記第2リブ層は、前記第1無機材料と異なる第2無機材料で形成されている。
一実施形態に係る表示装置の製造方法においては、下電極を形成し、前記下電極を覆う第1リブ層を第1無機材料によって形成し、前記第1リブ層を覆う第2リブ層を前記第1無機材料と異なる第2無機材料によって形成し、前記第1リブ層および前記第2リブ層をパターニングして、前記下電極と重なる画素開口を有するリブを形成し、前記リブの上に配置された下部と、前記下部の側面から突出した上部とを有する隔壁を形成し、前記画素開口を通じて前記下電極に接触する有機層を形成し、前記有機層を覆う上電極を形成し、前記下電極、前記上電極および前記有機層を含む表示素子を覆う封止層を前記第1無機材料によって形成する。
図1は、一実施形態に係る表示装置の構成例を示す図である。 図2は、副画素のレイアウトの一例を示す図である。 図3は、図2中のIII-III線に沿う表示装置の概略的な断面図である。 図4は、第1副画素と第2副画素の間に位置する隔壁とその近傍の構造を示す概略的な断面図である。 図5は、上記実施形態に係る表示装置の製造方法の一例を示すフローチャートである。 図6は、上記実施形態に係る表示装置の製造工程の一部を示す概略的な断面図である。 図7は、図6に続く製造工程を示す概略的な断面図である。 図8は、図7に続く製造工程を示す概略的な断面図である。 図9は、図8に続く製造工程を示す概略的な断面図である。 図10は、図9に続く製造工程を示す概略的な断面図である。 図11は、図10に続く製造工程を示す概略的な断面図である。 図12は、図11に続く製造工程を示す概略的な断面図である。 図13は、図12に続く製造工程を示す概略的な断面図である。 図14は、図13に続く製造工程を示す概略的な断面図である。 図15は、図14に続く製造工程を示す概略的な断面図である。 図16は、図15に続く製造工程を示す概略的な断面図である。 図17は、図16に続く製造工程を示す概略的な断面図である。 図18は、図17に続く製造工程を示す概略的な断面図である。 図19は、図18に続く製造工程を示す概略的な断面図である。 図20は、図19に続く製造工程を示す概略的な断面図である。
一実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
なお、図面には、必要に応じて理解を容易にするために、互いに直交するX軸、Y軸およびZ軸を記載する。X軸に沿った方向を第1方向と称し、Y軸に沿った方向を第2方向と称し、Z軸に沿った方向を第3方向と称する。第3方向Zと平行に各種要素を見ることを平面視という。
本実施形態に係る表示装置は、表示素子として有機発光ダイオード(OLED)を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末等に搭載され得る。
図1は、本実施形態に係る表示装置DSPの構成例を示す図である。表示装置DSPは、絶縁性の基板10の上に、画像を表示する表示領域DAと、表示領域DAの周辺の周辺領域SAとを有している。基板10は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
本実施形態においては、平面視における基板10の形状が長方形である。ただし、基板10の平面視における形状は長方形に限らず、正方形、円形あるいは楕円形などの他の形状であってもよい。
表示領域DAは、第1方向Xおよび第2方向Yにマトリクス状に配列された複数の画素PXを備えている。画素PXは、複数の副画素SPを含む。一例では、画素PXは、青色の第1副画素SP1、緑色の第2副画素SP2および赤色の第3副画素SP3を含む。なお、画素PXは、副画素SP1,SP2,SP3とともに、あるいは副画素SP1,SP2,SP3のいずれかに代えて、白色などの他の色の副画素SPを含んでもよい。
副画素SPは、画素回路1と、画素回路1によって駆動される表示素子DEとを備えている。画素回路1は、画素スイッチ2と、駆動トランジスタ3と、キャパシタ4とを備えている。画素スイッチ2および駆動トランジスタ3は、例えば薄膜トランジスタにより構成されたスイッチング素子である。
画素スイッチ2のゲート電極は、走査線GLに接続されている。画素スイッチ2のソース電極およびドレイン電極の一方は信号線SLに接続され、他方は駆動トランジスタ3のゲート電極およびキャパシタ4に接続されている。駆動トランジスタ3において、ソース電極およびドレイン電極の一方は電源線PLおよびキャパシタ4に接続され、他方は表示素子DEに接続されている。表示素子DEは、発光素子としての有機発光ダイオード(OLED)である。
なお、画素回路1の構成は図示した例に限らない。例えば、画素回路1は、より多くの薄膜トランジスタおよびキャパシタを備えてもよい。
図2は、副画素SP1,SP2,SP3のレイアウトの一例を示す図である。図2の例においては、第1副画素SP1と第3副画素SP3が第1方向Xに並んでいる。第1副画素SP1と第2副画素SP2も第1方向Xに並んでいる。さらに、第2副画素SP2と第3副画素SP3が第2方向Yに並んでいる。
副画素SP1,SP2,SP3がこのようなレイアウトである場合、表示領域DAには、副画素SP2,SP3が第2方向Yに交互に配置された列と、複数の第1副画素SP1が第2方向Yに繰り返し配置された列とが形成される。これらの列は、第1方向Xに交互に並ぶ。
なお、副画素SP1,SP2,SP3のレイアウトは図2の例に限られない。他の一例として、各画素PXにおける副画素SP1,SP2,SP3が第1方向Xに順に並んでいてもよい。
表示領域DAには、リブ5および隔壁6が配置されている。リブ5は、第1副画素SP1において第1画素開口AP1を有し、第2副画素SP2において第2画素開口AP2を有し、第3副画素SP3において第3画素開口AP3を有している。
図2の例においては、第1画素開口AP1の面積が第2画素開口AP2の面積よりも大きい。第1画素開口AP1の面積は、第3画素開口AP3の面積よりも大きい。さらに、第3画素開口AP3の面積は、第2画素開口AP2の面積よりも小さい。
隔壁6は、隣り合う副画素SPの境界に配置され、平面視においてリブ5と重なっている。隔壁6は、第1方向Xに延びる複数の第1隔壁6xと、第2方向Yに延びる複数の第2隔壁6yとを有している。複数の第1隔壁6xは、第2方向Yに隣り合う画素開口AP2,AP3の間、および、第2方向Yに隣り合う2つの第1画素開口AP1の間にそれぞれ配置されている。第2隔壁6yは、第1方向Xに隣り合う画素開口AP1,AP2の間、および、第1方向Xに隣り合う画素開口AP1,AP3の間にそれぞれ配置されている。
図2の例においては、第1隔壁6xおよび第2隔壁6yが互いに接続されている。これにより、隔壁6は全体として画素開口AP1,AP2,AP3を囲う格子状である。隔壁6は、リブ5と同様に副画素SP1,SP2,SP3において開口を有するということもできる。
第1副画素SP1は、第1画素開口AP1とそれぞれ重なる第1下電極LE1、第1上電極UE1および第1有機層OR1を備えている。第2副画素SP2は、第2画素開口AP2とそれぞれ重なる第2下電極LE2、第2上電極UE2および第2有機層OR2を備えている。第3副画素SP3は、第3画素開口AP3とそれぞれ重なる第3下電極LE3、第3上電極UE3および第3有機層OR3を備えている。
第1下電極LE1、第1上電極UE1および第1有機層OR1は、第1副画素SP1の第1表示素子DE1を構成する。第2下電極LE2、第2上電極UE2および第2有機層OR2は、第2副画素SP2の第2表示素子DE2を構成する。第3下電極LE3、第3上電極UE3および第3有機層OR3は、第3副画素SP3の第3表示素子DE3を構成する。表示素子DE1,DE2,DE3は、後述するキャップ層(光学調整層)を含んでもよい。
第1下電極LE1は、第1コンタクトホールCH1を通じて第1副画素SP1の画素回路1(図1参照)に接続されている。第2下電極LE2は、第2コンタクトホールCH2を通じて第2副画素SP2の画素回路1に接続されている。第3下電極LE3は、第3コンタクトホールCH3を通じて第3副画素SP3の画素回路1に接続されている。
図2の例において、コンタクトホールCH2,CH3は、第2方向Yに隣り合う画素開口AP2,AP3の間の第1隔壁6xと全体的に重なっている。また、第1コンタクトホールCH1は、第2方向Yに隣り合う2つの第1画素開口AP1の間の第1隔壁6xと全体的に重なっている。他の例として、コンタクトホールCH1,CH2,CH3の少なくとも一部が第1隔壁6xと重なっていなくてもよい。
図3は、図2中のIII-III線に沿う表示装置DSPの概略的な断面図である。上述の基板10の上に回路層11が配置されている。回路層11は、図1に示した画素回路1、走査線GL、信号線SLおよび電源線PLなどの各種回路や配線を含む。
回路層11は、有機絶縁層12により覆われている。有機絶縁層12は、回路層11により生じる凹凸を平坦化する平坦化膜として機能する。図3の断面には表れていないが、上述のコンタクトホールCH1,CH2,CH3はいずれも有機絶縁層12に設けられている。
下電極LE1,LE2,LE3は、有機絶縁層12の上に配置されている。リブ5は、有機絶縁層12および下電極LE1,LE2,LE3の上に配置されている。下電極LE1,LE2,LE3の端部は、リブ5により覆われている。
隔壁6は、リブ5の上に配置された導電性を有する下部61と、下部61の上に配置された上部62とを含む。上部62は、下部61よりも大きい幅を有している。これにより、図3においては上部62の両端部が下部61の側面よりも突出している。このような隔壁6の形状は、オーバーハング状ということもできる。
第1有機層OR1は、第1画素開口AP1を通じて第1下電極LE1を覆っている。第1上電極UE1は、第1有機層OR1を覆い、第1下電極LE1と対向している。第2有機層OR2は、第2画素開口AP2を通じて第2下電極LE2を覆っている。第2上電極UE2は、第2有機層OR2を覆い、第2下電極LE2と対向している。第3有機層OR3は、第3画素開口AP3を通じて第3下電極LE3を覆っている。第3上電極UE3は、第3有機層OR3を覆い、第3下電極LE3と対向している。
図3の例においては、第1上電極UE1の上に第1キャップ層CP1が配置され、第2上電極UE2の上に第2キャップ層CP2が配置され、第3上電極UE3の上に第3キャップ層CP3が配置されている。キャップ層CP1,CP2,CP3は、それぞれ有機層OR1,OR2,OR3が発する光の光学特性を調整する。
第1副画素SP1には第1封止層SE1が配置され、第2副画素SP2には第2封止層SE2が配置され、第3副画素SP3には第3封止層SE3が配置されている。第1封止層SE1は、第1キャップ層CP1や第1副画素SP1の周囲の隔壁6を連続的に覆っている。第2封止層SE2は、第2キャップ層CP2や第2副画素SP2の周囲の隔壁6を連続的に覆っている。第3封止層SE3は、第3キャップ層CP3や第3副画素SP3の周囲の隔壁6を連続的に覆っている。
封止層SE1,SE2,SE3の端部(周縁部)は、上部62の上に位置している。図3の例においては、副画素SP1,SP2間の隔壁6の上部62の上に位置する封止層SE1,SE2の端部同士が離間し、副画素SP1,SP3間の隔壁6の上部62の上に位置する封止層SE1,SE3の端部同士が離間している。
封止層SE1,SE2,SE3は、樹脂層13によって覆われている。樹脂層13は、封止層14によって覆われている。さらに、封止層14は、樹脂層15によって覆われている。
有機絶縁層12および樹脂層13,15は、有機材料で形成されている。封止層14は、例えばシリコン窒化物(SiNx)、シリコン酸化物(SiOx)またはシリコン酸窒化物(SiON)などの無機材料で形成されている。下電極LE1,LE2,LE3は、例えば銀(Ag)で形成された中間層と、この中間層の上面および下面をそれぞれ覆う一対の導電性酸化物層とを有している。各導電性酸化物層は、例えば
ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)またはIGZO(Indium Gallium Zinc Oxide)などの透明な導電性酸化物で形成することができる。
上電極UE1,UE2,UE3は、例えばマグネシウムと銀の合金(MgAg)などの金属材料で形成されている。例えば、下電極LE1,LE2,LE3はアノードに相当し、上電極UE1,UE2,UE3はカソードに相当する。
有機層OR1,OR2,OR3は、例えば、正孔注入層、正孔輸送層、電子ブロッキング層、発光層、正孔ブロッキング層、電子輸送層および電子注入層の積層構造を有している。
キャップ層CP1,CP2,CP3は、例えば、透明な複数の薄膜の多層体によって形成されている。多層体は、複数の薄膜として、無機材料によって形成された薄膜および有機材料によって形成された薄膜を含んでもよい。また、これらの複数の薄膜は、互いに異なる屈折率を有している。多層体を構成する薄膜の材料は、上電極UE1,UE2,UE3の材料とは異なり、また、封止層SE1,SE2,SE3の材料とも異なる。なお、キャップ層CP1,CP2,CP3は省略されてもよい。
隔壁6には、共通電圧が供給されている。この共通電圧は、下部61の側面に接触した上電極UE1,UE2,UE3にそれぞれ供給される。下電極LE1,LE2,LE3には、副画素SP1,SP2,SP3がそれぞれ有する画素回路1を通じて画素電圧が供給される。
第1下電極LE1と第1上電極UE1の間に電位差が形成されると、第1有機層OR1の発光層が青色の波長域の光を放つ。第2下電極LE2と第2上電極UE2の間に電位差が形成されると、第2有機層OR2の発光層が緑色の波長域の光を放つ。第3下電極LE3と第3上電極UE3の間に電位差が形成されると、第3有機層OR3の発光層が赤色の波長域の光を放つ。
図4は、第1副画素SP1と第2副画素SP2の間に位置する隔壁6とその近傍の構造を示す概略的な断面図である。第1副画素SP1と第3副画素SP3の間の隔壁6とその近傍や、第2副画素SP2と第3副画素SP3の間の隔壁6とその近傍の構造は、図4の例と同様である。
リブ5は、第1リブ層51および第2リブ層52を含む。第1リブ層51は、下電極LE1,LE2の端部を覆っている。第2リブ層52は、第1リブ層51を覆っている。
画素開口AP1,AP2,AP3を規定するリブ5の端部は、厚さが徐々に減少するテーパ状に形成されている。当該端部においては、第1リブ層51が第2リブ層52よりも突出している。
隔壁6の下部61は、第1金属層611および第2金属層612を含む。第1金属層611は、第2リブ層52の上に配置されている。第2金属層612は、第1金属層611よりも厚く形成され、第1金属層611の上に配置されている。
隔壁6の上部62は、第1薄膜621および第2薄膜622を含む。第1薄膜621は、第2金属層612の上に配置されている。第2薄膜622は、第1薄膜621を覆っている。
第1リブ層51および封止層SE1,SE2,SE3は、第1無機材料で形成されている。第2リブ層52は、第1無機材料と異なる第2無機材料で形成されている。
本実施形態においては、第1無機材料がシリコン窒化物である場合を想定する。この場合において、第2無機材料としては、シリコン酸化物またはシリコン酸窒化物を用いることができる。
第1金属層611は、例えばモリブデン(Mo)によって形成されている。第2金属層612は、例えばアルミニウム(Al)によって形成されている。第2金属層612は、アルミニウム-ネオジム(AlNd)などのアルミニウム合金によって形成されてもよいし、アルミニウム層とアルミニウム合金層の積層構造を有してもよい。下部61は、第1金属層611を含まなくてもよい。
第1薄膜621は、例えばチタン(Ti)などの金属材料で形成されている。第2薄膜622は、例えばITOなどの導電性酸化物で形成されている。上部62は、第2薄膜622を含まなくてもよい。
ここで、下部61および上部62を含む隔壁6の高さをH、第1リブ層51および第2リブ層52を含むリブ5の厚さをT0、第1リブ層51の厚さをT1、第2リブ層52の厚さをT2、下電極LE1,LE2,LE3の厚さをT3と定義する。例えば、厚さT0,T1,T2は、それぞれリブ5、第1リブ層51および第2リブ層52のうち下電極LE1,LE2,LE3の上方に位置する部分の厚さである。
本実施形態においては、厚さT0が高さHよりも小さい(T0<H)。また、厚さT0は、厚さT3の1.5倍以上かつ5倍以下である(1.5×T3≦T0≦5×T3)。一例として、厚さT0は、200nm以上かつ600nm以下である(200nm≦T0≦600nm)。
さらに、本実施形態においては、厚さT2が厚さT1よりも小さい(T2<T1)。例えば、厚さT2は厚さT1の1/2以下であり、具体例を挙げると50nm以上かつ100nm以下である(50nm≦T2≦100nm)。
続いて、表示装置DSPの製造方法について説明する。
図5は、表示装置DSPの製造方法の一例を示すフローチャートである。図6乃至図20は、それぞれ表示装置DSPの製造工程の一部を示す概略的な断面図である。図6乃至図20においては、基板10および回路層11を省略している。
表示装置DSPの製造においては、先ず基板10の上に回路層11および有機絶縁層12が形成される(工程P1)。
工程P1の後、図6に示すように、有機絶縁層12の上に下電極LE1,LE2,LE3が形成される(工程P2)。
工程P2の後、図7に示すように、第1無機材料によって下電極LE1,LE2,LE3を覆う第1リブ層51aが形成される(工程P3)。さらに、図8に示すように、第2無機材料によって第1リブ層51aを覆う第2リブ層52aが形成される(工程P4)。
工程P4の後、第1リブ層51aおよび第2リブ層52aがパターニングされる(工程P5)。具体的には、図9に示すように、第2リブ層52aの上にレジストR1が配置される。レジストR1は、図2に示したリブ5と同様の平面形状を有している。
レジストR1の形成の後、図10に示すように、レジストR1をマスクとしたドライエッチングにより、第1リブ層51aおよび第2リブ層52aのうちレジストR1から露出した部分が除去される。これにより、画素開口AP1,AP2,AP3が形成され、第1リブ層51および第2リブ層52を含むリブ5が得られる。
工程P5の後、レジストR1が除去され、リブ5の上に隔壁6が形成される(工程P6)。工程P6においては、図11に示すように、リブ5を覆う第1金属層611a、第1金属層611aを覆う第2金属層612a、第2金属層612aを覆う第1薄膜621a、第1薄膜621aを覆う第2薄膜622aが順に形成される。さらに、第2薄膜622aの上にレジストR2が配置される。レジストR2は、図2に示した隔壁6と同様の平面形状を有している。
続いて、レジストR2をマスクとしたウェットエッチングにより、図12に示すように第2薄膜622aのうちレジストR2から露出した部分が除去される。さらに、レジストR2をマスクとした異方性のドライエッチングにより、図12に示すように第1薄膜621aのうちレジストR2から露出した部分が除去される。これにより、第1薄膜621および第2薄膜622を含む上部62が形成される。上記異方性のドライエッチングにおいては、第2金属層612aのうちレジストR2から露出した部分の厚さも低減される。
その後、等方性のウェットエッチングが施される。これにより、図13に示すように、第2金属層612aのうち厚さが低減されていた部分と、その下の第1金属層611aとが除去される。これにより、第1金属層611および第2金属層612を含む下部61が形成される。当該等方性のウェットエッチングにおいては、第1金属層611および第2金属層612の側面も侵食される。したがって、下部61の幅が上部62の幅よりも低減され、オーバーハング状の隔壁6が得られる。このようにして隔壁6が形成された後、レジストR2が除去される。
なお、ここでは工程P5においてリブ5に画素開口AP1,AP2,AP3が形成された後に隔壁6が形成される場合を例示した。他の例として、隔壁6が形成された後に画素開口AP1,AP2,AP3が形成されてもよい。
工程P6の後、図14に示すように、第1画素開口AP1を通じて第1下電極LE1に接触する第1有機層OR1、第1有機層OR1を覆う第1上電極UE1、第1上電極UE1を覆う第1キャップ層CP1が蒸着によって順に形成されるとともに、第1キャップ層CP1や隔壁6を連続的に覆う第1封止層SE1がCVD(Chemical Vapor Deposition)によって形成される(工程P7)。第1封止層SE1は、上述の第1無機材料によって形成される。
これら第1有機層OR1、第1上電極UE1、第1キャップ層CP1および第1封止層SE1は、少なくとも表示領域DAの全体に対して形成され、第1副画素SP1だけでなく第2副画素SP2および第3副画素SP3にも配置されている。第1有機層OR1、第1上電極UE1および第1キャップ層CP1は、オーバーハング状の隔壁6によって分断される。
工程P7の後、第1有機層OR1、第1上電極UE1、第1キャップ層CP1および第1封止層SE1がパターニングされる(工程P8)。具体的には、図15に示すように、第1封止層SE1の上にレジストR3が配置される。レジストR3は、第1副画素SP1とその周囲の隔壁6の一部を覆っている。
その後、レジストR3をマスクとしたドライエッチングにより、図16に示すように第1封止層SE1のうちレジストR3から露出した部分が除去される。具体的には、第1封止層SE1のうち、第1下電極LE1の上方に位置する部分が残される。残された第1封止層SE1の一部は、第1副画素SP1を囲う隔壁6の上に位置している。一方で、当該ドライエッチングの前に隔壁6の上に位置していた第1封止層SE1のうち、副画素SP2,SP3寄りの部分は除去される。
例えば、当該ドライエッチングには、フッ素を含むエッチングガスが用いられる。このようなエッチングガスの例としては、六フッ化硫黄(SF)、四フッ化メタン(CF)、六フッ化エタン(C)、三フッ化メタン(CHF)および三フッ化窒素(NF)が挙げられる。第1キャップ層CP1や第1上電極UE1は、このドライエッチングのエッチングストッパとして機能する。
続いて、レジストR3をマスクとしたエッチングにより、図17に示すように第1有機層OR1、第1上電極UE1および第1キャップ層CP1のうちレジストR3から露出した部分が除去される。例えば、当該エッチングは、第1キャップ層CP1に対するウェットエッチングまたはアッシング、第1上電極UE1に対するウェットエッチング、および、第1有機層OR1に対するアッシングを含む。
その後、レジストR3が除去される。これにより、図18に示すように、第1副画素SP1に第1表示素子DE1および第1封止層SE1が形成され、第2副画素SP2および第3副画素SP3に表示素子や封止層が形成されていない基板を得ることができる。
工程P8の後、第2画素開口AP2を通じて第2下電極LE2に接触する第2有機層OR2、第2有機層OR2を覆う第2上電極UE2、第2上電極UE2を覆う第2キャップ層CP2が蒸着によって順に形成されるとともに、第2キャップ層CP2や隔壁6を連続的に覆う第2封止層SE2がCVDによって形成される(工程P9)。
これら第2有機層OR2、第2上電極UE2、第2キャップ層CP2および第2封止層SE2は、少なくとも表示領域DAの全体に対して形成され、第2副画素SP2だけでなく第1副画素SP1および第3副画素SP3にも配置されている。
工程P9の後、第2有機層OR2、第2上電極UE2、第2キャップ層CP2および第2封止層SE2がパターニングされる(工程P10)。このパターニングの流れは工程P8と同様である。工程P10を経ると、図19に示すように、第1副画素SP1に第1表示素子DE1および第1封止層SE1が形成され、第2副画素SP2に第2表示素子DE2および第2封止層SE2が形成され、第3副画素SP3に表示素子や封止層が形成されていない基板を得ることができる。
工程P10の後、第3画素開口AP3を通じて第3下電極LE3に接触する第3有機層OR3、第3有機層OR3を覆う第3上電極UE3、第3上電極UE3を覆う第3キャップ層CP3が蒸着によって順に形成されるとともに、第3キャップ層CP3や隔壁6を連続的に覆う第3封止層SE3がCVDによって形成される(工程P11)。
これら第3有機層OR3、第3上電極UE3、第3キャップ層CP3および第3封止層SE3は、少なくとも表示領域DAの全体に対して形成され、第3副画素SP3だけでなく第1副画素SP1および第2副画素SP2にも配置されている。
工程P11の後、第3有機層OR3、第3上電極UE3、第3キャップ層CP3および第3封止層SE3がパターニングされる(工程P12)。このパターニングの流れは工程P8と同様である。工程P12を経ると、図20に示すように、第1副画素SP1に第1表示素子DE1および第1封止層SE1が形成され、第2副画素SP2に第2表示素子DE2および第2封止層SE2が形成され、第3副画素SP3に第3表示素子DE3および第3封止層SE3が形成された基板を得ることができる。
このように表示素子DE1,DE2,DE3および封止層SE1,SE2,SE3が形成された後、図3に示した樹脂層13、封止層14および樹脂層15が順に形成される(工程P13)。これにより、表示装置DSPが完成する。
以上の本実施形態においては、リブ5が封止層SE1,SE2,SE3と同じ第1無機材料で形成された第1リブ層51と、第1無機材料とは異なる第2無機材料で形成された第2リブ層52とを備えている。仮に、リブ5を全て第1無機材料で形成した場合、図16に示した第1封止層SE1のドライエッチング時に、リブ5の一部が損傷する可能性がある。このような損傷は、例えば、副画素SP2,SP3においてリブ5が第1キャップ層CP1や第1上電極UE1により十分に覆われていない場合や、第1キャップ層CP1や第1上電極UE1の一部が当該エッチングにより侵食されてリブ5が露出した場合に生じ得る。同様の問題は、第2封止層SE2や第3封止層SE3のドライエッチング時にも生じ得る。リブ5が損傷すると、その部分を通じて水分が浸入し、表示装置DSPの信頼性が低下する可能性がある。
これに対し、本実施形態のようにリブ5の上層として第2無機材料で形成された第2リブ層52を配置した場合、第1無機材料で形成された封止層SE1,SE2,SE3のドライエッチングに対するリブ5の耐性を高めることができる。これにより、リブ5の損傷が抑制され、表示装置DSPの信頼性が向上する。
シリコン酸化物やシリコン酸窒化物は、シリコン窒化物に比べて被覆性に劣る。そのため、第1無機材料としてシリコン酸化物やシリコン酸窒化物を用いると、第1リブ層51によって覆われる下電極LE1,LE2,LE3の端部付近や、封止層SE1,SE2,SE3によって覆われる隔壁6付近に空洞が生じる可能性がある。
これに対し、シリコン窒化物は、シリコン酸化物やシリコン酸窒化物に比べて被覆性に優れる。したがって、第1無機材料としてシリコン窒化物を用いる場合、第1リブ層51によって下電極LE1,LE2,LE3の端部が良好に覆われる。また、封止層SE1,SE2,SE3によって表示素子DE1,DE2,DE3および隔壁6が良好に覆われる。これらにより、表示装置DSPの耐湿性を高めることができる。さらに、第1無機材料としてシリコン窒化物を用いる場合に、第2無機材料としてシリコン酸化物やシリコン酸窒化物を用いれば、封止層SE1,SE2,SE3に対するドライエッチングにおいて、封止層SE1,SE2,SE3と第2リブ層52の良好なエッチング選択比を得ることができる。
なお、シリコン窒化物からなる第1リブ層51は、下電極LE1,LE2,LE3の端部を良好に被覆すべく、厚く形成することが好ましい。一方で、シリコン酸化物やシリコン酸窒化物からなる第2リブ層52は、第1リブ層51よりもエッチングレートが遅いため、厚く形成すると図10に示したパターニングに要する時間が増加する。そこで、図4を用いて説明したように、第2リブ層52の厚さT2が第1リブ層51の厚さT1よりも小さいことが好ましい。これにより、封止層SE1,SE2,SE3のドライエッチングに対するリブ5の耐性の向上と、リブ5のパターニング時間の短縮とを両立させることができる。
リブ5全体が厚すぎる場合にも、リブ5のパターニング時間が増加する。そのため、図4を用いて説明したように、リブ5の厚さT0は隔壁6の高さHよりも小さいことが好ましい。厚さT0を下電極LE1,LE2,LE3の厚さT3の1.5倍以上かつ5倍以下とすれば、リブ5のパターニング時間と、リブ5による下電極LE1,LE2,LE3の被覆性の双方の観点から有利である。
ここで例示した他にも、本実施形態からは種々の好適な効果を得ることができる。
以上、本発明の実施形態として説明した表示装置およびその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての表示装置およびその製造方法も、本発明の要旨を包含する限り本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
DSP…表示装置、DA…表示領域、PX…画素、SP1,SP2,SP3…副画素、LE1,LE2,LE3…下電極、OR1,OR2,OR3…有機層、UE1,UE2,UE3…上電極、SE1,SE2,SE3…封止層、DE1,DE2,DE3…表示素子、5…リブ、51…第1リブ層、52…第2リブ層、6…隔壁、61…隔壁の下部、62…隔壁の上部。

Claims (20)

  1. 下電極と、
    前記下電極と重なる画素開口を有するリブと、
    前記リブの上に配置された下部と、前記下部の側面から突出した上部とを有する隔壁と、
    前記下電極と対向する上電極と、
    前記下電極と前記上電極の間に位置し、前記画素開口を通じて前記下電極に接触するとともに、前記下電極と前記上電極の電位差に応じて発光する有機層と、
    前記下電極、前記上電極および前記有機層を含む表示素子と、前記隔壁とを連続的に覆う封止層と、
    を備え、
    前記リブは、第1リブ層と、前記第1リブ層を覆う第2リブ層とを含み、
    前記封止層および前記第1リブ層は、第1無機材料で形成され、
    前記第2リブ層は、前記第1無機材料と異なる第2無機材料で形成されている、
    表示装置。
  2. 前記第1無機材料は、シリコン窒化物である、
    請求項1に記載の表示装置。
  3. 前記第2無機材料は、シリコン酸化物である、
    請求項1または2に記載の表示装置。
  4. 前記第2無機材料は、シリコン酸窒化物である、
    請求項1または2に記載の表示装置。
  5. 前記リブの厚さは、前記隔壁の高さよりも小さい、
    請求項1に記載の表示装置。
  6. 前記リブの厚さは、前記下電極の厚さの1.5倍以上かつ5倍以下である、
    請求項1に記載の表示装置。
  7. 前記リブの厚さは、200nm以上かつ600nm以下である、
    請求項1に記載の表示装置。
  8. 前記第2リブ層の厚さは、50nm以上かつ100nm以下である、
    請求項7に記載の表示装置。
  9. 前記表示素子は、前記上電極を覆うキャップ層をさらに備える、
    請求項1に記載の表示装置。
  10. 下電極を形成し、
    前記下電極を覆う第1リブ層を第1無機材料によって形成し、
    前記第1リブ層を覆う第2リブ層を前記第1無機材料と異なる第2無機材料によって形成し、
    前記第1リブ層および前記第2リブ層をパターニングして、前記下電極と重なる画素開口を有するリブを形成し、
    前記リブの上に配置された下部と、前記下部の側面から突出した上部とを有する隔壁を形成し、
    前記画素開口を通じて前記下電極に接触する有機層を形成し、
    前記有機層を覆う上電極を形成し、
    前記下電極、前記上電極および前記有機層を含む表示素子を覆う封止層を前記第1無機材料によって形成する、
    表示装置の製造方法。
  11. 前記第1無機材料は、シリコン窒化物である、
    請求項10に記載の表示装置の製造方法。
  12. 前記第2無機材料は、シリコン酸化物である、
    請求項10または11に記載の表示装置の製造方法。
  13. 前記第2無機材料は、シリコン酸窒化物である、
    請求項10または11に記載の表示装置の製造方法。
  14. 前記封止層の上にレジストを形成し、
    前記レジストをマスクとしたドライエッチングにより、前記隔壁の上方に位置する前記封止層の一部を除去する、
    請求項10に記載の表示装置の製造方法。
  15. 前記レジストをマスクとしたエッチングにより、前記有機層の一部および前記上電極の一部を除去する、
    請求項14に記載の表示装置の製造方法。
  16. 前記リブの厚さは、前記隔壁の高さよりも小さい、
    請求項10に記載の表示装置の製造方法。
  17. 前記リブの厚さは、前記下電極の厚さの1.5倍以上かつ5倍以下である、
    請求項10に記載の表示装置の製造方法。
  18. 前記リブの厚さは、200nm以上かつ600nm以下である、
    請求項10に記載の表示装置の製造方法。
  19. 前記第2リブ層の厚さは、50nm以上かつ100nm以下である、
    請求項10に記載の表示装置の製造方法。
  20. 前記封止層を形成する前に、前記上電極を覆うキャップ層を形成する、
    請求項10に記載の表示装置の製造方法。
JP2022096622A 2022-06-15 2022-06-15 表示装置およびその製造方法 Pending JP2023183147A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022096622A JP2023183147A (ja) 2022-06-15 2022-06-15 表示装置およびその製造方法
US18/327,904 US20230413645A1 (en) 2022-06-15 2023-06-02 Display device and manufacturing method thereof
CN202310702681.5A CN117241614A (zh) 2022-06-15 2023-06-14 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022096622A JP2023183147A (ja) 2022-06-15 2022-06-15 表示装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2023183147A true JP2023183147A (ja) 2023-12-27

Family

ID=89091813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022096622A Pending JP2023183147A (ja) 2022-06-15 2022-06-15 表示装置およびその製造方法

Country Status (3)

Country Link
US (1) US20230413645A1 (ja)
JP (1) JP2023183147A (ja)
CN (1) CN117241614A (ja)

Also Published As

Publication number Publication date
US20230413645A1 (en) 2023-12-21
CN117241614A (zh) 2023-12-15

Similar Documents

Publication Publication Date Title
US20230371314A1 (en) Display device and manufacturing method thereof
JP2023183147A (ja) 表示装置およびその製造方法
US20230345796A1 (en) Display device and manufacturing method thereof
US20230345769A1 (en) Display device and manufacturing method thereof
US20230371344A1 (en) Manufacturing method of display device
JP2024004895A (ja) 表示装置およびその製造方法
US20230225180A1 (en) Method of manufacturing display device
JP2023153632A (ja) 表示装置およびその製造方法
US20240065040A1 (en) Display device
US20230276657A1 (en) Method of manufacturing display device
US20230320172A1 (en) Display device and manufacturing method thereof
US20240065039A1 (en) Display device
JP2023109538A (ja) 表示装置およびその製造方法
CN117320513A (zh) 显示装置及其制造方法
JP2023183144A (ja) 表示装置およびその製造方法
JP2023109537A (ja) 表示装置およびその製造方法
CN118102769A (zh) 显示装置及其制造方法
JP2023146240A (ja) 表示装置の製造方法
JP2023160054A (ja) 表示装置の製造方法
CN117255589A (zh) 显示装置及显示装置的制造方法
JP2024025427A (ja) 表示装置
CN118102807A (zh) 显示装置的制造方法
JP2023120847A (ja) 表示装置
JP2023114833A (ja) 表示装置およびその製造方法
CN117320514A (zh) 显示装置及显示装置的制造方法