JP2024025427A - 表示装置 - Google Patents

Abstract

【課題】 製造工程において歩留まりを向上させることが可能な表示装置を提供する。【解決手段】 実施形態に係る表示装置は、下電極と、前記下電極の一部を覆うとともに前記下電極と重なる開口を有するリブと、前記リブの上に配置された下部と、前記下部の側面から突出する上部と、を有する隔壁と、前記下電極に対向し、金属材料で形成された上電極と、前記下電極と前記上電極の間に位置し、前記下電極と前記上電極の電位差に応じて発光する有機層と、前記上電極を覆う透明な導電層と、を備えている。実施形態の一つの観点によれば、前記下部の側面は、凹部を含み、前記導電層は、前記下部の前記側面のうち、前記凹部の上方に位置する領域に接触している。【選択図】 図５

Description

本発明の実施形態は、表示装置に関する。

近年、表示素子として有機発光ダイオード（ＯＬＥＤ）を適用した表示装置が実用化されている。この表示素子は、下電極と、下電極を覆う有機層と、有機層を覆う上電極とを備えている。

上記のような表示装置を製造するにあたり、信頼性を向上させる技術が必要とされている。

特開２０００－１９５６７７号公報 特開２００４－２０７２１７号公報 特開２００８－１３５３２５号公報 特開２００９－３２６７３号公報 特開２０１０－１１８１９１号公報 国際公開第２０１８／１７９３０８号 米国特許出願公開第２０２２／００７７２５１号明細書 特開２０２０－１７８１３７号公報 特開２０１９－１９７６２１号公報

本発明の目的は、製造工程において歩留まりを向上させることが可能な表示装置を提供することにある。

実施形態に係る表示装置は、下電極と、前記下電極の一部を覆うとともに前記下電極と重なる開口を有するリブと、前記リブの上に配置された下部と、前記下部の側面から突出する上部と、を有する隔壁と、前記下電極に対向し、金属材料で形成された上電極と、前記下電極と前記上電極の間に位置し、前記下電極と前記上電極の電位差に応じて発光する有機層と、前記上電極を覆う透明な導電層と、を備えている。

実施形態の一つの観点によれば、前記下部の側面は、凹部を含み、前記導電層は、前記下部の前記側面のうち、前記凹部の上方に位置する領域に接触している。

実施形態の他の観点によれば、前記下部は、第１金属層と、前記第１金属層の上に配置された第２金属層とを含み、前記導電層は、前記第２金属層の側面に接触している。

実施形態のさらに他の観点によれば、前記導電層は、有機導電材料で形成され、前記下部の側面に接触している。

図１は、一実施形態に係る表示装置の構成例を示す図である。 図２は、副画素のレイアウトの一例を示す図である。 図３は、図２中のIII－III線に沿う表示装置の概略的な断面図である。 図４は、図２中のIV－IV線に沿う表示装置の概略的な断面図である。 図５は、図２中のV－V線に沿う表示装置の概略的な断面図である。 図６は、図２中のVI－VI線に沿う表示装置の概略的な断面図である。 図７は、副画素に適用し得る構造の他の例を示す概略的な断面図である。 図８は、表示装置の製造方法の一例を示すフローチャートである。 図９は、表示装置の製造工程の一部を示す概略的な断面図である。 図１０は、図９に続く製造工程を示す概略的な断面図である。 図１１は、導電層等の蒸着方法を示す模式図である。 図１２は、図１０に続く製造工程を示す概略的な断面図である。 図１３は、図１２に続く製造工程を示す概略的な断面図である。 図１４は、図１３に続く製造工程を示す概略的な断面図である。 図１５は、図１４に続く製造工程を示す概略的な断面図である。 図１６は、図１５に続く製造工程を示す概略的な断面図である。 図１７は、図１６に続く製造工程を示す概略的な断面図である。

一実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

なお、図面には、必要に応じて理解を容易にするために、互いに直交するＸ軸、Ｙ軸およびＺ軸を記載する。Ｘ軸に沿った方向を第１方向Ｘと称し、Ｙ軸に沿った方向を第２方向Ｙと称し、Ｚ軸に沿った方向を第３方向Ｚと称する。第３方向Ｚと平行に各種要素を見ることを平面視という。

本実施形態に係る表示装置は、表示素子として有機発光ダイオード（ＯＬＥＤ）を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末等に搭載され得る。

図１は、本実施形態に係る表示装置ＤＳＰの構成例を示す図である。表示装置ＤＳＰは、絶縁性の基板１０の上に、画像を表示する表示領域ＤＡと、表示領域ＤＡの周辺の周辺領域ＳＡとを有している。基板１０は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。

本実施形態においては、平面視における基板１０の形状が長方形である。ただし、基板１０の平面視における形状は長方形に限らず、正方形、円形あるいは楕円形などの他の形状であってもよい。

表示領域ＤＡは、第１方向Ｘおよび第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。画素ＰＸは、複数の副画素ＳＰを含む。一例では、画素ＰＸは、青色の副画素ＳＰ１（第１副画素）、緑色の副画素ＳＰ２（第２副画素）および赤色の副画素ＳＰ３（第３副画素）を含む。なお、画素ＰＸは、副画素ＳＰ１，ＳＰ２，ＳＰ３とともに、あるいは副画素ＳＰ１，ＳＰ２，ＳＰ３のいずれかに代えて、白色などの他の色の副画素ＳＰを含んでもよい。

副画素ＳＰは、画素回路１と、画素回路１によって駆動される表示素子ＤＥとを備えている。画素回路１は、画素スイッチ２と、駆動トランジスタ３と、キャパシタ４とを備えている。画素スイッチ２および駆動トランジスタ３は、例えば薄膜トランジスタにより構成されたスイッチング素子である。

画素スイッチ２のゲート電極は、走査線ＧＬに接続されている。画素スイッチ２のソース電極およびドレイン電極の一方は信号線ＳＬに接続され、他方は駆動トランジスタ３のゲート電極およびキャパシタ４に接続されている。駆動トランジスタ３において、ソース電極およびドレイン電極の一方は電源線ＰＬおよびキャパシタ４に接続され、他方は表示素子ＤＥに接続されている。表示素子ＤＥは、発光素子としての有機発光ダイオード（ＯＬＥＤ）である。

なお、画素回路１の構成は図示した例に限らない。例えば、画素回路１は、より多くの薄膜トランジスタおよびキャパシタを備えてもよい。

図２は、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトの一例を示す図である。図２の例においては、副画素ＳＰ１と副画素ＳＰ２が第１方向Ｘに並んでいる。副画素ＳＰ１と副画素ＳＰ３も第１方向Ｘに並んでいる。さらに、副画素ＳＰ２と副画素ＳＰ３が第２方向Ｙに並んでいる。

副画素ＳＰ１，ＳＰ２，ＳＰ３がこのようなレイアウトである場合、表示領域ＤＡには、副画素ＳＰ２，ＳＰ３が第２方向Ｙに交互に配置された列と、複数の副画素ＳＰ１が第２方向Ｙに繰り返し配置された列とが形成される。これらの列は、第１方向Ｘに交互に並ぶ。

なお、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトは図２の例に限られない。他の一例として、各画素ＰＸにおける副画素ＳＰ１，ＳＰ２，ＳＰ３が第１方向Ｘに順に並んでいてもよい。

表示領域ＤＡには、リブ５および隔壁６が配置されている。リブ５は、副画素ＳＰ１において画素開口ＡＰ１を有し、副画素ＳＰ２において画素開口ＡＰ２を有し、副画素ＳＰ３において画素開口ＡＰ３を有している。

図２の例においては、画素開口ＡＰ１の面積が画素開口ＡＰ２の面積よりも大きい。画素開口ＡＰ１の面積は、画素開口ＡＰ３の面積よりも大きい。さらに、画素開口ＡＰ３の面積は、画素開口ＡＰ２の面積よりも小さい。

隔壁６は、隣り合う副画素ＳＰの境界に配置され、平面視においてリブ５と重なっている。隔壁６は、第１方向Ｘに延びる複数の第１隔壁６ｘと、第２方向Ｙに延びる複数の第２隔壁６ｙとを有している。複数の第１隔壁６ｘは、第２方向Ｙに隣り合う画素開口ＡＰ２，ＡＰ３の間、および、第２方向Ｙに隣り合う２つの画素開口ＡＰ１の間にそれぞれ配置されている。第２隔壁６ｙは、第１方向Ｘに隣り合う画素開口ＡＰ１，ＡＰ２の間、および、第１方向Ｘに隣り合う画素開口ＡＰ１，ＡＰ３の間にそれぞれ配置されている。

図２の例においては、第１隔壁６ｘおよび第２隔壁６ｙが互いに接続されている。これにより、隔壁６は全体として画素開口ＡＰ１，ＡＰ２，ＡＰ３を囲う格子状である。隔壁６は、リブ５と同様に副画素ＳＰ１，ＳＰ２，ＳＰ３において開口を有するということもできる。

副画素ＳＰ１は、画素開口ＡＰ１とそれぞれ重なる下電極ＬＥ１、上電極ＵＥ１および有機層ＯＲ１を備えている。副画素ＳＰ２は、画素開口ＡＰ２とそれぞれ重なる下電極ＬＥ２、上電極ＵＥ２および有機層ＯＲ２を備えている。副画素ＳＰ３は、画素開口ＡＰ３とそれぞれ重なる下電極ＬＥ３、上電極ＵＥ３および有機層ＯＲ３を備えている。

下電極ＬＥ１、上電極ＵＥ１および有機層ＯＲ１は、副画素ＳＰ１の表示素子ＤＥ１を構成する。下電極ＬＥ２、上電極ＵＥ２および有機層ＯＲ２は、副画素ＳＰ２の表示素子ＤＥ２を構成する。下電極ＬＥ３、上電極ＵＥ３および有機層ＯＲ３は、副画素ＳＰ３の表示素子ＤＥ３を構成する。表示素子ＤＥ１，ＤＥ２，ＤＥ３は、後述するキャップ層を含んでもよい。

下電極ＬＥ１は、コンタクトホールＣＨ１を通じて副画素ＳＰ１の画素回路１（図１参照）に接続されている。下電極ＬＥ２は、コンタクトホールＣＨ２を通じて副画素ＳＰ２の画素回路１に接続されている。下電極ＬＥ３は、コンタクトホールＣＨ３を通じて副画素ＳＰ３の画素回路１に接続されている。

図２の例において、コンタクトホールＣＨ２，ＣＨ３は、第２方向Ｙに隣り合う画素開口ＡＰ２，ＡＰ３の間の第１隔壁６ｘと全体的に重なっている。また、コンタクトホールＣＨ１は、第２方向Ｙに隣り合う２つの画素開口ＡＰ１の間の第１隔壁６ｘと全体的に重なっている。他の例として、コンタクトホールＣＨ１，ＣＨ２，ＣＨ３の少なくとも一部が第１隔壁６ｘと重なっていなくてもよい。

図３は、図２中のIII－III線に沿う表示装置ＤＳＰの概略的な断面図である。上述の基板１０の上に回路層１１が配置されている。回路層１１は、図１に示した画素回路１、走査線ＧＬ、信号線ＳＬおよび電源線ＰＬなどの各種回路や配線を含む。

回路層１１は、有機絶縁層１２により覆われている。有機絶縁層１２は、回路層１１により生じる凹凸を平坦化する平坦化膜として機能する。図３の断面には表れていないが、上述のコンタクトホールＣＨ１，ＣＨ２，ＣＨ３はいずれも有機絶縁層１２に設けられている。

下電極ＬＥ１，ＬＥ２，ＬＥ３は、有機絶縁層１２の上に配置されている。リブ５は、有機絶縁層１２および下電極ＬＥ１，ＬＥ２，ＬＥ３の上に配置されている。下電極ＬＥ１，ＬＥ２，ＬＥ３の端部は、リブ５により覆われている。

隔壁６は、リブ５の上に配置された導電性を有する下部６１と、下部６１の上に配置された上部６２とを含む。上部６２は、下部６１よりも大きい幅を有している。これにより、図３においては上部６２の両端部が下部６１の側面よりも突出している。このような隔壁６の形状は、オーバーハング状ということもできる。

有機層ＯＲ１は、画素開口ＡＰ１を通じて下電極ＬＥ１を覆っている。上電極ＵＥ１は、有機層ＯＲ１を覆い、下電極ＬＥ１と対向している。有機層ＯＲ２は、画素開口ＡＰ２を通じて下電極ＬＥ２を覆っている。上電極ＵＥ２は、有機層ＯＲ２を覆い、下電極ＬＥ２と対向している。有機層ＯＲ３は、画素開口ＡＰ３を通じて下電極ＬＥ３を覆っている。上電極ＵＥ３は、有機層ＯＲ３を覆い、下電極ＬＥ３と対向している。

副画素ＳＰ１，ＳＰ２，ＳＰ３には、それぞれ導電層ＣＬ１，ＣＬ２，ＣＬ３が配置されている。導電層ＣＬ１は、上電極ＵＥ１を覆っている。導電層ＣＬ２は、上電極ＵＥ２を覆っている。導電層ＣＬ３は、上電極ＵＥ３を覆っている。

また、図３の例において、副画素ＳＰ１，ＳＰ２，ＳＰ３には、それぞれキャップ層ＣＰ１，ＣＰ２，ＣＰ３が配置されている。キャップ層ＣＰ１は、導電層ＣＬ１を覆っている。キャップ層ＣＰ２は、導電層ＣＬ２を覆っている。キャップ層ＣＰ３は、導電層ＣＬ３を覆っている。

さらに、副画素ＳＰ１，ＳＰ２，ＳＰ３には、それぞれ封止層ＳＥ１，ＳＥ２，ＳＥ３が配置されている。封止層ＳＥ１は、副画素ＳＰ１を囲う隔壁６のうち副画素ＳＰ１寄りの部分やキャップ層ＣＰ１を連続的に覆っている。封止層ＳＥ２は、副画素ＳＰ２を囲う隔壁６のうち副画素ＳＰ２寄りの部分やキャップ層ＣＰ２を連続的に覆っている。封止層ＳＥ３は、副画素ＳＰ３を囲う隔壁６のうち副画素ＳＰ３寄りの部分やキャップ層ＣＰ３を連続的に覆っている。

有機層ＯＲ１、上電極ＵＥ１、導電層ＣＬ１およびキャップ層ＣＰ１の一部は、上部６２の上に位置している。当該一部は、有機層ＯＲ１、上電極ＵＥ１、導電層ＣＬ１およびキャップ層ＣＰ１のうちリブ５の上に位置する部分と離間している。同様に、有機層ＯＲ２、上電極ＵＥ２、導電層ＣＬ２およびキャップ層ＣＰ２の一部は上部６２の上に位置し、当該一部は有機層ＯＲ２、上電極ＵＥ２、導電層ＣＬ２およびキャップ層ＣＰ２のうちリブ５の上に位置する部分と離間している。さらに、有機層ＯＲ３、上電極ＵＥ３、導電層ＣＬ３およびキャップ層ＣＰ３の一部は上部６２の上に位置し、当該一部は有機層ＯＲ３、上電極ＵＥ３、導電層ＣＬ３およびキャップ層ＣＰ３のうちリブ５の上に位置する部分と離間している。

図３の例においては、副画素ＳＰ１，ＳＰ２の間の隔壁６上の有機層ＯＲ１、上電極ＵＥ１、導電層ＣＬ１、キャップ層ＣＰ１および封止層ＳＥ１と、当該隔壁６上の有機層ＯＲ２、上電極ＵＥ２、導電層ＣＬ２、キャップ層ＣＰ２および封止層ＳＥ２とが離間している。また、副画素ＳＰ１，ＳＰ３の間の隔壁６上の有機層ＯＲ１、上電極ＵＥ１、導電層ＣＬ１、キャップ層ＣＰ１および封止層ＳＥ１と、当該隔壁６上の有機層ＯＲ３、上電極ＵＥ３、導電層ＣＬ３、キャップ層ＣＰ３および封止層ＳＥ３とが離間している。

封止層ＳＥ１，ＳＥ２，ＳＥ３は、樹脂層１３によって覆われている。樹脂層１３は、封止層１４によって覆われている。さらに、封止層１４は、樹脂層１５によって覆われている。

有機絶縁層１２および樹脂層１３，１５は、有機材料で形成されている。リブ５、封止層ＳＥ１，ＳＥ２，ＳＥ３および封止層１４は、例えばシリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）またはシリコン酸窒化物（ＳｉＯＮ）などの無機材料で形成されている。

下電極ＬＥ１，ＬＥ２，ＬＥ３は、例えば銀（Ａｇ）で形成された中間層と、この中間層の上面および下面をそれぞれ覆う一対の導電性酸化物層とを有している。各導電性酸化物層は、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）またはＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明な導電性酸化物で形成することができる。

有機層ＯＲ１，ＯＲ２，ＯＲ３は、例えば、正孔注入層、正孔輸送層、電子ブロッキング層、発光層、正孔ブロッキング層、電子輸送層および電子注入層の積層構造を有している。

上電極ＵＥ１，ＵＥ２，ＵＥ３は、例えばマグネシウムと銀の合金（ＭｇＡｇ）などの金属材料で形成されている。

導電層ＣＬ１，ＣＬ２，ＣＬ３は、透明な導電材料で形成されている。この導電材料としては、例えば、可視領域の波長の光に対して光透過性を有する有機導電材料を用いることができる。当該有機導電材料の一例としては、芳香環を有する導電性高分子材料等が挙げられる。芳香環を有する導電性高分子材料の一例としては、ポリチオフェンおよびポリアニリン等が挙げられる。あるいは、導電層ＣＬ１，ＣＬ２，ＣＬ３は、導電性の低い透明樹脂材料に、導電性の透明無機材料を含有させた材料で形成されてもよい。

さらに他の例として、導電層ＣＬ１，ＣＬ２，ＣＬ３は、可視領域の波長の光に対して光透過性を有する無機導電材料で形成されてもよい。このような無機導電材料としては、例えばＩＴＯ、ＩＺＯおよびＩＧＺＯを用いることができる。

例えば、下電極ＬＥ１，ＬＥ２，ＬＥ３は、それぞれ表示素子ＤＥ１，ＤＥ２，ＤＥ３のアノードに相当する。また、上電極ＵＥ１，ＵＥ２，ＵＥ３および導電層ＣＬ１，ＣＬ２，ＣＬ３は、それぞれ表示素子ＤＥ１，ＤＥ２，ＤＥ３のカソードに相当する。

キャップ層ＣＰ１，ＣＰ２，ＣＰ３は、導電層ＣＬ１，ＣＬ２，ＣＬ３と屈折率が異なる材料で形成されている。一例では、キャップ層ＣＰ１，ＣＰ２，ＣＰ３の屈折率は、導電層ＣＬ１，ＣＬ２，ＣＬ３の屈折率よりも小さい。このようなキャップ層ＣＰ１，ＣＰ２，ＣＰ３は、例えばフッ化リチウム（ＬｉＦ）で形成することができる。キャップ層ＣＰ１，ＣＰ２，ＣＰ３は、屈折率が異なる複数の材料が積層された多層体であってもよい。

隔壁６には、共通電圧が供給されている。この共通電圧は、下部６１の側面に接触した上電極ＵＥ１，ＵＥ２，ＵＥ３および導電層ＣＬ１，ＣＬ２，ＣＬ３にそれぞれ供給される。下電極ＬＥ１，ＬＥ２，ＬＥ３には、副画素ＳＰ１，ＳＰ２，ＳＰ３がそれぞれ有する画素回路１を通じて画素電圧が供給される。

下電極ＬＥ１と上電極ＵＥ１の間に電位差が形成されると、有機層ＯＲ１の発光層が青色の波長域の光を放つ。下電極ＬＥ２と上電極ＵＥ２の間に電位差が形成されると、有機層ＯＲ２の発光層が緑色の波長域の光を放つ。下電極ＬＥ３と上電極ＵＥ３の間に電位差が形成されると、有機層ＯＲ３の発光層が赤色の波長域の光を放つ。

図４は、図２中のIV－IV線に沿う表示装置ＤＳＰの概略的な断面図であり、副画素ＳＰ１とその周囲の隔壁６（第１隔壁６ｘ）の一部を示している。図５は、図２中のV－V線に沿う表示装置ＤＳＰの概略的な断面図であり、副画素ＳＰ２とその周囲の隔壁６（第１隔壁６ｘ）の一部を示している。図６は、図２中のVI－VI線に沿う表示装置ＤＳＰの概略的な断面図であり、副画素ＳＰ３とその周囲の隔壁６（第１隔壁６ｘ）の一部を示している。なお、図４乃至図６の断面はいずれもＹ－Ｚ平面に沿うものである。また、図４乃至図６においては、基板１０、回路層１１、有機絶縁層１２、樹脂層１３、封止層１４および樹脂層１５を省略している。

図４乃至図６に示すように、隔壁６の下部６１は、第１金属層６１１および第２金属層６１２を含む。第１金属層６１１は、リブ５の上に配置されている。第２金属層６１２は、第１金属層６１１よりも厚く形成され、第１金属層６１１の上に配置されている。

第１金属層６１１は、例えばモリブデン（Ｍｏ）によって形成することができる。第２金属層６１２は、例えばアルミニウム（Ａｌ）によって形成することができる。第２金属層６１２は、アルミニウム－ネオジム（ＡｌＮｄ）などのアルミニウム合金によって形成されてもよいし、アルミニウム層とアルミニウム合金層の積層構造を有してもよい。また、下部６１は、第１金属層６１１を含まなくてもよい。

隔壁６の上部６２は、例えばチタン（Ｔｉ）などの金属材料で形成されている。上部６２は、金属材料とＩＴＯなどの導電性酸化物の積層構造を有してもよい。また、上部６２は、シリコン酸化物などの無機絶縁材料で形成されてもよいし、無機絶縁材料とＩＴＯなどの導電性酸化物の積層構造を有してもよい。

図４に示すように、副画素ＳＰ１に隣接する下部６１は、側面ＳＦ１を有している。側面ＳＦ１は、金属層６１１，６１２の各側面で構成される。図４の例においては、側面ＳＦ１が平坦である。

上電極ＵＥ１は、図４中右方の隔壁６の側面ＳＦ１に接触している。より具体的には、上電極ＵＥ１は、第１金属層６１１の側面を全体的に覆うとともに、第２金属層６１２の側面の一部も覆っている。

導電層ＣＬ１は、上電極ＵＥ１を全体的に覆っている。さらに、導電層ＣＬ１の一方の端部Ｅ１ａは、図４中右方の隔壁６の側面ＳＦ１のうち、上電極ＵＥ１で覆われた部分の上方の領域に接触している。導電層ＣＬ１の他方の端部Ｅ１ｂは、リブ５の上に位置している。すなわち、図４の例において、上電極ＵＥ１および導電層ＣＬ１は、左方の隔壁６の側面ＳＦ１には接触していない。なお、上電極ＵＥ１および導電層ＣＬ１が接触する右方の隔壁６は、図３においてコンタクトホールＣＨ１と重なる第１隔壁６ｘに相当する。

封止層ＳＥ１は、端部Ｅ１ａ，Ｅ１ｂを含む導電層ＣＬ１の全体を覆っている。封止層ＳＥ１は、側面ＳＦ１のうち、導電層ＣＬ１で覆われていない領域に接触している。

図５に示すように、副画素ＳＰ２に隣接する下部６１は、側面ＳＦ２を有している。側面ＳＦ２は、金属層６１１，６１２の各側面で構成される。図５の例においては、第１金属層６１１の側面が第２金属層６１２の側面よりも後退している。これにより、側面ＳＦ２にはリブ５の上面に沿う凹部ＲＳａが形成されている。

図５の例においては、上電極ＵＥ２が左方の隔壁６の側面ＳＦ２に接触していない。他の例として、上電極ＵＥ２が左右の隔壁６の側面ＳＦ２の少なくとも一方に接触してもよい。

導電層ＣＬ２は、上電極ＵＥ２を全体的に覆っている。さらに、導電層ＣＬ２の一方の端部Ｅ２ａは、図５中左方の隔壁６の側面ＳＦ２に接触している。より具体的には、導電層ＣＬ２は、凹部ＲＳａとリブ５の隙間を塞ぐとともに、側面ＳＦ２のうち凹部ＲＳａの上方に位置する領域（第２金属層６１２の側面の一部）に接触している。導電層ＣＬ２および上電極ＵＥ２は、凹部ＲＳａの少なくとも一部を満たしてもよい。

導電層ＣＬ２の他方の端部Ｅ２ｂは、リブ５の上に位置している。すなわち、図５の例において、導電層ＣＬ２は、右方の隔壁６の側面ＳＦ２には接触していない。なお、導電層ＣＬ２が接触する左方の隔壁６は、図３においてコンタクトホールＣＨ２と重なる第１隔壁６ｘに相当する。

封止層ＳＥ２は、端部Ｅ２ａ，Ｅ２ｂを含む導電層ＣＬ２の全体を覆っている。封止層ＳＥ２は、側面ＳＦ２のうち、導電層ＣＬ２で覆われていない領域に接触している。

図６に示すように、副画素ＳＰ３に隣接する下部６１は、側面ＳＦ３を有している。側面ＳＦ３は、金属層６１１，６１２の各側面で構成される。図６の例においては、第１金属層６１１の側面が第２金属層６１２の側面よりも後退している。これにより、側面ＳＦ３にはリブ５の上面に沿う凹部ＲＳｂが形成されている。

図６の例においては、上電極ＵＥ３が右方の隔壁６の側面ＳＦ３に接触していない。他の例として、上電極ＵＥ３が左右の隔壁６の側面ＳＦ３の少なくとも一方に接触してもよい。

導電層ＣＬ３は、上電極ＵＥ３を全体的に覆っている。さらに、導電層ＣＬ３の一方の端部Ｅ３ａは、図６中右方の隔壁６の側面ＳＦ３に接触している。より具体的には、導電層ＣＬ３は、凹部ＲＳｂとリブ５の隙間を塞ぐとともに、側面ＳＦ３のうち凹部ＲＳｂの上方に位置する領域（第２金属層６１２の側面の一部）に接触している。導電層ＣＬ３および上電極ＵＥ３は、凹部ＲＳｂの少なくとも一部を満たしてもよい。

導電層ＣＬ３の他方の端部Ｅ３ｂは、リブ５の上に位置している。すなわち、図５の例において、上電極ＵＥ３および導電層ＣＬ３は、左方の隔壁６の側面ＳＦ３には接触していない。なお、上電極ＵＥ３および導電層ＣＬ３が接触する右方の隔壁６は、図３においてコンタクトホールＣＨ３と重なる第１隔壁６ｘに相当する。

封止層ＳＥ３は、端部Ｅ３ａ，Ｅ３ｂを含む導電層ＣＬ３の全体を覆っている。封止層ＳＥ３は、側面ＳＦ３のうち、導電層ＣＬ３で覆われていない領域に接触している。

図４乃至図６に示すように、上電極ＵＥ１，ＵＥ２，ＵＥ３は、いずれも厚さＴ０を有している。また、導電層ＣＬ１は厚さＴ１を有し、導電層ＣＬ２は厚さＴ２を有し、導電層ＣＬ３は厚さＴ３を有している。なお、厚さＴ０は、上電極ＵＥ１，ＵＥ２，ＵＥ３の各部における厚さの平均値である。同様に、厚さＴ１，Ｔ２，Ｔ３は、それぞれ導電層ＣＬ１，ＣＬ２，ＣＬ３の各部における厚さの平均値である。図４乃至図６の例においては、厚さＴ１，Ｔ２，Ｔ３が厚さＴ０よりも大きい（Ｔ１，Ｔ２，Ｔ３＞Ｔ０）。例えば、厚さＴ１，Ｔ２，Ｔ３は互いに異なるが、これらの少なくとも２つが同等であってもよい。

上述の通り、キャップ層ＣＰ１，ＣＰ２，ＣＰ３の屈折率は、導電層ＣＬ１，ＣＬ２，ＣＬ３の屈折率よりも小さい。キャップ層ＣＰ１および導電層ＣＬ１は、有機層ＯＲ１が発する光の取り出し効率を向上させる光学調整層として機能する。同様に、キャップ層ＣＰ２および導電層ＣＬ２は有機層ＯＲ２が発する光の取り出し効率を向上させる光学調整層として機能し、キャップ層ＣＰ３および導電層ＣＬ３は有機層ＯＲ３が発する光の取り出し効率を向上させる光学調整層として機能する。

図４乃至図６の例においては、厚さＴ２が厚さＴ１よりも大きく、厚さＴ３が厚さＴ２よりも大きい（Ｔ１＜Ｔ２＜Ｔ３）。このように、導電層ＣＬ１，ＣＬ２，ＣＬ３の厚さを異ならせることで、有機層ＯＲ１，ＯＲ２，ＯＲ３が発する光の色（波長）に応じた良好な光取り出し効率を実現できる。

図５に示すように、凹部ＲＳａは、深さＤａを有している。また、図６に示すように、凹部ＲＳｂは、深さＤｂを有している。例えば、深さＤｂは深さＤａよりも大きい（Ｄａ＜Ｄｂ）。なお、図５の左右の隔壁６における凹部ＲＳａの深さが異なってもよい。同様に、図６の左右の隔壁６における凹部ＲＳｂの深さが異なってもよい。

なお、副画素ＳＰ１，ＳＰ２，ＳＰ３の構造は、図４乃至図６に示すものに限られない。
図７は、副画素ＳＰ１に適用し得る構造の他の例を示す概略的な断面図である。この例においては、上電極ＵＥ１および導電層ＣＬ１が左右の隔壁６（第１隔壁６ｘ）の側面ＳＦ１に接触している。この構成に代えて、上電極ＵＥ１が左右の隔壁６の側面ＳＦ１に接触せず、導電層ＣＬ１だけがこれら側面ＳＦ１に接触してもよい。

副画素ＳＰ２，ＳＰ３の構造についても図７と同様に変形し得る。すなわち、導電層ＣＬ２は、図５に示した左右の隔壁６の側面ＳＦ２に接触してもよい。また、導電層ＣＬ３は、図６に示した左右の隔壁６の側面ＳＦ３に接触してもよい。

続いて、表示装置ＤＳＰの製造方法について説明する。
図８は、表示装置ＤＳＰの製造方法の一例を示すフローチャートである。図９乃至図１７は、それぞれ表示装置ＤＳＰの製造工程の一部を示す概略的な断面図である。図９乃至図１７においては、基板１０および回路層１１等を省略している。

表示装置ＤＳＰの製造においては、先ず基板１０の上に回路層１１および有機絶縁層１２が形成される（工程Ｐ１）。

工程Ｐ１の後、図９に示すように、有機絶縁層１２の上に下電極ＬＥ１，ＬＥ２，ＬＥ３が形成され（工程Ｐ２）、下電極ＬＥ１，ＬＥ２，ＬＥ３を覆うリブ５が形成され（工程Ｐ３）、リブ５の上に隔壁６が形成される（工程Ｐ４）。画素開口ＡＰ１，ＡＰ２，ＡＰ３は、工程Ｐ４の前に形成されてもよいし、工程Ｐ４の後に形成されてもよい。

工程Ｐ４の後、表示素子ＤＥ１，ＤＥ２，ＤＥ３を形成するための工程が実施される。本実施形態においては、表示素子ＤＥ１が最初に形成され、表示素子ＤＥ２が次に形成され、表示素子ＤＥ３が最後に形成される場合を想定する。ただし、表示素子ＤＥ１，ＤＥ２，ＤＥ３の形成順はこの例に限られない。

表示素子ＤＥ１の形成にあたっては、先ず図１０に示すように、画素開口ＡＰ１を通じて下電極ＬＥ１に接触する有機層ＯＲ１、有機層ＯＲ１を覆う上電極ＵＥ１、上電極ＵＥ１を覆う導電層ＣＬ１、導電層ＣＬ１を覆うキャップ層ＣＰ１が蒸着によって順に形成されるとともに、キャップ層ＣＰ１や隔壁６を連続的に覆う封止層ＳＥ１がＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成される（工程Ｐ５）。

これら有機層ＯＲ１、上電極ＵＥ１、導電層ＣＬ１、キャップ層ＣＰ１および封止層ＳＥ１は、少なくとも表示領域ＤＡの全体に対して形成され、副画素ＳＰ１だけでなく副画素ＳＰ２，ＳＰ３にも配置されている。有機層ＯＲ１、上電極ＵＥ１、導電層ＣＬ１およびキャップ層ＣＰ１は、オーバーハング状の隔壁６によって分断される。

なお、図１０は例えば図３と同様の断面であり、図１０中の隔壁６はいずれも図２に示した第２隔壁６ｙに相当する。図１０の例においては、上電極ＵＥ１および導電層ＣＬ１がこれら第２隔壁６ｙの下部６１の側面に接触している。他の例として、上電極ＵＥ１および導電層ＣＬ１の少なくとも一方が第２隔壁６ｙの下部６１に接触していなくてもよい。

図４に示したように、上電極ＵＥ１および導電層ＣＬ１は、副画素ＳＰ１に隣接する第１隔壁６ｘの少なくとも一方の側面ＳＦ１に接触する。
図１１は、このような副画素ＳＰ１の構造を得るための蒸着方法を示す模式図である。ここでは一例として、導電層ＣＬ１が蒸着源１００のノズルＮからの蒸着材料Ｍによって形成される様子を示している。蒸着源１００と蒸着対象の基板は、例えば第２方向Ｙと平行な搬送方向ＴＤに沿って相対的に移動される。

蒸着材料Ｍは、ノズルＮから拡がりをもって放射される。蒸着材料Ｍの放射方向ＲＤ（あるいはノズルＮの延出方向）は、図１１中右方の隔壁６（コンタクトホールＣＨ１と重なる第１隔壁６ｘ）を向くように第３方向Ｚに対して傾斜している。そのため、蒸着材料Ｍが当該右方の隔壁６の側面ＳＦ１に良好に付着する。一方で、図１１中左方の隔壁６の側面ＳＦ１に向かう蒸着材料Ｍは上部６２によって遮られるため、この側面ＳＦ１には蒸着材料Ｍが付着しにくい。

なお、有機層ＯＲ１、上電極ＵＥ１およびキャップ層ＣＰ１も同様の蒸着方法で形成される。したがって、有機層ＯＲ１、上電極ＵＥ１、導電層ＣＬ１およびキャップ層ＣＰ１は、図４に示したように、Ｙ－Ｚ断面においては副画素ＳＰ１内で片寄って配置される。

図１１の蒸着方法を用いれば、導電層ＣＬ１または上電極ＵＥ１が一方の隔壁６の側面ＳＦ１に良好に付着する。そのため、上電極ＵＥ１および導電層ＣＬ１と隔壁６の安定した導通を確保することができる。

図８のフローチャートにおいて、工程Ｐ５の後、有機層ＯＲ１、上電極ＵＥ１、導電層ＣＬ１、キャップ層ＣＰ１および封止層ＳＥ１がパターニングされる（工程Ｐ６）。このパターニングにおいては、図１２に示すように、封止層ＳＥ１の上にレジストＲが配置される。レジストＲは、副画素ＳＰ１とその周囲の隔壁６の一部を覆っている。

その後、レジストＲをマスクとしたドライエッチングにより、図１３に示すように封止層ＳＥ１のうちレジストＲから露出した部分が除去される。具体的には、封止層ＳＥ１のうち、下電極ＬＥ１の上方に位置する部分が残される。残された封止層ＳＥ１の一部は、副画素ＳＰ１を囲う隔壁６の上に位置している。

続いて、レジストＲをマスクとしたエッチングにより、図１４に示すように有機層ＯＲ１、上電極ＵＥ１、導電層ＣＬ１およびキャップ層ＣＰ１のうちレジストＲから露出した部分が除去される。例えば、当該エッチングは、キャップ層ＣＰ１、導電層ＣＬ１、上電極ＵＥ１および有機層ＯＲ１に対して順に実施されるウェットエッチングやドライエッチングを含む。

例えば、このようなパターニングのうちのウェットエッチングにおいて、隔壁６の一部がダメージを受け得る。上述のように第１金属層６１１がモリブデンを含み、第２金属層６１２がアルミニウムを含むような場合には、ウェットエッチングにより主に第１金属層６１１が侵食される。その結果、図１４において拡大して示すように、副画素ＳＰ２に隣接する隔壁６の側面ＳＦ２に凹部ＲＳａが形成され、副画素ＳＰ３に隣接する隔壁６の側面ＳＦ３に凹部ＲＳｂが形成され得る。なお、この時点においては、凹部ＲＳａ，ＲＳｂがいずれも同程度の深さ（Ｄａ）を有している。

図１４に示した工程の後、レジストＲが除去される。これにより、図１５に示すように、副画素ＳＰ１に表示素子ＤＥ１および封止層ＳＥ１が形成され、副画素ＳＰ２，ＳＰ３に表示素子や封止層が形成されていない基板を得ることができる。

表示素子ＤＥ２は、表示素子ＤＥ１と同様の手順で形成される。すなわち、工程Ｐ６の後、画素開口ＡＰ２を通じて下電極ＬＥ２に接触する有機層ＯＲ２、有機層ＯＲ２を覆う上電極ＵＥ２、上電極ＵＥ２を覆う導電層ＣＬ２、導電層ＣＬ２を覆うキャップ層ＣＰ２が蒸着によって順に形成されるとともに、キャップ層ＣＰ２や隔壁６を連続的に覆う封止層ＳＥ２がＣＶＤによって形成される（工程Ｐ７）。これら有機層ＯＲ２、上電極ＵＥ２、導電層ＣＬ２、キャップ層ＣＰ２および封止層ＳＥ２は、少なくとも表示領域ＤＡの全体に対して形成され、副画素ＳＰ２だけでなく副画素ＳＰ１，ＳＰ３にも配置される。

有機層ＯＲ２、上電極ＵＥ２、導電層ＣＬ２およびキャップ層ＣＰ２の蒸着方法は、図１１を用いて説明した方法と同様である。ただし、蒸着源１００を傾ける方向は、図１１の例とは反対である。これにより、Ｙ－Ｚ断面においては、図５に示したものと同様の構造を得ることができる。

工程Ｐ７の後、有機層ＯＲ２、上電極ＵＥ２、導電層ＣＬ２、キャップ層ＣＰ２および封止層ＳＥ２がウェットエッチングやドライエッチングによりパターニングされる（工程Ｐ８）。このパターニングの流れは工程Ｐ６と同様である。

工程Ｐ８を経ると、図１６に示すように、副画素ＳＰ１に表示素子ＤＥ１および封止層ＳＥ１が形成され、副画素ＳＰ２に表示素子ＤＥ２および封止層ＳＥ２が形成され、副画素ＳＰ３に表示素子や封止層が形成されていない基板を得ることができる。

なお、副画素ＳＰ３に隣接する隔壁６の側面ＳＦ３は、工程Ｐ８に含まれるエッチングによってダメージを受け得る。具体的には、図１６において拡大して示すように、第１金属層６１１が図１４に示した状態からさらに侵食される。これにより、凹部ＲＳｂが側面ＳＦ２の凹部ＲＳａよりも大きい深さ（Ｄｂ）を有することとなる。

凹部ＲＳａが形成されている場合、図１６に示すように、上電極ＵＥ２が側面ＳＦ２に接触しないか、接触しても凹部ＲＳａの位置で途切れてしまう可能性がある。この場合であっても、上電極ＵＥ２よりも厚い導電層ＣＬ２が凹部ＲＳａで途切れることなく側面ＳＦ２に接触する。

表示素子ＤＥ３は、表示素子ＤＥ１，ＤＥ２と同様の手順で形成される。すなわち、工程Ｐ８の後、画素開口ＡＰ３を通じて下電極ＬＥ３に接触する有機層ＯＲ３、有機層ＯＲ３を覆う上電極ＵＥ３、上電極ＵＥ３を覆う導電層ＣＬ３、導電層ＣＬ３を覆うキャップ層ＣＰ３が蒸着によって順に形成されるとともに、キャップ層ＣＰ３や隔壁６を連続的に覆う封止層ＳＥ３がＣＶＤによって形成される（工程Ｐ９）。これら有機層ＯＲ３、上電極ＵＥ３、導電層ＣＬ３、キャップ層ＣＰ３および封止層ＳＥ３は、少なくとも表示領域ＤＡの全体に対して形成され、副画素ＳＰ３だけでなく副画素ＳＰ１，ＳＰ２にも配置される。

有機層ＯＲ３、上電極ＵＥ３、導電層ＣＬ３およびキャップ層ＣＰ３の蒸着方法は、図１１を用いて説明した方法と同様である。これにより、Ｙ－Ｚ断面においては、図６に示したものと同様の構造を得ることができる。

工程Ｐ９の後、有機層ＯＲ３、上電極ＵＥ３、導電層ＣＬ３、キャップ層ＣＰ３および封止層ＳＥ３がウェットエッチングやドライエッチングによりパターニングされる（工程Ｐ１０）。このパターニングの流れは工程Ｐ６，Ｐ８と同様である。

工程Ｐ１０を経ると、図１７に示すように、副画素ＳＰ１に表示素子ＤＥ１および封止層ＳＥ１が形成され、副画素ＳＰ２に表示素子ＤＥ２および封止層ＳＥ２が形成され、副画素ＳＰ３に表示素子ＤＥ３および封止層ＳＥ３が形成された基板を得ることができる。

凹部ＲＳｂが形成されている場合、図１７に拡大して示すように、上電極ＵＥ３が側面ＳＦ３に接触しないか、接触しても凹部ＲＳｂの位置で途切れてしまう可能性がある。この場合であっても、上電極ＵＥ３よりも厚い導電層ＣＬ３が凹部ＲＳｂで途切れることなく側面ＳＦ３に接触する。

表示素子ＤＥ１，ＤＥ２，ＤＥ３および封止層ＳＥ１，ＳＥ２，ＳＥ３が形成された後、図３に示した樹脂層１３、封止層１４および樹脂層１５が順に形成される（工程Ｐ１１）。これにより、表示装置ＤＳＰが完成する。

以上の本実施形態においては、マグネシウムと銀の合金などの金属材料で形成された上電極ＵＥ１，ＵＥ２，ＵＥ３の上にそれぞれ導電層ＣＬ１，ＣＬ２，ＣＬ３が形成されている。これにより、導電層ＣＬ１，ＣＬ２，ＣＬ３がない場合に比べ、表示素子ＤＥ１，ＤＥ２，ＤＥ３のカソードの膜厚（上電極ＵＥ１，ＵＥ２，ＵＥ３と導電層ＣＬ１，ＣＬ２，ＣＬ３の合計膜厚）が増加し、電気抵抗を低減することができる。

また、導電層ＣＬ１，ＣＬ２，ＣＬ３がない場合、仮に上電極ＵＥ１，ＵＥ２，ＵＥ３がリブ５の段差などで途切れると、上電極ＵＥ１，ＵＥ２，ＵＥ３の全体に共通電圧を印加できない可能性がある。これに対し、上電極ＵＥ１，ＵＥ２，ＵＥ３よりも厚い導電層ＣＬ１，ＣＬ２，ＣＬ３が設けられていれば、上電極ＵＥ１，ＵＥ２，ＵＥ３が途切れた場合であっても、その全体に対して良好に共通電圧を印加することができる。導電層ＣＬ１，ＣＬ２，ＣＬ３が上述の有機導電材料で形成されていれば、無機材料に比べて損傷しにくいためより好適である。

また、図５および図６に示したように隔壁６の側面ＳＦ２，ＳＦ３に凹部ＲＳａ，ＲＳｂが形成される場合には、上電極ＵＥ２，ＵＥ３が側面ＳＦ２，ＳＦ３に接触しないか、接触しても凹部ＲＳａ，ＲＳｂによって途切れてしまう可能性がある。このような場合であっても、導電層ＣＬ２，ＣＬ３がそれぞれ側面ＳＦ２，ＳＦ３に接触していれば、上電極ＵＥ２，ＵＥ３と隔壁６を良好に導通させることができる。

また、上述したように導電層ＣＬ１，ＣＬ２，ＣＬ３に光学調整層の一部としての役割を担わせることで、光学調整のための別途の層を設ける場合に比べ製造コストを低減することが可能となる。
ここで例示した他にも、本実施形態からは種々の好適な効果を得ることができる。

以上、本発明の実施形態として説明した表示装置およびその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての表示装置およびその製造方法も、本発明の要旨を包含する限り本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

ＤＳＰ…表示装置、ＤＡ…表示領域、ＰＸ…画素、ＳＰ１，ＳＰ２，ＳＰ３…副画素、ＬＥ１，ＬＥ２，ＬＥ３…下電極、ＯＲ１，ＯＲ２，ＯＲ３…有機層、ＵＥ１，ＵＥ２，ＵＥ３…上電極、ＣＬ１，ＣＬ２，ＣＬ３…導電層、ＣＰ１，ＣＰ２，ＣＰ３…キャップ層、ＳＥ１，ＳＥ２，ＳＥ３…封止層、ＤＥ１，ＤＥ２，ＤＥ３…表示素子、５…リブ、６…隔壁、６１…隔壁の下部、６２…隔壁の上部。

Claims (10)

1. 下電極と、
   前記下電極の一部を覆うとともに前記下電極と重なる開口を有するリブと、
   前記リブの上に配置された下部と、前記下部の側面から突出する上部と、を有する隔壁と、
   前記下電極に対向し、金属材料で形成された上電極と、
   前記下電極と前記上電極の間に位置し、前記下電極と前記上電極の電位差に応じて発光する有機層と、
   前記上電極を覆う透明な導電層と、を備え、
   前記下部の側面は、凹部を含み、
   前記導電層は、前記下部の前記側面のうち、前記凹部の上方に位置する領域に接触している、
   表示装置。
2. 前記凹部は、前記リブの上面に沿って形成され、
   前記導電層は、前記凹部と前記リブの隙間を塞いでいる、
   請求項１に記載の表示装置。
3. 下電極と、
   前記下電極の一部を覆うとともに前記下電極と重なる開口を有するリブと、
   前記リブの上に配置された下部と、前記下部の側面から突出する上部と、を有する隔壁と、
   前記下電極に対向し、金属材料で形成された上電極と、
   前記下電極と前記上電極の間に位置し、前記下電極と前記上電極の電位差に応じて発光する有機層と、
   前記上電極を覆う透明な導電層と、を備え、
   前記下部は、第１金属層と、前記第１金属層の上に配置された第２金属層と、を含み、
   前記導電層は、前記第２金属層の側面に接触している、
   表示装置。
4. 前記第１金属層の側面は、前記第２金属層の前記側面よりも後退している、
   請求項３に記載の表示装置。
5. 下電極と、
   前記下電極の一部を覆うとともに前記下電極と重なる開口を有するリブと、
   前記リブの上に配置された下部と、前記下部の側面から突出する上部と、を有する隔壁と、
   前記下電極に対向し、金属材料で形成された上電極と、
   前記下電極と前記上電極の間に位置し、前記下電極と前記上電極の電位差に応じて発光する有機層と、
   前記上電極を覆う透明な導電層と、を備え、
   前記導電層は、有機導電材料で形成され、前記下部の側面に接触している、
   表示装置。
6. 前記導電層は、前記上電極よりも厚い、
   請求項１乃至５のうちいずれか１項に記載の表示装置。
7. 前記導電層を覆うキャップ層をさらに備え、
   前記導電層と前記キャップ層の屈折率が異なる、
   請求項１乃至５のうちいずれか１項に記載の表示装置。
8. 前記キャップ層の上に配置された封止層をさらに備え、
   前記封止層は、前記導電層の端部を覆っている、
   請求項７に記載の表示装置。
9. 前記下電極、前記有機層、前記上電極および前記導電層をそれぞれ含む第１副画素、第２副画素および第３副画素を備え、
   前記第１副画素、前記第２副画素および前記第３副画素のそれぞれの前記導電層の厚さが異なる、
   請求項１乃至５のうちいずれか１項に記載の表示装置。
10. 前記第１副画素の前記有機層は、前記第１副画素の前記下電極と前記上電極の電位差に応じて青色の光を放ち、
    前記第２副画素の前記有機層は、前記第２副画素の前記下電極と前記上電極の電位差に応じて緑色の光を放ち、
    前記第３副画素の前記有機層は、前記第３副画素の前記下電極と前記上電極の電位差に応じて赤色の光を放ち、
    前記第２副画素の前記導電層は、前記第１副画素の前記導電層よりも厚く、
    前記第３副画素の前記導電層は、前記第２副画素の前記導電層よりも厚い、
    請求項９に記載の表示装置。

Images