JP2024027926A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2024027926A
JP2024027926A JP2022131126A JP2022131126A JP2024027926A JP 2024027926 A JP2024027926 A JP 2024027926A JP 2022131126 A JP2022131126 A JP 2022131126A JP 2022131126 A JP2022131126 A JP 2022131126A JP 2024027926 A JP2024027926 A JP 2024027926A
Authority
JP
Japan
Prior art keywords
organic layer
pixel
layer
rib
covers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022131126A
Other languages
English (en)
Inventor
直樹 汐見
Naoki Shiomi
淳 羽成
Atsushi Hanari
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2022131126A priority Critical patent/JP2024027926A/ja
Priority to CN202311018381.1A priority patent/CN117596983A/zh
Priority to US18/450,423 priority patent/US20240065039A1/en
Publication of JP2024027926A publication Critical patent/JP2024027926A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80518Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80521Cathodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80522Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80524Transparent cathodes, e.g. comprising thin metal layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10Transparent electrodes, e.g. using graphene
    • H10K2102/101Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 製造工程の歩留まりを向上させることが可能な表示装置を提供する。【解決手段】 実施形態に係る表示装置は、下電極と、前記下電極と重なる画素開口を有するリブと、前記リブの上に配置された下部および前記下部の側面から突出した上部を含む隔壁と、前記画素開口を通じて前記下電極を覆い、電圧の印加に応じて発光する有機層と、前記有機層を覆うとともに、前記下部の側面に接触する上電極と、を備えている。前記リブは、前記画素開口を囲うとともに前記画素開口に近づくに連れて厚さが減少するテーパ部を有している。前記有機層は、前記リブの上に位置する端部と、前記端部に近づくに連れて厚さが減少する減厚部とを有している。さらに、前記減厚部は、前記テーパ部の少なくとも一部を覆っている。【選択図】 図7

Description

本発明の実施形態は、表示装置に関する。
近年、表示素子として有機発光ダイオード(OLED)を適用した表示装置が実用化されている。この表示素子は、下電極と、下電極を覆う有機層と、有機層を覆う上電極とを備えている。
上記のような表示装置を製造するにあたり、製造工程の歩留まり向上させる技術が必要とされている。
特開2000-195677号公報 特開2004-207217号公報 特開2008-135325号公報 特開2009-32673号公報 特開2010-118191号公報 国際公開第2018/179308号 米国特許出願公開第2022/0077251号明細書
本発明の目的は、製造工程の歩留まりを向上させることが可能な表示装置を提供することにある。
実施形態に係る表示装置は、下電極と、前記下電極と重なる画素開口を有するリブと、前記リブの上に配置された下部および前記下部の側面から突出した上部を含む隔壁と、前記画素開口を通じて前記下電極を覆い、電圧の印加に応じて発光する有機層と、前記有機層を覆うとともに、前記下部の側面に接触する上電極と、を備えている。前記リブは、前記画素開口を囲うとともに前記画素開口に近づくに連れて厚さが減少するテーパ部を有している。前記有機層は、前記リブの上に位置する端部と、前記端部に近づくに連れて厚さが減少する減厚部とを有している。さらに、前記減厚部は、前記テーパ部の少なくとも一部を覆っている。
実施形態の他の観点によれば、表示装置は、第1下電極と、第2下電極と、前記第1下電極と重なる第1画素開口および前記第2下電極と重なる第2画素開口を有するリブと、前記第1画素開口と前記第2画素開口の間において前記リブの上に配置された下部および前記下部の側面から突出した上部を含む隔壁と、前記第1画素開口を通じて前記第1下電極を覆い、電圧の印加に応じて発光する第1有機層と、前記第2画素開口を通じて前記第2下電極を覆い、電圧の印加に応じて発光する第2有機層と、前記第1有機層を覆うとともに、前記下部の第1側面に接触する第1上電極と、前記第2有機層を覆うとともに、前記下部の第2側面に接触する第2上電極と、を備えている。さらに、前記第1側面と前記第1画素開口の間の第1距離と、前記第2側面と前記第2画素開口の間の第2距離とが異なる。
図1は、第1実施形態に係る表示装置の構成例を示す図である。 図2は、副画素のレイアウトの一例を示す図である。 図3は、図2中のIII-III線に沿う表示装置の概略的な断面図である。 図4は、リブおよび隔壁の概略的な平面図である。 図5は、図4中のV-V線に沿う表示装置の概略的な断面図である。 図6は、図4中のVI-VI線に沿う表示装置の概略的な断面図である。 図7は、図4中のVII-VII線に沿う表示装置の概略的な断面図である。 図8は、副画素に適用し得る構造の他の例を示す概略的な断面図である。 図9は、表示装置の製造方法の一例を示すフローチャートである。 図10は、表示装置の製造工程の一部を示す概略的な断面図である。 図11は、図10に続く製造工程を示す概略的な断面図である。 図12は、上電極等の蒸着方法を示す模式図である。 図13は、図11に続く製造工程を示す概略的な断面図である。 図14は、図13に続く製造工程を示す概略的な断面図である。 図15は、図14に続く製造工程を示す概略的な断面図である。 図16は、図15に続く製造工程を示す概略的な断面図である。 図17は、図16に続く製造工程を示す概略的な断面図である。 図18は、実施形態との比較例を示す断面図である。 図19は、第2実施形態におけるリブおよび隔壁の下部の概略的な平面図である。
いくつかの実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
なお、図面には、必要に応じて理解を容易にするために、互いに直交するX軸、Y軸およびZ軸を記載する。X軸に沿った方向を第1方向Xと称し、Y軸に沿った方向を第2方向Yと称し、Z軸に沿った方向を第3方向Zと称する。第3方向Zと平行に各種要素を見ることを平面視という。
各実施形態に係る表示装置は、表示素子として有機発光ダイオード(OLED)を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末等に搭載され得る。
[第1実施形態]
図1は、第1実施形態に係る表示装置DSPの構成例を示す図である。表示装置DSPは、絶縁性の基板10の上に、画像を表示する表示領域DAと、表示領域DAの周辺の周辺領域SAとを有している。基板10は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
本実施形態においては、平面視における基板10の形状が長方形である。ただし、基板10の平面視における形状は長方形に限らず、正方形、円形あるいは楕円形などの他の形状であってもよい。
表示領域DAは、第1方向Xおよび第2方向Yにマトリクス状に配列された複数の画素PXを備えている。画素PXは、複数の副画素SPを含む。一例では、画素PXは、青色の副画素SP1、緑色の副画素SP2および赤色の副画素SP3を含む。なお、画素PXは、副画素SP1,SP2,SP3とともに、あるいは副画素SP1,SP2,SP3のいずれかに代えて、白色などの他の色の副画素SPを含んでもよい。
副画素SPは、画素回路1と、画素回路1によって駆動される表示素子DEとを備えている。画素回路1は、画素スイッチ2と、駆動トランジスタ3と、キャパシタ4とを備えている。画素スイッチ2および駆動トランジスタ3は、例えば薄膜トランジスタにより構成されたスイッチング素子である。
画素スイッチ2のゲート電極は、走査線GLに接続されている。画素スイッチ2のソース電極およびドレイン電極の一方は信号線SLに接続され、他方は駆動トランジスタ3のゲート電極およびキャパシタ4に接続されている。駆動トランジスタ3において、ソース電極およびドレイン電極の一方は電源線PLおよびキャパシタ4に接続され、他方は表示素子DEに接続されている。表示素子DEは、発光素子としての有機発光ダイオード(OLED)である。
なお、画素回路1の構成は図示した例に限らない。例えば、画素回路1は、より多くの薄膜トランジスタおよびキャパシタを備えてもよい。
図2は、副画素SP1,SP2,SP3のレイアウトの一例を示す図である。図2の例においては、副画素SP1と副画素SP2が第1方向Xに並んでいる。副画素SP1と副画素SP3も第1方向Xに並んでいる。さらに、副画素SP2と副画素SP3が第2方向Yに並んでいる。
副画素SP1,SP2,SP3がこのようなレイアウトである場合、表示領域DAには、副画素SP2,SP3が第2方向Yに交互に配置された列と、複数の副画素SP1が第2方向Yに繰り返し配置された列とが形成される。これらの列は、第1方向Xに交互に並ぶ。
なお、副画素SP1,SP2,SP3のレイアウトは図2の例に限られない。他の一例として、各画素PXにおける副画素SP1,SP2,SP3が第1方向Xに順に並んでいてもよい。
表示領域DAには、リブ5および隔壁6が配置されている。リブ5は、副画素SP1において画素開口AP1を有し、副画素SP2において画素開口AP2を有し、副画素SP3において画素開口AP3を有している。
図2の例においては、画素開口AP1の面積が画素開口AP2の面積よりも大きい。画素開口AP1の面積は、画素開口AP3の面積よりも大きい。さらに、画素開口AP3の面積は、画素開口AP2の面積よりも小さい。
隔壁6は、隣り合う副画素SPの境界に配置され、平面視においてリブ5と重なっている。隔壁6は、第1方向Xに延びる複数の第1隔壁6xと、第2方向Yに延びる複数の第2隔壁6yとを有している。複数の第1隔壁6xは、第2方向Yに隣り合う画素開口AP2,AP3の間、および、第2方向Yに隣り合う2つの画素開口AP1の間にそれぞれ配置されている。第2隔壁6yは、第1方向Xに隣り合う画素開口AP1,AP2の間、および、第1方向Xに隣り合う画素開口AP1,AP3の間にそれぞれ配置されている。
図2の例においては、第1隔壁6xおよび第2隔壁6yが互いに接続されている。これにより、隔壁6は全体として画素開口AP1,AP2,AP3を囲う格子状である。隔壁6は、リブ5と同様に副画素SP1,SP2,SP3において開口を有するということもできる。
副画素SP1は、画素開口AP1とそれぞれ重なる下電極LE1、上電極UE1および有機層OR1を備えている。副画素SP2は、画素開口AP2とそれぞれ重なる下電極LE2、上電極UE2および有機層OR2を備えている。副画素SP3は、画素開口AP3とそれぞれ重なる下電極LE3、上電極UE3および有機層OR3を備えている。
下電極LE1、上電極UE1および有機層OR1は、副画素SP1の表示素子DE1を構成する。下電極LE2、上電極UE2および有機層OR2は、副画素SP2の表示素子DE2を構成する。下電極LE3、上電極UE3および有機層OR3は、副画素SP3の表示素子DE3を構成する。表示素子DE1,DE2,DE3は、後述するキャップ層を含んでもよい。
下電極LE1は、コンタクトホールCH1を通じて副画素SP1の画素回路1(図1参照)に接続されている。下電極LE2は、コンタクトホールCH2を通じて副画素SP2の画素回路1に接続されている。下電極LE3は、コンタクトホールCH3を通じて副画素SP3の画素回路1に接続されている。
図2の例において、コンタクトホールCH2,CH3は、第2方向Yに隣り合う画素開口AP2,AP3の間の第1隔壁6xと全体的に重なっている。また、コンタクトホールCH1は、第2方向Yに隣り合う2つの画素開口AP1の間の第1隔壁6xと全体的に重なっている。他の例として、コンタクトホールCH1,CH2,CH3の少なくとも一部が第1隔壁6xと重なっていなくてもよい。
図3は、図2中のIII-III線に沿う表示装置DSPの概略的な断面図である。上述の基板10の上に回路層11が配置されている。回路層11は、図1に示した画素回路1、走査線GL、信号線SLおよび電源線PLなどの各種回路や配線を含む。
回路層11は、有機絶縁層12により覆われている。有機絶縁層12は、回路層11により生じる凹凸を平坦化する平坦化膜として機能する。図3の断面には表れていないが、上述のコンタクトホールCH1,CH2,CH3はいずれも有機絶縁層12に設けられている。
下電極LE1,LE2,LE3は、有機絶縁層12の上に配置されている。リブ5は、有機絶縁層12および下電極LE1,LE2,LE3の上に配置されている。下電極LE1,LE2,LE3の端部は、リブ5により覆われている。
隔壁6は、リブ5の上に配置された導電性を有する下部61と、下部61の上に配置された上部62とを含む。上部62は、下部61よりも大きい幅を有している。これにより、図3においては上部62の両端部が下部61の側面よりも突出している。このような隔壁6の形状は、オーバーハング状と呼ばれる。
有機層OR1は、画素開口AP1を通じて下電極LE1を覆っている。上電極UE1は、有機層OR1を覆い、下電極LE1と対向している。有機層OR2は、画素開口AP2を通じて下電極LE2を覆っている。上電極UE2は、有機層OR2を覆い、下電極LE2と対向している。有機層OR3は、画素開口AP3を通じて下電極LE3を覆っている。上電極UE3は、有機層OR3を覆い、下電極LE3と対向している。
図3の例において、副画素SP1,SP2,SP3には、それぞれキャップ層CP1,CP2,CP3が配置されている。キャップ層CP1は、上電極UE1を覆っている。キャップ層CP2は、上電極UE2を覆っている。キャップ層CP3は、上電極UE3を覆っている。
さらに、副画素SP1,SP2,SP3には、それぞれ封止層SE1,SE2,SE3が配置されている。封止層SE1は、副画素SP1を囲う隔壁6のうち副画素SP1寄りの部分やキャップ層CP1を連続的に覆っている。封止層SE2は、副画素SP2を囲う隔壁6のうち副画素SP2寄りの部分やキャップ層CP2を連続的に覆っている。封止層SE3は、副画素SP3を囲う隔壁6のうち副画素SP3寄りの部分やキャップ層CP3を連続的に覆っている。
有機層OR1、上電極UE1およびキャップ層CP1の一部は、上部62の上に位置している。当該一部は、有機層OR1、上電極UE1およびキャップ層CP1のうちリブ5の上に位置する部分と離間している。同様に、有機層OR2、上電極UE2およびキャップ層CP2の一部は上部62の上に位置し、当該一部は有機層OR2、上電極UE2およびキャップ層CP2のうちリブ5の上に位置する部分と離間している。さらに、有機層OR3、上電極UE3およびキャップ層CP3の一部は上部62の上に位置し、当該一部は有機層OR3、上電極UE3およびキャップ層CP3のうちリブ5の上に位置する部分と離間している。
図3の例においては、副画素SP1,SP2の間の隔壁6上の有機層OR1、上電極UE1、キャップ層CP1および封止層SE1と、当該隔壁6上の有機層OR2、上電極UE2、キャップ層CP2および封止層SE2とが離間している。また、副画素SP1,SP3の間の隔壁6上の有機層OR1、上電極UE1、キャップ層CP1および封止層SE1と、当該隔壁6上の有機層OR3、上電極UE3、キャップ層CP3および封止層SE3とが離間している。
封止層SE1,SE2,SE3は、樹脂層13によって覆われている。樹脂層13は、封止層14によって覆われている。さらに、封止層14は、樹脂層15によって覆われている。
有機絶縁層12および樹脂層13,15は、有機材料で形成されている。リブ5、封止層SE1,SE2,SE3および封止層14は、例えばシリコン窒化物(SiNx)、シリコン酸化物(SiOx)またはシリコン酸窒化物(SiON)などの無機材料で形成されている。
下電極LE1,LE2,LE3は、例えば銀(Ag)で形成された中間層と、この中間層の上面および下面をそれぞれ覆う一対の導電性酸化物層とを有している。各導電性酸化物層は、例えばITO(IndiumTin Oxide)、IZO(IndiumZinc Oxide)またはIGZO(IndiumGallium Zinc Oxide)などの透明な導電性酸化物で形成することができる。
有機層OR1,OR2,OR3は、例えば、正孔注入層、正孔輸送層、電子ブロッキング層、発光層、正孔ブロッキング層、電子輸送層および電子注入層の積層構造を有している。有機層OR1,OR2,OR3は、それぞれ複数の発光層を含んでもよい。
上電極UE1,UE2,UE3は、例えばマグネシウムと銀の合金(MgAg)などの金属材料で形成されている。例えば、下電極LE1,LE2,LE3は、それぞれ表示素子DE1,DE2,DE3のアノードに相当する。また、上電極UE1,UE2,UE3は、それぞれ表示素子DE1,DE2,DE3のカソードに相当する。
キャップ層CP1,CP2,CP3は、例えば、透明な複数の薄膜の多層体によって形成されている。多層体は、複数の薄膜として、無機材料によって形成された薄膜および有機材料によって形成された薄膜を含んでもよい。また、これらの複数の薄膜は、互いに異なる屈折率を有している。多層体を構成する薄膜の材料は、上電極UE1,UE2,UE3の材料とは異なり、また、封止層SE1,SE2,SE3の材料とも異なる。なお、キャップ層CP1,CP2,CP3は省略されてもよい。
隔壁6には、共通電圧が供給されている。この共通電圧は、下部61の側面に接触した上電極UE1,UE2,UE3にそれぞれ供給される。下電極LE1,LE2,LE3には、副画素SP1,SP2,SP3がそれぞれ有する画素回路1を通じて画素電圧が供給される。
有機層OR1,OR2,OR3は、電圧の印加に応じて発光する。具体的には、下電極LE1と上電極UE1の間に電位差が形成されると、有機層OR1の発光層が青色の波長域の光を放つ。また、下電極LE2と上電極UE2の間に電位差が形成されると、有機層OR2の発光層が緑色の波長域の光を放つ。また、下電極LE3と上電極UE3の間に電位差が形成されると、有機層OR3の発光層が赤色の波長域の光を放つ。
図4は、リブ5および隔壁6の下部61の概略的な平面図である。下部61は、画素開口AP1を囲う側面SF1と、画素開口AP2を囲う側面SF2と、画素開口AP3を囲う側面SF3とを有している。以下の説明においては、画素開口AP1と側面SF1の間の距離をD1、画素開口AP2と側面SF2の間の距離をD2、画素開口AP3と側面SF3の間の距離をD3と定義する。
本実施形態においては、距離D1,D2,D3が異なる。具体的には、距離D2が距離D1よりも小さく、距離D3が距離D2よりも小さい(D1>D2>D3)。
図4の例においては、画素開口AP1の全周にわたり距離D1が一定であり、画素開口AP2の全周にわたり距離D2が一定であり、画素開口AP3の全周にわたり距離D3が一定である。ただし、この例に限られず、距離D1,D2,D3がそれぞれ画素開口AP1,AP2,AP3の周囲において部分的に異なってもよい。例えば、画素開口AP1と第1隔壁6xの側面SF1の間の距離と、画素開口AP1と第2隔壁6yの側面SF1の間の距離とが異なってもよい。画素開口AP2,AP3についても同様の構成を適用できる。
図5は、図4中のV-V線に沿う表示装置DSPの概略的な断面図であり、副画素SP1とその周囲の隔壁6(第1隔壁6x)の一部を示している。図6は、図4中のVI-VI線に沿う表示装置DSPの概略的な断面図であり、副画素SP2とその周囲の隔壁6(第1隔壁6x)の一部を示している。図7は、図5中のVII-VII線に沿う表示装置DSPの概略的な断面図であり、副画素SP3とその周囲の隔壁6(第1隔壁6x)の一部を示している。なお、図5乃至図7の断面はいずれもY-Z平面に沿うものである。また、図5乃至図7においては、基板10、回路層11、有機絶縁層12、樹脂層13、封止層14および樹脂層15を省略している。
図5乃至図7に示すように、隔壁6の下部61は、第1金属層611および第2金属層612を含む。第1金属層611は、リブ5の上に配置されている。第2金属層612は、第1金属層611よりも厚く形成され、第1金属層611の上に配置されている。
第1金属層611は、例えばモリブデン(Mo)によって形成することができる。第2金属層612は、例えばアルミニウム(Al)によって形成することができる。第2金属層612は、アルミニウム-ネオジム(AlNd)などのアルミニウム合金によって形成されてもよいし、アルミニウム層とアルミニウム合金層の積層構造を有してもよい。また、下部61は、第1金属層611を含まなくてもよい。
隔壁6の上部62は、例えばチタン(Ti)などの金属材料で形成されている。上部62は、金属材料とITOなどの導電性酸化物の積層構造を有してもよい。また、上部62は、シリコン酸化物などの無機絶縁材料で形成されてもよいし、無機絶縁材料とITOなどの導電性酸化物の積層構造を有してもよい。
図5の例において、上電極UE1は、右方の隔壁6の側面SF1に接触し、左方の隔壁6の側面SF1には接触していない。上電極UE1が接触する右方の隔壁6は、図3においてコンタクトホールCH1と重なる第1隔壁6xに相当する。
図6の例において、上電極UE2は、左方の隔壁6の側面SF2に接触し、右方の隔壁6の側面SF2には接触していない。上電極UE2が接触する左方の隔壁6は、図3においてコンタクトホールCH2と重なる第1隔壁6xに相当する。
図7の例において、上電極UE3は、右方の隔壁6の側面SF3に接触し、左方の隔壁6の側面SF3には接触していない。上電極UE3が接触する右方の隔壁6は、図3においてコンタクトホールCH3と重なる第1隔壁6xに相当する。
図5乃至図7に示すように、有機層OR1,OR2,OR3は、それぞれ厚さT1,T2,T3を有している。厚さT1は、有機層OR1のうち画素開口AP1と重なる部分の厚さに相当する。厚さT2は、有機層OR2のうち画素開口AP2と重なる部分の厚さに相当する。厚さT3は、有機層OR3のうち画素開口AP3と重なる部分の厚さに相当する。
本実施形態においては、厚さT1,T2,T3が異なる。具体的には、厚さT2が厚さT1よりも大きく、厚さT3が厚さT2よりも大きい(T1<T2<T3)。厚さT1,T2,T3の値は、有機層OR1,OR2,OR3が発する光の波長に応じて、表示素子DE1,DE2,DE3からの良好な光取り出し効率を実現できるように定められる。一例では、有機層OR1,OR2,OR3が青色、緑色および赤色の波長域の光をそれぞれ放つ場合、厚さT1が200±20nmであり、厚さT2が250±20nmであり、厚さT3が300±20nmである。有機層OR1,OR2,OR3が2つの発光層を備えるいわゆるタンデム構造においても同様の厚さT1,T2,T3を適用できる。
図5の断面において、有機層OR1の端部E1は、リブ5の上に位置している。有機層OR1は、側面SF1や端部E1に近づくに連れて厚さが漸次減少する減厚部SH1を有している。上電極UE1およびキャップ層CP1のうち減厚部SH1の上に位置する部分の厚さも側面SF1に近づくに連れて漸次減少している。
また、リブ5は、画素開口AP1に近づくに連れて厚さが漸次減少するテーパ部TP1を有している。減厚部SH1およびテーパ部TP1は、平面視においては画素開口AP1を囲っている。
減厚部SH1は、全体的に画素開口AP1と側面SF1の間に位置し、その一部が上部62と第3方向Zに重なっている。より具体的には、減厚部SH1は、全体的にテーパ部TP1と側面SF1の間に位置している。すなわち、図5の例においては、減厚部SH1とテーパ部TP1が第3方向Zに重なっていない。減厚部SH1は、画素開口AP1とも重なっていない。
図6の断面において、有機層OR2の端部E2は、リブ5の上に位置している。有機層OR2は、側面SF2や端部E2に近づくに連れて厚さが漸次減少する減厚部SH2を有している。上電極UE2およびキャップ層CP2のうち減厚部SH2の上に位置する部分の厚さも側面SF2に近づくに連れて漸次減少している。
また、リブ5は、画素開口AP2に近づくに連れて厚さが漸次減少するテーパ部TP2を有している。減厚部SH2およびテーパ部TP2は、平面視においては画素開口AP2を囲っている。
減厚部SH2は、全体的に画素開口AP2と側面SF2の間に位置し、その一部が上部62と第3方向Zに重なっている。すなわち、図6の例においては、減厚部SH2が画素開口AP2と重なっていない。一方で、減厚部SH2は、テーパ部TP2と部分的に重なっている。
図7の断面において、有機層OR3の端部E3は、リブ5の上に位置している。有機層OR3は、側面SF3や端部E3に近づくに連れて厚さが漸次減少する減厚部SH3を有している。上電極UE3およびキャップ層CP3のうち減厚部SH3の上に位置する部分の厚さも側面SF3に近づくに連れて漸次減少している。
また、リブ5は、画素開口AP3に近づくに連れて厚さが漸次減少するテーパ部TP3を有している。減厚部SH3およびテーパ部TP3は、平面視においては画素開口AP3を囲っている。
減厚部SH3は、全体的に画素開口AP3と側面SF3の間に位置し、その一部が上部62と第3方向Zに重なっている。すなわち、図7の例においては、減厚部SH3が画素開口AP3と重なっていない。一方で、減厚部SH3は、テーパ部TP3と部分的に重なっている。減厚部SH3とテーパ部TP3が重なる領域の幅は、図6に示した減厚部SH2とテーパ部TP2が重なる領域の幅よりも大きい。
図5乃至図7に示した減厚部SH1,SH2,SH3の幅は、それぞれテーパ部TP1,TP2,TP3の幅よりも大きい。例えば、テーパ部TP1,TP2,TP3の幅は同等である。また、減厚部SH1,SH2,SH3の幅も同等である。
上述したように、本実施形態においては、画素開口AP1と側面SF1の間の距離D1、画素開口AP2と側面SF2の間の距離D2、および、画素開口AP3と側面SF3の間の距離D3が異なり、D1>D2>D3の関係が成立している。減厚部SH1とテーパ部TP1、減厚部SH2とテーパ部TP2、減厚部SH3とテーパ部TP3の重なり具合の相違は、主にこの距離D1,D2,D3の関係に起因している。
有機層OR1のうち画素開口AP1を通じて下電極LE1に接触する部分の厚さが不均一であると、有機層OR1の発光時に輝度むらが生じ得る。そのため、減厚部SH1は、図5の例のように画素開口AP1と重ならないことが好ましい。同様の理由により、図6および図7の例のように、減厚部SH2,SH3は、それぞれ画素開口AP2,AP3と重ならないことが好ましい。
なお、副画素SP1,SP2,SP3の構造は、図5乃至図7に示すものに限られない。
図8は、副画素SP1に適用し得る構造の他の例を示す概略的な断面図である。この例においては、上電極UE1が左右の隔壁6(第1隔壁6x)の側面SF1に接触している。
副画素SP2,SP3の構造についても図8と同様に変形し得る。すなわち、上電極UE2は、図6に示した左右の隔壁6の側面SF2に接触してもよい。また、上電極UE3は、図7に示した左右の隔壁6の側面SF3に接触してもよい。
続いて、表示装置DSPの製造方法について説明する。
図9は、表示装置DSPの製造方法の一例を示すフローチャートである。図10乃至図17は、それぞれ表示装置DSPの製造工程の一部を示す概略的な断面図である。図10乃至図17においては、基板10および回路層11等を省略している。
表示装置DSPの製造においては、先ず基板10の上に回路層11および有機絶縁層12が形成される(工程PR1)。
工程PR1の後、図10に示すように、有機絶縁層12の上に下電極LE1,LE2,LE3が形成され(工程PR2)、下電極LE1,LE2,LE3を覆うリブ5が形成され(工程PR3)、リブ5の上に隔壁6が形成される(工程PR4)。画素開口AP1,AP2,AP3は、工程PR4の前に形成されてもよいし、工程PR4の後に形成されてもよい。
工程PR4の後、表示素子DE1,DE2,DE3を形成するための工程が実施される。本実施形態においては、表示素子DE1が最初に形成され、表示素子DE2が次に形成され、表示素子DE3が最後に形成される場合を想定する。ただし、表示素子DE1,DE2,DE3の形成順はこの例に限られない。
表示素子DE1の形成にあたっては、先ず図11に示すように、画素開口AP1を通じて下電極LE1に接触する有機層OR1、有機層OR1を覆う上電極UE1、上電極UE1を覆うキャップ層CP1が蒸着によって順に形成されるとともに、キャップ層CP1や隔壁6を連続的に覆う封止層SE1がCVD(ChemicalVapor Deposition)によって形成される(工程PR5)。
これら有機層OR1、上電極UE1、キャップ層CP1および封止層SE1は、少なくとも表示領域DAの全体に対して形成され、副画素SP1だけでなく副画素SP2,SP3にも配置されている。有機層OR1、上電極UE1およびキャップ層CP1は、オーバーハング状の隔壁6によって分断される。
なお、図11は例えば図3と同様の断面であり、図11中の隔壁6はいずれも図2に示した第2隔壁6yに相当する。図11の例においては、上電極UE1がこれら第2隔壁6yの下部61の側面に接触している。他の例として、上電極UE1が少なくとも一方の第2隔壁6yの下部61に接触していなくてもよい。
図5に示したように、上電極UE1は、副画素SP1に隣接する第1隔壁6xの少なくとも一方の側面SF1に接触する。
図12は、このような副画素SP1の構造を得るための蒸着方法を示す模式図である。ここでは一例として、上電極UE1が蒸着源100のノズルNからの蒸着材料Mによって形成される様子を示している。蒸着源100と蒸着対象の基板は、例えば第2方向Yと平行な搬送方向TDに沿って相対的に移動される。
蒸着材料Mは、ノズルNから拡がりをもって放射される。蒸着材料Mの放射方向RD(あるいはノズルNの延出方向)は、図12中右方の隔壁6(コンタクトホールCH1と重なる第1隔壁6x)を向くように第3方向Zに対して傾斜している。そのため、蒸着材料Mが当該右方の隔壁6の側面SF1に良好に付着する。一方で、図12中左方の隔壁6の側面SF1に向かう蒸着材料Mは上部62によって遮られるため、この側面SF1には蒸着材料Mが付着しにくい。
図12の蒸着方法を用いれば、上電極UE1が一方の隔壁6の側面SF1に良好に付着する。そのため、上電極UE1と隔壁6の安定した導通を確保することができる。
なお、有機層OR1およびキャップ層CP1も同様の蒸着方法で形成される。したがって、有機層OR1、上電極UE1およびキャップ層CP1は、図5に示したように、Y-Z断面においては副画素SP1内で片寄って配置される。
有機層OR1の蒸着に際しては、上部62やその上に形成されていく有機層OR1自体によって蒸着源100からの蒸着材料Mが遮られる領域が生じる。このような領域において、有機層OR1が薄くなり、上述の減厚部SH1が形成される。
図9のフローチャートにおいて、工程P5の後、有機層OR1、上電極UE1、キャップ層CP1および封止層SE1がパターニングされる(工程PR6)。このパターニングにおいては、図13に示すように、封止層SE1の上にレジストRが配置される。レジストRは、副画素SP1とその周囲の隔壁6の一部を覆っている。
その後、レジストRをマスクとしたエッチングにより、図14に示すように有機層OR1、上電極UE1、キャップ層CP1および封止層SE1のうちレジストRから露出した部分が除去される。例えば、当該エッチングは、封止層SE1、キャップ層CP1、上電極UE1および有機層OR1に対して順に実施されるウェットエッチングやドライエッチングを含む。
図14に示した工程の後、レジストRが除去される。これにより、図15に示すように、副画素SP1に表示素子DE1および封止層SE1が形成され、副画素SP2,SP3に表示素子や封止層が形成されていない基板を得ることができる。
表示素子DE2は、表示素子DE1と同様の手順で形成される。すなわち、工程PR6の後、画素開口AP2を通じて下電極LE2に接触する有機層OR2、有機層OR2を覆う上電極UE2、上電極UE2を覆うキャップ層CP2が蒸着によって順に形成されるとともに、キャップ層CP2や隔壁6を連続的に覆う封止層SE2がCVDによって形成される(工程PR7)。これら有機層OR2、上電極UE2、キャップ層CP2および封止層SE2は、少なくとも表示領域DAの全体に対して形成され、副画素SP2だけでなく副画素SP1,SP3にも配置される。
有機層OR2、上電極UE2およびキャップ層CP2の蒸着方法は、図12を用いて説明した方法と同様である。ただし、蒸着源100を傾ける方向は、図12の例とは反対である。これにより、Y-Z断面においては、図6に示したものと同様の構造を得ることができる。
工程PR7の後、有機層OR2、上電極UE2、キャップ層CP2および封止層SE2がウェットエッチングやドライエッチングによりパターニングされる(工程PR8)。このパターニングの流れは工程PR6と同様である。
工程PR8を経ると、図16に示すように、副画素SP1に表示素子DE1および封止層SE1が形成され、副画素SP2に表示素子DE2および封止層SE2が形成され、副画素SP3に表示素子や封止層が形成されていない基板を得ることができる。
表示素子DE3は、表示素子DE1,DE2と同様の手順で形成される。すなわち、工程PR8の後、画素開口AP3を通じて下電極LE3に接触する有機層OR3、有機層OR3を覆う上電極UE3、上電極UE3を覆うキャップ層CP3が蒸着によって順に形成されるとともに、キャップ層CP3や隔壁6を連続的に覆う封止層SE3がCVDによって形成される(工程PR9)。これら有機層OR3、上電極UE3、キャップ層CP3および封止層SE3は、少なくとも表示領域DAの全体に対して形成され、副画素SP3だけでなく副画素SP1,SP2にも配置される。
有機層OR3、上電極UE3およびキャップ層CP3の蒸着方法は、図12を用いて説明した方法と同様である。これにより、Y-Z断面においては、図7に示したものと同様の構造を得ることができる。
工程PR9の後、有機層OR3、上電極UE3、キャップ層CP3および封止層SE3がウェットエッチングやドライエッチングによりパターニングされる(工程PR10)。このパターニングの流れは工程PR6,P8と同様である。
工程PR10を経ると、図17に示すように、副画素SP1に表示素子DE1および封止層SE1が形成され、副画素SP2に表示素子DE2および封止層SE2が形成され、副画素SP3に表示素子DE3および封止層SE3が形成された基板を得ることができる。
表示素子DE1,DE2,DE3および封止層SE1,SE2,SE3が形成された後、図3に示した樹脂層13、封止層14および樹脂層15が順に形成される(工程PR11)。これにより、表示装置DSPが完成する。
ここで、本実施形態が奏する効果の一例について説明する。
図18は、本実施形態との比較例を示す断面図であり、副画素SP2とその近傍の隔壁6に対して上電極UE2を形成する工程を表している。なお、当該変形例においては、減厚部SH2が全てリブ5の上に位置し、テーパ部TP2と重なっていない。したがって、リブ5の上の位置する有機層OR2にも厚さT2の部分が生じる。
上述の通り、有機層OR2は、有機層OR1に比べて厚く形成される。そのため、隔壁6の近傍においては、上部62と有機層OR2の距離Dが小さい。特に、有機層OR2の厚さT2と隔壁6の高さHの差が小さい場合には、距離Dが大幅に小さくなり得る。
距離Dが小さすぎると、上電極UE2を蒸着する際に、蒸着材料Mが上部62の下方の空間Sに入り込みにくい。そのため、上電極UE2が側面SF2に十分に接触せず、上電極UE2と隔壁6の導通不良を生じる可能性がある。
これに対し、本実施形態においては、図6に示したように、減厚部SH2とテーパ部TP2が重なっている。この場合、リブ5の上に位置する有機層OR2の厚さが全体的に厚さT2未満に低減されるため、距離Dを大きく確保することができる。これにより、蒸着材料Mが空間Sに入り込みやすくなり、側面SF2に良好に接触した上電極UE2を形成することができる。
なお、有機層OR3に関しては、有機層OR2よりもさらに厚く形成されるため、上述の距離Dが小さくなる課題がより顕著となる。これに対し、本実施形態においては、有機層OR3の減厚部SH3がテーパ部TP3と重なっている。しかも、減厚部SH3とテーパ部TP3が重なる領域の幅は、減厚部SH2とテーパ部TP2が重なる領域の幅よりも大きい。このように減厚部SH3とテーパ部TP3が大きく重なることで、上電極UE3の形成時に距離Dを大きく確保でき、隔壁6の側面SF3に良好に接触した上電極UE3を形成することが可能となる。
また、本実施形態においては、隔壁6の側面SF1,SF2,SF3から画素開口AP1,AP2,AP3までの距離D1,D2,D3を異ならせている。これにより、各副画素SP1,SP2,SP3に適した構造を実現することができる。例えば、上述の通り減厚部SH1,SH2,SH3が画素開口AP1,AP2,AP3に重なると輝度むらが生じ得る。この点に関し、本実施形態においては、距離D1が距離D2よりも大きいため、減厚部SH1と画素開口AP1の間に十分なマージンを確保することができる。また、距離D2が距離D3よりも大きいため、減厚部SH2と画素開口AP2の間にも、減厚部SH3と画素開口AP3の間に比べて大きなマージンを確保することができる。
本実施形態に係る構成は、製造工程に要する時間を短縮する際に有利である。例えば、隔壁6の下部61の厚さを薄くすれば、その分、下部61を含む隔壁6を形成する工程時間を短縮できる。一例では、隔壁6の下部61の厚さを500nm以下に抑える場合であっても、本実施形態の構成を適用することにより、製造工程に要する時間を短縮しつつ上電極UE2,UE3と隔壁6の良好な導通を確保可能である。
以上のように、本実施形態の構成によれば、上電極UE2,UE3と隔壁6の導通不良が抑制されるので、表示装置DSPの製造工程の歩留まりが向上する。その他にも、本実施形態からは種々の好適な効果を得ることができる。
[第2実施形態]
第2実施形態について説明する。本実施形態に係る表示装置DSPの構成のうち、特に言及しない部分については第1実施形態と同様のものを適用できる。
図19は、本実施形態に係る表示装置DSPにおけるリブ5および隔壁6の下部61の概略的な平面図である。本実施形態においては、画素開口AP1と側面SF1の間の距離D1、画素開口AP2と側面SF2の間の距離D2、画素開口AP3と側面SF3の間の距離D3が同じである(D1=D2=D3)。
例えば、距離D1,D2,D3は、第1実施形態における距離D3と同等である。この場合において、副画素SP3の断面構造は図7の例と同様である。また、副画素SP2の断面構造も図6の例と概ね同様であるが、減厚部SH2とテーパ部TP2の重なる領域の幅が図6の例よりも増加する。副画素SP1に関しては、図5の例においては減厚部SH1とテーパ部TP1が重なっていなかったが、本実施形態においては減厚部SH3およびテーパ部TP3と同様に重なる。
このように、下部61と画素開口AP1,AP2,AP3の間の距離を最も厚く形成される有機層OR3に適したもので統一した場合であっても、第1実施形態と同じく、上電極UE1,UE2,UE3と下部61の良好な導通を確保できる。
さらに、本実施形態においては、第1実施形態に比べて画素開口AP1,AP2の開口面積が大きく確保されている。そのため、表示素子DE1,DE2における発光領域が大きくなり、副画素SP1,SP2の輝度が向上する。
以上、本発明の実施形態として説明した表示装置およびその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての表示装置およびその製造方法も、本発明の要旨を包含する限り本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述の各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
DSP…表示装置、DA…表示領域、PX…画素、SP1,SP2,SP3…副画素、AP1,AP2,AP3…画素開口、LE1,LE2,LE3…下電極、OR1,OR2,OR3…有機層、UE1,UE2,UE3…上電極、CP1,CP2,CP3…キャップ層、SE1,SE2,SE3…封止層、DE1,DE2,DE3…表示素子、5…リブ、6…隔壁、61…隔壁の下部、62…隔壁の上部。

Claims (10)

  1. 下電極と、
    前記下電極と重なる画素開口を有するリブと、
    前記リブの上に配置された下部および前記下部の側面から突出した上部を含む隔壁と、
    前記画素開口を通じて前記下電極を覆い、電圧の印加に応じて発光する有機層と、
    前記有機層を覆うとともに、前記下部の側面に接触する上電極と、
    を備え、
    前記リブは、前記画素開口を囲うとともに前記画素開口に近づくに連れて厚さが減少するテーパ部を有し、
    前記有機層は、前記リブの上に位置する端部と、前記端部に近づくに連れて厚さが減少する減厚部とを有し、
    前記減厚部は、前記テーパ部の少なくとも一部を覆っている、
    表示装置。
  2. 前記減厚部は、全体的に前記画素開口と前記下部の間に位置している、
    請求項1に記載の表示装置。
  3. 前記減厚部の幅は、前記テーパ部の幅よりも大きい、
    請求項1に記載の表示装置。
  4. 第1下電極と、
    第2下電極と、
    前記第1下電極と重なる第1画素開口および前記第2下電極と重なる第2画素開口を有するリブと、
    前記第1画素開口と前記第2画素開口の間において前記リブの上に配置された下部および前記下部の側面から突出した上部を含む隔壁と、
    前記第1画素開口を通じて前記第1下電極を覆い、電圧の印加に応じて発光する第1有機層と、
    前記第2画素開口を通じて前記第2下電極を覆い、電圧の印加に応じて発光する第2有機層と、
    前記第1有機層を覆うとともに、前記下部の第1側面に接触する第1上電極と、
    前記第2有機層を覆うとともに、前記下部の第2側面に接触する第2上電極と、
    を備え、
    前記第1側面と前記第1画素開口の間の第1距離と、前記第2側面と前記第2画素開口の間の第2距離とが異なる、
    表示装置。
  5. 前記第2有機層は、前記第1有機層よりも厚く、
    前記第2距離は、前記第1距離よりも小さい、
    請求項4に記載の表示装置。
  6. 前記リブは、前記第1画素開口を囲うとともに前記第1画素開口に近づくに連れて厚さが減少する第1テーパ部と、前記第2画素開口を囲うとともに前記第2画素開口に近づくに連れて厚さが減少する第2テーパ部と、を有し、
    前記第1有機層は、前記リブの上に位置する第1端部と、前記第1端部に近づくに連れて厚さが減少する第1減厚部とを有し、
    前記第2有機層は、前記リブの上に位置する第2端部と、前記第2端部に近づくに連れて厚さが減少する第2減厚部とを有し、
    前記第1減厚部は、全体的に前記第1テーパ部と前記第1側面の間に位置し、
    前記第2減厚部は、前記第2テーパ部の少なくとも一部を覆っている、
    請求項4に記載の表示装置。
  7. 前記第1減厚部の幅は、前記第1テーパ部の幅よりも大きく、
    前記第2減厚部の幅は、前記第2テーパ部の幅よりも大きい、
    請求項6に記載の表示装置。
  8. 第3下電極と、
    前記リブが有する第3画素開口を通じて前記第3下電極を覆い、電圧の印加に応じて発光する第3有機層と、
    前記第3有機層を覆うとともに、前記下部の第3側面に接触する第3上電極と、
    をさらに備え、
    前記第1距離と、前記第2距離と、前記第3側面と前記第3画素開口の間の第3距離とが異なる、
    請求項4に記載の表示装置。
  9. 前記第2有機層は、前記第1有機層よりも厚く、
    前記第2距離は、前記第1距離よりも小さい、
    請求項8に記載の表示装置。
  10. 前記第3有機層は、前記第2有機層よりも厚く、
    前記第3距離は、前記第2距離よりも小さい、
    請求項9に記載の表示装置。
JP2022131126A 2022-08-19 2022-08-19 表示装置 Pending JP2024027926A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022131126A JP2024027926A (ja) 2022-08-19 2022-08-19 表示装置
CN202311018381.1A CN117596983A (zh) 2022-08-19 2023-08-14 显示装置
US18/450,423 US20240065039A1 (en) 2022-08-19 2023-08-16 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022131126A JP2024027926A (ja) 2022-08-19 2022-08-19 表示装置

Publications (1)

Publication Number Publication Date
JP2024027926A true JP2024027926A (ja) 2024-03-01

Family

ID=89906535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022131126A Pending JP2024027926A (ja) 2022-08-19 2022-08-19 表示装置

Country Status (3)

Country Link
US (1) US20240065039A1 (ja)
JP (1) JP2024027926A (ja)
CN (1) CN117596983A (ja)

Also Published As

Publication number Publication date
US20240065039A1 (en) 2024-02-22
CN117596983A (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
CN117042508A (zh) 显示装置以及其制造方法
JP2024027926A (ja) 表示装置
JP2023095158A (ja) 表示装置
JP2024027925A (ja) 表示装置
US20230240118A1 (en) Display device and manufacturing method of the same
TWI688094B (zh) 發光裝置
JP2023160055A (ja) 表示装置およびその製造方法
JP2024025427A (ja) 表示装置
JP2023125466A (ja) 表示装置の製造方法
CN111200072B (zh) 发光装置
US20230371344A1 (en) Manufacturing method of display device
JP2023160399A (ja) 表示装置およびその製造方法
US20230309350A1 (en) Display device and manufacturing method of the same
JP2024003563A (ja) 表示装置およびその製造方法
JP2023117639A (ja) 表示装置
JP2024019823A (ja) 表示装置の製造方法及び表示装置
JP2023153632A (ja) 表示装置およびその製造方法
JP2024044519A (ja) 表示装置およびその製造方法
JP2023167261A (ja) 表示装置及び表示装置の製造方法
JP2023183147A (ja) 表示装置およびその製造方法
JP2023109537A (ja) 表示装置およびその製造方法
JP2023127759A (ja) 表示装置の製造方法および表示装置
JP2023153631A (ja) 表示装置およびその製造方法
JP2024059317A (ja) 表示装置およびその製造方法
JP2023120847A (ja) 表示装置