JP2024004895A - 表示装置およびその製造方法 - Google Patents

表示装置およびその製造方法 Download PDF

Info

Publication number
JP2024004895A
JP2024004895A JP2022104784A JP2022104784A JP2024004895A JP 2024004895 A JP2024004895 A JP 2024004895A JP 2022104784 A JP2022104784 A JP 2022104784A JP 2022104784 A JP2022104784 A JP 2022104784A JP 2024004895 A JP2024004895 A JP 2024004895A
Authority
JP
Japan
Prior art keywords
layer
lower electrode
display device
electrode
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022104784A
Other languages
English (en)
Inventor
真一 河村
Shinichi Kawamura
信雄 今井
Nobuo Imai
浩 小川
Hiroshi Ogawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2022104784A priority Critical patent/JP2024004895A/ja
Priority to KR1020230078025A priority patent/KR20240002695A/ko
Priority to DE102023205988.6A priority patent/DE102023205988A1/de
Priority to CN202310775267.7A priority patent/CN117320490A/zh
Priority to US18/343,759 priority patent/US11844246B1/en
Priority to US18/495,815 priority patent/US20240074248A1/en
Publication of JP2024004895A publication Critical patent/JP2024004895A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 表示装置の信頼性を向上させる。【解決手段】 表示装置は、第１下電極と、前記第１下電極と重なる第１画素開口を有するリブと、前記リブの上に配置された下部および前記下部の側面から突出した上部を有する隔壁と、前記第１下電極に対向する第１上電極と、前記第１下電極と前記第１上電極の間に位置し、前記第１画素開口を通じて前記第１下電極に接触するとともに、前記第１下電極と前記第１上電極の電位差に応じて発光する第１有機層と、を備えている。前記下部は、前記第１上電極に接触するボトム層と、前記ボトム層の上に配置された軸層とを有している。前記ボトム層は、リン酸、硝酸および酢酸を含む混酸に対するエッチングレートが前記軸層よりも小さく、かつ導電性を有する材料で形成されている。【選択図】 図４

Description

本発明の実施形態は、表示装置およびその製造方法に関する。
近年、表示素子として有機発光ダイオード（ＯＬＥＤ）を適用した表示装置が実用化されている。この表示素子は、下電極と、下電極を覆う有機層と、有機層を覆う上電極とを備えている。
上記のような表示装置を製造するにあたり、信頼性を向上させる技術が必要とされている。
特開２０００－１９５６７７号公報 特開２００４－２０７２１７号公報 特開２００８－１３５３２５号公報 特開２００９－３２６７３号公報 特開２０１０－１１８１９１号公報 国際公開第２０１８／１７９３０８号 米国特許出願公開第２０２２／００７７２５１号明細書
本発明の目的は、信頼性を向上させることが可能な表示装置およびその製造方法を提供することにある。
一実施形態によれば、表示装置は、第１下電極と、前記第１下電極と重なる第１画素開口を有するリブと、前記リブの上に配置された下部および前記下部の側面から突出した上部を有する隔壁と、前記第１下電極に対向する第１上電極と、前記第１下電極と前記第１上電極の間に位置し、前記第１画素開口を通じて前記第１下電極に接触するとともに、前記第１下電極と前記第１上電極の電位差に応じて発光する第１有機層と、を備えている。前記下部は、前記第１上電極に接触するボトム層と、前記ボトム層の上に配置された軸層とを有している。前記ボトム層は、リン酸、硝酸および酢酸を含む混酸に対するエッチングレートが前記軸層よりも小さく、かつ導電性を有する材料で形成されている。
一実施形態の他の観点によれば、表示装置は、第１下電極および第２下電極と、前記第１下電極と重なる第１画素開口および前記第２下電極と重なる第２画素開口を有するリブと、前記リブの上に配置された下部および前記下部の側面から突出した上部を有する隔壁と、前記第１下電極に対向する第１上電極と、前記第２下電極に対向する第２上電極と、前記第１下電極と前記第１上電極の間に位置し、前記第１画素開口を通じて前記第１下電極に接触するとともに、前記第１下電極と前記第１上電極の電位差に応じて発光する第１有機層と、前記第２下電極と前記第２上電極の間に位置し、前記第２画素開口を通じて前記第２下電極に接触するとともに、前記第２下電極と前記第２上電極の電位差に応じて発光する第２有機層と、を備えている。前記隔壁は、前記第１画素開口と前記第２画素開口の間に配置されている。前記下部は、ボトム層と、前記ボトム層の上に配置された軸層とを有している。前記ボトム層は、前記第１画素開口の側の第１端部と、前記第２画素開口の側の第２端部とを有している。前記軸層は、前記第１画素開口の側の第１側面と、前記第２画素開口の側の第２側面とを有している。前記第１側面からの前記第１端部の突出長さと、前記第２側面からの前記第２端部の突出長さとが異なる。
一実施形態によれば、表示装置の製造方法は、第１下電極および第２下電極を形成し、前記第１下電極と重なる第１画素開口および前記第２下電極と重なる第２画素開口を有するリブを形成し、前記リブの上に配置された下部および前記下部の側面から突出した上部を有する隔壁を形成し、前記第１画素開口を通じて前記第１下電極に接触する第１有機層を形成し、前記第１有機層を覆う第１上電極を形成し、前記第１下電極、前記第１有機層および前記第１上電極を含む第１表示素子の上方に第１レジストを形成し、リン酸、硝酸および酢酸を含む混酸を用いたウェットエッチングにより、前記第１上電極のうち前記第１レジストから露出した部分を除去し、ドライエッチングにより、前記第１有機層のうち前記第１レジストから露出した部分を除去し、前記第２画素開口を通じて前記第２下電極に接触する第２有機層を形成し、前記第２有機層を覆う第２上電極を形成する、ことを含む。前記下部は、前記第１上電極および前記第２上電極に接触するボトム層と、前記ボトム層の上に配置された軸層とを有している。前記ボトム層は、前記混酸に対するエッチングレートが前記軸層よりも小さく、かつ導電性を有する材料で形成されている。
図１は、第１実施形態に係る表示装置の構成例を示す図である。 図２は、副画素のレイアウトの一例を示す図である。 図３は、図２中のＩＩＩ－ＩＩＩ線に沿う表示装置の概略的な断面図である。 図４は、図３に示した第１画素開口と第２画素開口の間の隔壁とその近傍を拡大した概略的な断面図である。 図５は、図３に示した第１画素開口と第３画素開口の間の隔壁とその近傍を拡大した概略的な断面図である。 図６は、第１変形例に係る隔壁とその近傍の概略的な断面図である。 図７は、第２変形例に係る隔壁とその近傍の概略的な断面図である。 図８は、第３変形例に係る隔壁とその近傍の概略的な断面図である。 図９は、第４変形例に係る隔壁とその近傍の概略的な断面図である。 図１０は、第１実施形態に係る表示装置の製造方法の一例を示すフローチャートである。 図１１は、第１実施形態に係る表示装置の製造工程の一部を示す概略的な断面図である。 図１２は、図１１に続く製造工程を示す概略的な断面図である。 図１３は、図１２に続く製造工程を示す概略的な断面図である。 図１４は、図１３に続く製造工程を示す概略的な断面図である。 図１５は、図１４に続く製造工程を示す概略的な断面図である。 図１６は、図１５に続く製造工程を示す概略的な断面図である。 図１７は、図１６に続く製造工程を示す概略的な断面図である。 図１８は、図１７に続く製造工程を示す概略的な断面図である。 図１９は、図１８に続く製造工程を示す概略的な断面図である。 図２０は、図１９に続く製造工程を示す概略的な断面図である。 図２１は、図２０に続く製造工程を示す概略的な断面図である。 図２２は、図２１に続く製造工程を示す概略的な断面図である。 図２３は、図２２に続く製造工程を示す概略的な断面図である。 図２４は、図２３に続く製造工程を示す概略的な断面図である。 図２５は、図２４に続く製造工程を示す概略的な断面図である。 図２６は、第２実施形態に係る表示装置の一例を示す概略的な断面図である。 図２７は、第２実施形態に係る表示装置の一例を示す概略的な断面図である。 図２８は、第３実施形態に係る表示装置の一例を示す概略的な断面図である。 図２９は、第３実施形態に係る表示装置の一例を示す概略的な断面図である。 図３０は、第３実施形態に係る表示装置の他の例を示す概略的な断面図である。 図３１は、第３実施形態に係る表示装置の他の例を示す概略的な断面図である。 図３２は、第４実施形態に係る表示装置の製造方法の一例を示すフローチャートである。
いくつかの実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
なお、図面には、必要に応じて理解を容易にするために、互いに直交するＸ軸、Ｙ軸およびＺ軸を記載する。Ｘ軸に沿った方向を第１方向と称し、Ｙ軸に沿った方向を第２方向と称し、Ｚ軸に沿った方向を第３方向と称する。第３方向Ｚと平行に各種要素を見ることを平面視という。
各実施形態に係る表示装置は、表示素子として有機発光ダイオード（ＯＬＥＤ）を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末等に搭載され得る。
［第１実施形態］
図１は、第１実施形態に係る表示装置ＤＳＰの構成例を示す図である。表示装置ＤＳＰは、絶縁性の基板１０の上に、画像を表示する表示領域ＤＡと、表示領域ＤＡの周辺の周辺領域ＳＡとを有している。基板１０は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
本実施形態においては、平面視における基板１０の形状が長方形である。ただし、基板１０の平面視における形状は長方形に限らず、正方形、円形あるいは楕円形などの他の形状であってもよい。
表示領域ＤＡは、第１方向Ｘおよび第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。画素ＰＸは、複数の副画素ＳＰを含む。一例では、画素ＰＸは、青色の第１副画素ＳＰ１、緑色の第２副画素ＳＰ２および赤色の第３副画素ＳＰ３を含む。なお、画素ＰＸは、副画素ＳＰ１，ＳＰ２，ＳＰ３とともに、あるいは副画素ＳＰ１，ＳＰ２，ＳＰ３のいずれかに代えて、白色などの他の色の副画素ＳＰを含んでもよい。
副画素ＳＰは、画素回路１と、画素回路１によって駆動される表示素子ＤＥとを備えている。画素回路１は、画素スイッチ２と、駆動トランジスタ３と、キャパシタ４とを備えている。画素スイッチ２および駆動トランジスタ３は、例えば薄膜トランジスタにより構成されたスイッチング素子である。
画素スイッチ２のゲート電極は、走査線ＧＬに接続されている。画素スイッチ２のソース電極およびドレイン電極の一方は信号線ＳＬに接続され、他方は駆動トランジスタ３のゲート電極およびキャパシタ４に接続されている。駆動トランジスタ３において、ソース電極およびドレイン電極の一方は電源線ＰＬおよびキャパシタ４に接続され、他方は表示素子ＤＥに接続されている。表示素子ＤＥは、発光素子としての有機発光ダイオード（ＯＬＥＤ）である。
なお、画素回路１の構成は図示した例に限らない。例えば、画素回路１は、より多くの薄膜トランジスタおよびキャパシタを備えてもよい。
図２は、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトの一例を示す図である。図２の例においては、第１副画素ＳＰ１と第３副画素ＳＰ３が第１方向Ｘに並んでいる。第１副画素ＳＰ１と第２副画素ＳＰ２も第１方向Ｘに並んでいる。さらに、第２副画素ＳＰ２と第３副画素ＳＰ３が第２方向Ｙに並んでいる。
副画素ＳＰ１，ＳＰ２，ＳＰ３がこのようなレイアウトである場合、表示領域ＤＡには、副画素ＳＰ２，ＳＰ３が第２方向Ｙに交互に配置された列と、複数の第１副画素ＳＰ１が第２方向Ｙに繰り返し配置された列とが形成される。これらの列は、第１方向Ｘに交互に並ぶ。
なお、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトは図２の例に限られない。他の一例として、各画素ＰＸにおける副画素ＳＰ１，ＳＰ２，ＳＰ３が第１方向Ｘに順に並んでいてもよい。
表示領域ＤＡには、リブ５および隔壁６が配置されている。リブ５は、第１副画素ＳＰ１において第１画素開口ＡＰ１を有し、第２副画素ＳＰ２において第２画素開口ＡＰ２を有し、第３副画素ＳＰ３において第３画素開口ＡＰ３を有している。
図２の例においては、第１画素開口ＡＰ１の面積が第２画素開口ＡＰ２の面積よりも大きい。第１画素開口ＡＰ１の面積は、第３画素開口ＡＰ３の面積よりも大きい。さらに、第３画素開口ＡＰ３の面積は、第２画素開口ＡＰ２の面積よりも小さい。
隔壁６は、隣り合う副画素ＳＰの境界に配置され、平面視においてリブ５と重なっている。隔壁６は、第１方向Ｘに延びる複数の第１隔壁６ｘと、第２方向Ｙに延びる複数の第２隔壁６ｙとを有している。複数の第１隔壁６ｘは、第２方向Ｙに隣り合う画素開口ＡＰ２，ＡＰ３の間、および、第２方向Ｙに隣り合う２つの第１画素開口ＡＰ１の間にそれぞれ配置されている。第２隔壁６ｙは、第１方向Ｘに隣り合う画素開口ＡＰ１，ＡＰ２の間、および、第１方向Ｘに隣り合う画素開口ＡＰ１，ＡＰ３の間にそれぞれ配置されている。
図２の例においては、第１隔壁６ｘおよび第２隔壁６ｙが互いに接続されている。これにより、隔壁６は全体として画素開口ＡＰ１，ＡＰ２，ＡＰ３を囲う格子状である。隔壁６は、リブ５と同様に副画素ＳＰ１，ＳＰ２，ＳＰ３において開口を有するということもできる。
第１副画素ＳＰ１は、第１画素開口ＡＰ１とそれぞれ重なる第１下電極ＬＥ１、第１上電極ＵＥ１および第１有機層ＯＲ１を備えている。第２副画素ＳＰ２は、第２画素開口ＡＰ２とそれぞれ重なる第２下電極ＬＥ２、第２上電極ＵＥ２および第２有機層ＯＲ２を備えている。第３副画素ＳＰ３は、第３画素開口ＡＰ３とそれぞれ重なる第３下電極ＬＥ３、第３上電極ＵＥ３および第３有機層ＯＲ３を備えている。
第１下電極ＬＥ１、第１上電極ＵＥ１および第１有機層ＯＲ１は、第１副画素ＳＰ１の第１表示素子ＤＥ１を構成する。第２下電極ＬＥ２、第２上電極ＵＥ２および第２有機層ＯＲ２は、第２副画素ＳＰ２の第２表示素子ＤＥ２を構成する。第３下電極ＬＥ３、第３上電極ＵＥ３および第３有機層ＯＲ３は、第３副画素ＳＰ３の第３表示素子ＤＥ３を構成する。表示素子ＤＥ１，ＤＥ２，ＤＥ３は、後述するキャップ層（光学調整層）を含んでもよい。
第１下電極ＬＥ１は、第１コンタクトホールＣＨ１を通じて第１副画素ＳＰ１の画素回路１（図１参照）に接続されている。第２下電極ＬＥ２は、第２コンタクトホールＣＨ２を通じて第２副画素ＳＰ２の画素回路１に接続されている。第３下電極ＬＥ３は、第３コンタクトホールＣＨ３を通じて第３副画素ＳＰ３の画素回路１に接続されている。
図２の例において、コンタクトホールＣＨ２，ＣＨ３は、第２方向Ｙに隣り合う画素開口ＡＰ２，ＡＰ３の間の第１隔壁６ｘと全体的に重なっている。また、第１コンタクトホールＣＨ１は、第２方向Ｙに隣り合う２つの第１画素開口ＡＰ１の間の第１隔壁６ｘと全体的に重なっている。他の例として、コンタクトホールＣＨ１，ＣＨ２，ＣＨ３の少なくとも一部が第１隔壁６ｘと重なっていなくてもよい。
図３は、図２中のＩＩＩ－ＩＩＩ線に沿う表示装置ＤＳＰの概略的な断面図である。上述の基板１０の上に回路層１１が配置されている。回路層１１は、図１に示した画素回路１、走査線ＧＬ、信号線ＳＬおよび電源線ＰＬなどの各種回路や配線を含む。
回路層１１は、有機絶縁層１２により覆われている。有機絶縁層１２は、回路層１１により生じる凹凸を平坦化する平坦化膜として機能する。図３の断面には表れていないが、上述のコンタクトホールＣＨ１，ＣＨ２，ＣＨ３はいずれも有機絶縁層１２に設けられている。
下電極ＬＥ１，ＬＥ２，ＬＥ３は、有機絶縁層１２の上に配置されている。リブ５は、有機絶縁層１２および下電極ＬＥ１，ＬＥ２，ＬＥ３の上に配置されている。下電極ＬＥ１，ＬＥ２，ＬＥ３の端部は、リブ５により覆われている。
隔壁６は、リブ５の上に配置された導電性を有する下部６１と、下部６１の上に配置された上部６２とを含む。上部６２は、下部６１よりも大きい幅を有している。これにより、図３においては上部６２の両端部が下部６１の側面よりも突出している。このような隔壁６の形状は、オーバーハング状ということもできる。
第１有機層ＯＲ１は、第１画素開口ＡＰ１を通じて第１下電極ＬＥ１を覆っている。第１上電極ＵＥ１は、第１有機層ＯＲ１を覆い、第１下電極ＬＥ１と対向している。第２有機層ＯＲ２は、第２画素開口ＡＰ２を通じて第２下電極ＬＥ２を覆っている。第２上電極ＵＥ２は、第２有機層ＯＲ２を覆い、第２下電極ＬＥ２と対向している。第３有機層ＯＲ３は、第３画素開口ＡＰ３を通じて第３下電極ＬＥ３を覆っている。第３上電極ＵＥ３は、第３有機層ＯＲ３を覆い、第３下電極ＬＥ３と対向している。
図３の例においては、第１上電極ＵＥ１の上に第１キャップ層ＣＰ１が配置され、第２上電極ＵＥ２の上に第２キャップ層ＣＰ２が配置され、第３上電極ＵＥ３の上に第３キャップ層ＣＰ３が配置されている。キャップ層ＣＰ１，ＣＰ２，ＣＰ３は、それぞれ有機層ＯＲ１，ＯＲ２，ＯＲ３が発する光の光学特性を調整する。
第１有機層ＯＲ１、第１上電極ＵＥ１および第１キャップ層ＣＰ１の一部は、上部６２の上に位置している。当該一部は、第１有機層ＯＲ１、第１上電極ＵＥ１および第１キャップ層ＣＰ１の他の部分（第１表示素子ＤＥ１を構成する部分）と離間している。同様に、第２有機層ＯＲ２、第２上電極ＵＥ２および第２キャップ層ＣＰ２の一部は上部６２の上に位置し、当該一部は第２有機層ＯＲ２、第２上電極ＵＥ２および第２キャップ層ＣＰ２の他の部分（第２表示素子ＤＥ２を構成する部分）と離間している。さらに、第３有機層ＯＲ３、第３上電極ＵＥ３および第３キャップ層ＣＰ３の一部は上部６２の上に位置し、当該一部は第３有機層ＯＲ３、第３上電極ＵＥ３および第３キャップ層ＣＰ３の他の部分（第３表示素子ＤＥ３を構成する部分）と離間している。
第１副画素ＳＰ１には第１封止層ＳＥ１が配置され、第２副画素ＳＰ２には第２封止層ＳＥ２が配置され、第３副画素ＳＰ３には第３封止層ＳＥ３が配置されている。第１封止層ＳＥ１は、第１キャップ層ＣＰ１や第１副画素ＳＰ１の周囲の隔壁６を連続的に覆っている。第２封止層ＳＥ２は、第２キャップ層ＣＰ２や第２副画素ＳＰ２の周囲の隔壁６を連続的に覆っている。第３封止層ＳＥ３は、第３キャップ層ＣＰ３や第３副画素ＳＰ３の周囲の隔壁６を連続的に覆っている。
封止層ＳＥ１，ＳＥ２，ＳＥ３の端部（周縁部）は、上部６２の上に位置している。図３の例においては、副画素ＳＰ１，ＳＰ２間の隔壁６の上部６２の上に位置する封止層ＳＥ１，ＳＥ２の端部同士が離間し、副画素ＳＰ１，ＳＰ３間の隔壁６の上部６２の上に位置する封止層ＳＥ１，ＳＥ３の端部同士が離間している。
封止層ＳＥ１，ＳＥ２，ＳＥ３は、樹脂層１３によって覆われている。樹脂層１３は、封止層１４によって覆われている。さらに、封止層１４は、樹脂層１５によって覆われている。
有機絶縁層１２および樹脂層１３，１５は、有機材料で形成されている。封止層１４，ＳＥ１，ＳＥ２，ＳＥ３は、例えばシリコン窒化物（ＳｉＮｘ）などの無機材料で形成されている。封止層１４，ＳＥ１，ＳＥ２，ＳＥ３は、シリコン酸化物（ＳｉＯｘ）またはシリコン酸窒化物（ＳｉＯＮ）のいずれかの単層体として形成されてもよい。また、封止層１４，ＳＥ１，ＳＥ２，ＳＥ３は、シリコン窒化物層、シリコン酸化物層およびシリコン酸窒化物層のうちの少なくとも２つの組合せによる積層体として形成されてもよい。
下電極ＬＥ１，ＬＥ２，ＬＥ３は、例えば銀（Ａｇ）で形成された中間層と、この中間層の上面および下面をそれぞれ覆う一対の導電性酸化物層とを有している。各導電性酸化物層は、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）またはＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明な導電性酸化物で形成することができる。
上電極ＵＥ１，ＵＥ２，ＵＥ３は、例えばマグネシウムと銀の合金（ＭｇＡｇ）などの金属材料で形成されている。例えば、下電極ＬＥ１，ＬＥ２，ＬＥ３はアノードに相当し、上電極ＵＥ１，ＵＥ２，ＵＥ３はカソードに相当する。
キャップ層ＣＰ１，ＣＰ２，ＣＰ３は、例えば、透明な複数の薄膜の多層体によって形成されている。多層体は、複数の薄膜として、無機材料によって形成された薄膜および有機材料によって形成された薄膜を含んでもよい。また、これらの複数の薄膜は、互いに異なる屈折率を有している。多層体を構成する薄膜の材料は、上電極ＵＥ１，ＵＥ２，ＵＥ３の材料とは異なり、また、封止層ＳＥ１，ＳＥ２，ＳＥ３の材料とも異なる。なお、キャップ層ＣＰ１，ＣＰ２，ＣＰ３は省略されてもよい。
隔壁６には、共通電圧が供給されている。この共通電圧は、下部６１の側面に接触した上電極ＵＥ１，ＵＥ２，ＵＥ３にそれぞれ供給される。下電極ＬＥ１，ＬＥ２，ＬＥ３には、副画素ＳＰ１，ＳＰ２，ＳＰ３がそれぞれ有する画素回路１を通じて画素電圧が供給される。
有機層ＯＲ１，ＯＲ２，ＯＲ３は、例えば、正孔注入層、正孔輸送層、電子ブロッキング層、発光層、正孔ブロッキング層、電子輸送層および電子注入層を第３方向Ｚに順に積層した構造を有している。第１有機層ＯＲ１は第２有機層ＯＲ２よりも薄く形成され、第２有機層ＯＲ２は第３有機層ＯＲよりも薄く形成されている。ただし、有機層ＯＲ１，ＯＲ２，ＯＲ３の厚さが同等であってもよい。
第１下電極ＬＥ１と第１上電極ＵＥ１の間に電位差が形成されると、第１有機層ＯＲ１の発光層が青色の波長域の光を放つ。第２下電極ＬＥ２と第２上電極ＵＥ２の間に電位差が形成されると、第２有機層ＯＲ２の発光層が緑色の波長域の光を放つ。第３下電極ＬＥ３と第３上電極ＵＥ３の間に電位差が形成されると、第３有機層ＯＲ３の発光層が赤色の波長域の光を放つ。
図４は、図３に示した画素開口ＡＰ１，ＡＰ２の間の隔壁６とその近傍を拡大した概略的な断面図である。図５は、図３に示した画素開口ＡＰ１，ＡＰ３の間の隔壁６とその近傍を拡大した概略的な断面図である。これらの図においては、基板１０、回路層１１、樹脂層１３、封止層１４および樹脂層１５を省略している。
隔壁６の下部６１は、リブ５の上に配置された導電性のボトム層ＢＬと、ボトム層ＢＬの上に配置された導電性の軸層ＸＬとを有している。ボトム層ＢＬは、軸層ＸＬよりも薄く形成されている。例えば、ボトム層ＢＬの厚さは、軸層ＸＬの厚さの１／３以下である。
図４に示すように、ボトム層ＢＬは、第１画素開口ＡＰ１の側の第１端部Ｅ１と、第２画素開口ＡＰ２の側の第２端部Ｅ２とを有している。さらに、図５に示すように、ボトム層ＢＬは、第３画素開口ＡＰ３の側の第３端部Ｅ３を有している。隔壁６が図２に示した平面形状を有する場合、第１端部Ｅ１は第１画素開口ＡＰ１を囲い、第２端部Ｅ２は第２画素開口ＡＰ２を囲い、第３端部Ｅ３は第３画素開口ＡＰ３を囲う。
図４に示すように、軸層ＸＬは、第１画素開口ＡＰ１の側の第１側面ＳＦ１と、第２画素開口ＡＰ２の側の第２側面ＳＦ２とを有している。さらに、図５に示すように、軸層ＸＬは、第３画素開口ＡＰ３の側の第３側面ＳＦ３を有している。隔壁６が図２に示した平面形状を有する場合、第１側面ＳＦ１は第１画素開口ＡＰ１を囲い、第２側面ＳＦ２は第２画素開口ＡＰ２を囲い、第３側面ＳＦ３は第３画素開口ＡＰ３を囲う。
図４および図５の例においては、第１端部Ｅ１が第１側面ＳＦ１と第３方向Ｚに揃っている。すなわち、第１端部Ｅ１と第１側面ＳＦ１が実質的に連続した平面を形成する。
一方、図４に示すように、第２端部Ｅ２は、第２側面ＳＦ２よりも隔壁６の幅方向に突出している。また、図５に示すように、第３端部Ｅ３は、第３側面ＳＦ３よりも隔壁６の幅方向に突出している。本実施形態においては、第３側面ＳＦ３からの第３端部Ｅ３の突出長さは、第２側面ＳＦ２からの第２端部Ｅ２の突出長さよりも大きい。
図４および図５に示すように、第１上電極ＵＥ１は、第１端部Ｅ１および第１側面ＳＦ１に接触している。図４に示すように、第２上電極ＵＥ２は、第２端部Ｅ２および第２側面ＳＦ２に接触している。第２上電極ＵＥ２は、ボトム層ＢＬのうち第２側面ＳＦ２から突出した部分を全体的に覆っている。図５に示すように、第３上電極ＵＥ３は、第３端部Ｅ３および第３側面ＳＦ３に接触している。第３上電極ＵＥ３は、ボトム層ＢＬのうち第３側面ＳＦ３から突出した部分を全体的に覆っている。
隔壁６の上部６２は、隔壁６の幅方向において側面ＳＦ１，ＳＦ２，ＳＦ３から突出している。上部６２は、隔壁６の幅方向において端部Ｅ１，Ｅ２，Ｅ３よりも突出している。
図４および図５の例において、上部６２は、軸層ＸＬの上に配置された第１層Ｌ１と、第１層Ｌ１を覆う第２層Ｌ２とを有している。第２層Ｌ２は、全体的に均一な厚さを有している。
第１層Ｌ１は、厚さの異なる第１部分ＰＲ１および第２部分ＰＲ２を有している。第１部分ＰＲ１は、ボトム層ＢＬまたは軸層ＸＬと第３方向Ｚに重なる位置に設けられている。第２部分ＰＲ２は、第１層Ｌ１のうち、ボトム層ＢＬおよび軸層ＸＬと第３方向Ｚに重ならない位置に設けられている。図４および図５の例においては、第１層Ｌ１の上面が平坦である。一方、第１層Ｌ１の下面は、第１部分ＰＲ１において下方に突出している。
上部６２は、ボトム層ＢＬよりも厚く形成されている。ボトム層ＢＬは厚さＴａを有し、第１部分ＰＲ１は厚さＴｂを有し、第２部分ＰＲ２は厚さＴｃを有している。本実施形態においては、厚さＴｂが厚さＴａよりも大きい（Ｔａ＜Ｔｂ）。すなわち、第１層Ｌ１は、少なくとも第１部分ＰＲ１においてボトム層ＢＬよりも厚く形成されている。また、厚さＴｃが厚さＴｂよりも小さい（Ｔｃ＜Ｔｂ）。厚さＴａ，Ｔｃは、例えば同等である。
軸層ＸＬは、例えばアルミニウム（ＡＬ）によって形成されている。軸層ＸＬは、アルミニウム合金によって形成されてもよい。アルミニウム合金としては、例えばアルミニウム－ネオジム（ＡｌＮｄ）、アルミニウム－イットリウム（ＡｌＹ）およびアルミニウム－シリコン（ＡｌＳｉ）などを用い得る。
ボトム層ＢＬは、リン酸、硝酸および酢酸を含む混酸に対するエッチングレートが軸層ＸＬよりも小さく、かつ導電性を有する材料で形成されている。この混酸は、図２２を参照して後述するウェットエッチングにて使用されるエッチング液である。
具体的には、ボトム層ＢＬは、チタン（Ｔｉ）または窒化チタン（ＴｉＮ）によって形成されている。他の例として、ボトム層ＢＬは、タングステン（Ｗ）またはタングステン合金によって形成されてもよい。タングステン合金としては、例えばモリブデン－タングステン（ＭｏＷ）を用い得る。
なお、チタンは酸化しやすく、その酸化物は絶縁体である。一方で、窒化チタンは導電性を有している。そのため、ボトム層ＢＬを窒化チタンで形成した場合には、ボトム層ＢＬの酸化が抑制され、上電極ＵＥ１，ＵＥ１，ＵＥ３との良好な導通を確保できる。
上部６２は、上記混酸に対するエッチングレートが軸層ＸＬよりも小さい材料で形成されている。さらに、第２層Ｌ２は、フッ素系ガスを用いたドライエッチングに対するエッチングレートが第１層Ｌ１およびボトム層ＢＬよりも小さい材料で形成されている。このフッ素系ガスは、図１７を参照して後述するドライエッチングにて使用されるエッチングガスである。
具体的には、第１層Ｌ１は、例えばチタンまたは窒化チタンによって形成されている。他の例として、第１層Ｌ１は、タングステンまたはタングステン合金によって形成されてもよい。タングステン合金としては、例えばモリブデン－タングステンを用い得る。製造の効率化の観点からは、ボトム層ＢＬと第１層Ｌ１が同じ材料で形成されることが好ましい。第２層Ｌ２は、例えばＩＴＯ、ＩＺＯまたはＩＧＺＯなどの導電性酸化物で形成することができる。
リブ５は、例えばシリコン酸化物またはシリコン酸窒化物のように、上記フッ素系ガスへの耐性に優れた材料で形成されている。リブ５の材料は、無機材料が好ましく上記以外にシリコン窒化物が挙げられる。
隔壁６とその近傍の構造は、図４および図５に示した例に限られない。以下にいくつかの変形例を示す。
図６は、第１変形例に係る隔壁６とその近傍の概略的な断面図である。図６に示す隔壁６においては、上部６２が第２層Ｌ２を有していない。すなわち、上部６２は、第１層Ｌ１の単層構造を有している。第１層Ｌ１に適用し得る材料は、上述の通りである。
図７は、第２変形例に係る隔壁６とその近傍の概略的な断面図である。図７に示す隔壁６においては、軸層ＸＬが第１軸層ＸＬ１と第２軸層ＸＬ２の積層構造を有している。例えば、軸層ＸＬ１，ＸＬ２の一方がアルミニウムによって形成され、他方がアルミニウム合金によって形成されている。軸層ＸＬ１，ＸＬ２は、それぞれ異なる種類のアルミニウム合金によって形成されてもよい。アルミニウム合金としては、例えばアルミニウム－ネオジム、アルミニウム－イットリウムおよびアルミニウム－シリコンを用い得る。軸層ＸＬは、３層以上の積層構造を有してもよい。
図８は、第３変形例に係る隔壁６とその近傍の概略的な断面図である。図８に示す隔壁６においては、ボトム層ＢＬが第１ボトム層ＢＬ１と第２ボトム層ＢＬ２の積層構造を有している。例えば、ボトム層ＢＬ１，ＢＬ２は、チタン、窒化チタン、タングステンおよびタングステン合金の中から選択される異なる２種類の材料によって形成されている。ボトム層ＢＬは、３層以上の積層構造を有してもよい。
図９は、第４変形例に係る隔壁６とその近傍の概略的な断面図である。図９においては、リブ５が第１リブ層５１と第２リブ層５２の積層構造を有している。第２リブ層５２は、第１リブ層５１を覆っている。例えば、第２リブ層５２は、シリコン酸化物またはシリコン酸窒化物によって形成されている。第１リブ層５１は、シリコン酸化物およびシリコン酸窒化物のうち第２リブ層５２と異なる一方、あるいはシリコン窒化物によって形成されている。
以上の図４乃至図９に示したボトム層ＢＬ、軸層ＸＬ、上部６２およびリブ５の構造は、適宜に組み合わせることができる。
続いて、表示装置ＤＳＰが図４および図５に示した構造を有する場合を例に、表示装置ＤＳＰの製造方法について説明する。以下に説明する製造方法は、適宜に変形のうえ、図６乃至図９に示した構造を有する表示装置ＤＳＰの製造に対しても適用できる。
図１０は、表示装置ＤＳＰの製造方法の一例を示すフローチャートである。図１１乃至図２５は、それぞれ表示装置ＤＳＰの製造工程の一部を示す概略的な断面図である。図１１乃至図２５においては、基板１０および回路層１１を省略している。
表示装置ＤＳＰの製造においては、先ず基板１０の上に回路層１１、有機絶縁層１２および下電極ＬＥ１，ＬＥ２，ＬＥ３が形成される（工程Ｐ１）。図１１は、工程Ｐ１を経た基板の状態を示している。
さらに、図１２に示すように画素開口ＡＰ１，ＡＰ２，ＡＰ３を有するリブ５が形成される（工程Ｐ２）。その後、図１３乃至図１７に示す方法でリブ５の上に隔壁６が形成される（工程Ｐ３）。
隔壁６の形成にあたっては、図１３に示すように、ボトム層ＢＬの基となる第１金属層Ｍ１、軸層ＸＬの基となる第２金属層Ｍ２、第１層Ｌ１の基となる第３金属層Ｍ３、および、第２層Ｌ２の基となる導電性酸化物層ＣＬが基板全体に対して順に形成される。さらに、レジストＲ１が導電性酸化物層ＣＬの上に形成される。このレジストＲ１は、図２に示した隔壁６の形状にパターニングされている。なお、金属層Ｍ１，Ｍ２，Ｍ３および導電性酸化物層ＣＬの材料は、ボトム層ＢＬ、軸層ＸＬ、第１層Ｌ１および第２層Ｌ２の材料として上述したものと同様である。
第１金属層Ｍ１は、リブ５を覆うとともに、画素開口ＡＰ１，ＡＰ２，ＡＰ３を通じて下電極ＬＥ１，ＬＥ２，ＬＥ３を覆う。上述の通り、下電極ＬＥ１，ＬＥ２，ＬＥ３は、銀で形成された中間層と、この中間層の上面および下面をそれぞれ覆う一対の導電性酸化物層とを有している。仮に、第１金属層Ｍ１を設けない場合、アルミニウムやアルミニウム合金を含む軸層ＸＬが下電極ＬＥ１，ＬＥ２，ＬＥ３の導電性酸化物層と接触し、当該導電性酸化物層が劣化（還元）され得る。下電極ＬＥ１，ＬＥ２，ＬＥ３と軸層ＸＬの間に介在する第１金属層Ｍ１は、このような劣化を抑制する役割を有している。
続いて、図１４に示すように、導電性酸化物層ＣＬのうちレジストＲ１から露出した部分がウェットエッチングによって除去される。これにより、第２層Ｌ２が形成される。第３金属層Ｍ３は、このウェットエッチングのストッパとして機能する。
次に、図１５に示すように、第２金属層Ｍ２および第３金属層Ｍ３のうちレジストＲ１から露出した部分が異方性のドライエッチングによって除去される。これにより、第１層Ｌ１と第２層Ｌ２を含む上部６２が形成されるとともに、軸層ＸＬが形成される。このドライエッチングには、塩素を含むエッチングガス（塩素系ガス）が用いられる。第１金属層Ｍ１は、このドライエッチングのストッパとして機能する。
その後、図１６に示すように、等方性のウェットエッチングによって軸層ＸＬの幅が上部６２よりも低減される。このウェットエッチングには、リン酸、硝酸および酢酸を含む混酸がエッチング液として用いられる。当該混酸に対する第１金属層Ｍ１のエッチングレートは、当該混酸に対する軸層ＸＬのエッチングレートよりも十分に小さい。したがって、第１金属層Ｍ１はほとんど侵食されない。
軸層ＸＬの幅を低減した後、図１７に示すように、第１金属層Ｍ１のうち軸層ＸＬから露出した部分がドライエッチングによって除去される。これにより、ボトム層ＢＬと軸層ＸＬを含む下部６１が形成される。このドライエッチングには、フッ素を含むエッチングガス（フッ素系ガス）が用いられる。フッ素系ガスの例としては、六フッ化硫黄（ＳＦ６）、四フッ化メタン（ＣＦ４）、六フッ化エタン（Ｃ２Ｆ６）、三フッ化メタン（ＣＨＦ３）および三フッ化窒素（ＮＦ３）が挙げられる。当該エッチングガスに対する軸層ＸＬのエッチングレートは、当該エッチングガスに対する第１金属層Ｍ１のエッチングレートよりも十分に小さい。したがって、軸層ＸＬはほとんど侵食されない。
なお、第１層Ｌ１がボトム層ＢＬと同種の材料で形成されている場合、図１７に示すように当該ドライエッチングによって第１層Ｌ１の主に下面が侵食され得る。これにより、図４および図５に示した第２部分ＰＲ２が形成される。
当該ドライエッチング前の第１層Ｌ１の厚さがボトム層ＢＬの厚さ以下であると、当該ドライエッチングにより第１層Ｌ１のうち軸層ＸＬから露出した部分が消失し得る。この場合、隔壁６の強度が低下してしまう。そのため、当該ドライエッチング前の第１層Ｌ１の厚さ（図４および図５に示した厚さＴｂ）は、ボトム層ＢＬの厚さ（図４および図５に示した厚さＴａ）よりも大きいことが好ましい。
ＩＴＯなどの導電性酸化物で形成された第２層Ｌ２は、当該ドライエッチングへの耐性に優れている。すなわち、当該ドライエッチングに対する第２層Ｌ２のエッチングレートは、当該ドライエッチングに対する第１層Ｌ１およびボトム層ＢＬのエッチングレートよりも小さい。そのため、第２層Ｌ２は当該ドライエッチングにより侵食されない。これにより、仮に第１層Ｌ１が著しく侵食された場合であっても、オーバーハング状の上部６２の形状を保つことができる。
リブ５がシリコン窒化物で形成されている場合、フッ素系ガスによってリブ５も侵食され得る。これに対し、リブ５をシリコン酸化物またはシリコン酸窒化物によって形成した場合、フッ素系ガスを用いたエッチングにおけるリブ５の損傷を抑制することができる。図９の第４変形例のようにリブ５を第１リブ層５１と第２リブ層５２の積層構造とし、第２リブ層５２をシリコン酸化物またはシリコン酸窒化物で形成する場合も同様の効果を奏する。
以上の図１３乃至図１７の工程を経て隔壁６が形成された後、レジストＲ１が除去され、表示素子ＤＥ１，ＤＥ２，ＤＥ３を形成するための工程が実施される。本実施形態においては、第１表示素子ＤＥ１が最初に形成され、第２表示素子ＤＥ２が次に形成され、第３表示素子ＤＥ３が最後に形成される場合を想定する。ただし、表示素子ＤＥ１，ＤＥ２，ＤＥ３の形成順はこの例に限られない。
第１表示素子ＤＥ１の形成にあたっては、先ず図１８に示すように、第１画素開口ＡＰ１を通じて第１下電極ＬＥ１に接触する第１有機層ＯＲ１、第１有機層ＯＲ１を覆う第１上電極ＵＥ１、第１上電極ＵＥ１を覆う第１キャップ層ＣＰ１が蒸着によって順に形成される（工程Ｐ４）。さらに、第１封止層ＳＥ１がＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成される（工程Ｐ５）。第１封止層ＳＥ１は、第１有機層ＯＲ１、第１上電極ＵＥ１および第１キャップ層ＣＰ１を含む第１表示素子ＤＥ１や隔壁６を連続的に覆っている。
第１有機層ＯＲ１、第１上電極ＵＥ１、第１キャップ層ＣＰ１および第１封止層ＳＥ１は、少なくとも表示領域ＤＡの全体に対して形成され、第１副画素ＳＰ１だけでなく第２副画素ＳＰ２および第３副画素ＳＰ３にも配置されている。第１有機層ＯＲ１、第１上電極ＵＥ１および第１キャップ層ＣＰ１は、オーバーハング状の隔壁６によって分断される。
工程Ｐ４の後、図１９に示すように、第１封止層ＳＥ１の上にレジストＲ２が配置される（工程Ｐ６）。レジストＲ２は、第１下電極ＬＥ１、第１有機層ＯＲ１、第１上電極ＵＥ１および第１キャップ層ＣＰ１を含む第１表示素子ＤＥ１の上方に位置し、第１副画素ＳＰ１の周囲の隔壁６の一部も覆っている。
その後、レジストＲ２をマスクとしたドライエッチングにより、図２０に示すように第１封止層ＳＥ１のうちレジストＲ２から露出した部分が除去される（工程Ｐ７）。第１キャップ層ＣＰ１や第１上電極ＵＥ１は、このドライエッチングのストッパとして機能する。
工程Ｐ７の後、レジストＲ２をマスクとしたエッチングにより、図２１に示すように第１キャップ層ＣＰ１のうちレジストＲ２から露出した部分が除去される（工程Ｐ８）。例えば第１キャップ層ＣＰ１が積層構造である場合、当該エッチングは、各層に対するウェットエッチングまたはドライエッチングを含む。
工程Ｐ８の後、レジストＲ２をマスクとしたウェットエッチングにより、図２２に示すように第１上電極ＵＥ１のうちレジストＲ２から露出した部分が除去される（工程Ｐ９）。第１有機層ＯＲ１は、このウェットエッチングのストッパとして機能する。
このウェットエッチングには、図１６に示した軸層ＸＬのウェットエッチングと同じく、リン酸、硝酸および酢酸を含む混酸が用いられる。そのため、図２２において破線矢印で示すように、第２副画素ＳＰ２に隣接する隔壁６の軸層ＸＬの第２側面ＳＦ２や、第３副画素ＳＰ３に隣接する隔壁６の軸層ＸＬの第３側面ＳＦ３が侵食される。これにより、図４および図５に示したように、ボトム層ＢＬの第２端部Ｅ２が第２側面ＳＦ２から突出し、ボトム層ＢＬの第３端部Ｅ３が第３側面ＳＦ３から突出する。
工程Ｐ９の後、レジストＲ２をマスクとしたドライエッチングにより、第１有機層ＯＲ１のうちレジストＲ２から露出した部分が除去される（工程Ｐ１０）。その後、レジストＲ２が除去される（工程Ｐ１１）。これにより、図２３に示すように、第１副画素ＳＰ１に第１表示素子ＤＥ１および第１封止層ＳＥ１が形成され、第２副画素ＳＰ２および第３副画素ＳＰ３に表示素子や封止層が形成されていない基板を得ることができる。
第２表示素子ＤＥ２は、第１表示素子ＤＥ１と同様の手順で形成される。具体的には、第２画素開口ＡＰ２を通じて第２下電極ＬＥ２に接触する第２有機層ＯＲ２、第２有機層ＯＲ２を覆う第２上電極ＵＥ２、第２上電極ＵＥ２を覆う第２キャップ層ＣＰ２が蒸着によって順に形成されるとともに（工程Ｐ１２）、第２キャップ層ＣＰ２や隔壁６を連続的に覆う第２封止層ＳＥ２がＣＶＤによって形成される（工程Ｐ１３）。
その後、工程Ｐ６と同様に、第２副画素ＳＰ２とその周囲の隔壁６の一部を覆うレジストが配置される（工程Ｐ１４）。さらに、工程Ｐ７と同様に第２封止層ＳＥ２のうちレジストから露出した部分が除去され（工程Ｐ１５）、工程Ｐ８と同様に第２キャップ層ＣＰ２のうちレジストから露出した部分が除去され（工程Ｐ１６）、工程Ｐ９と同様に第２上電極ＵＥ２のうちレジストから露出した部分が混酸によって除去され（工程Ｐ１７）、工程Ｐ１０と同様に第２有機層ＯＲ２のうちレジストから露出した部分が除去される（工程Ｐ１８）。その後、レジストが除去される（工程Ｐ１９）。
以上の工程Ｐ１２～Ｐ１９を経ると、図２４に示すように、第１副画素ＳＰ１に第１表示素子ＤＥ１および第１封止層ＳＥ１が形成され、第２副画素ＳＰ２に第２表示素子ＤＥ２および第２封止層ＳＥ２が形成され、第３副画素ＳＰ３に表示素子や封止層が形成されていない基板を得ることができる。
なお、工程Ｐ１７においては、第３副画素ＳＰ３に隣接する隔壁６の軸層ＸＬの第３側面ＳＦ３が混酸によって浸食される。そのため、図４および図５を参照して上述したように、第３側面ＳＦ３からの第３端部Ｅ３の突出長さは、第２側面ＳＦ２からの第２端部Ｅ２の突出長さよりも大きくなる。
第３表示素子ＤＥ３も第１表示素子ＤＥ１と同様の手順で形成される。具体的には、第３画素開口ＡＰ３を通じて第３下電極ＬＥ３に接触する第３有機層ＯＲ３、第３有機層ＯＲ３を覆う第３上電極ＵＥ３、第３上電極ＵＥ３を覆う第３キャップ層ＣＰ３が蒸着によって順に形成されるとともに（工程Ｐ２０）、第３キャップ層ＣＰ３や隔壁６を連続的に覆う第３封止層ＳＥ３がＣＶＤによって形成される（工程Ｐ２１）。
その後、工程Ｐ６と同様に、第３副画素ＳＰ３とその周囲の隔壁６の一部を覆うレジストが配置される（工程Ｐ２２）。さらに、工程Ｐ７と同様に第３封止層ＳＥ３のうちレジストから露出した部分が除去され（工程Ｐ２３）、工程Ｐ８と同様に第３キャップ層ＣＰ３のうちレジストから露出した部分が除去され（工程Ｐ２４）、工程Ｐ９と同様に第３上電極ＵＥ３のうちレジストから露出した部分が混酸によって除去され（工程Ｐ２５）、工程Ｐ１０と同様に第３有機層ＯＲ３のうちレジストから露出した部分が除去される（工程Ｐ２６）。その後、レジストが除去される（工程Ｐ２７）。
以上の工程Ｐ２０～Ｐ２７を経ると、図２５に示すように、第１副画素ＳＰ１に第１表示素子ＤＥ１および第１封止層ＳＥ１が形成され、第２副画素ＳＰ２に第２表示素子ＤＥ２および第２封止層ＳＥ２が形成され、第３副画素ＳＰ３に第３表示素子ＤＥ３および第３封止層ＳＥ３が形成された基板を得ることができる。
工程Ｐ２７の後、図３に示した樹脂層１３、封止層１４および樹脂層１５が順に形成される（工程Ｐ２８）。これにより、表示装置ＤＳＰが完成する。
以上の本実施形態においては、隔壁６のボトム層ＢＬが、リン酸、硝酸および酢酸を含む混酸に対するエッチングレートが軸層ＸＬよりも小さい材料で形成されている。仮に、当該混酸に対するボトム層ＢＬのエッチングレートが大きい場合、工程Ｐ９における第１上電極ＵＥ１や工程Ｐ１７における第２上電極ＵＥ２のウェットエッチングの際に、ボトム層ＢＬが侵食され得る。ボトム層ＢＬの侵食が著しいと、第２上電極ＵＥ２や第３上電極ＵＥ３が隔壁６の下部６１に接触せず、導通不良を生じる可能性がある。
これに対し、本実施形態の構成においては、ボトム層ＢＬが混酸によって浸食されにくい。そのため、第２上電極ＵＥ２や第３上電極ＵＥ３がボトム層ＢＬに接触し、導通不良を抑制できる。
また、本実施形態においては、上部６２（第１層Ｌ１）も当該混酸によって浸食されにくい材料で形成されている。そのため、下部６１からの上部６２の突出長さ、すなわちボトム層ＢＬの端部から上部６２の端部までの距離の制御が容易である。この突出長さを適正な値にすることで、有機層ＯＲ１，ＯＲ２，ＯＲ３、上電極ＵＥ１，ＵＥ２，ＵＥ３およびキャップ層ＣＰ１，ＣＰ２，ＣＰ３を隔壁６によって良好に分断することが可能となる。
図４および図５の例においては、上部６２が第１層Ｌ１と第２層Ｌ２を含んでいる。さらに、第２層Ｌ２は、フッ素系ガスを用いたドライエッチングに対するエッチングレートが第１層Ｌ１およびボトム層ＢＬよりも小さい材料で形成されている。このような構成であれば、第１層Ｌ１が他の層のエッチングによって著しく侵食された場合でも、第２層Ｌ２によってオーバーハング状の上部６２の形状を保つことができる。
また、図１７に示したように、第１金属層Ｍ１のドライエッチングにおいて第１層Ｌ１の下面が侵食されることを考慮し、第１層Ｌ１（第３金属層Ｍ３）を厚く形成しておけば、第１層Ｌ１の消失を防ぐことができる。
ここで述べた他にも、本実施形態からは種々の好適な効果を得ることができる。
［第２実施形態］
図２６および図２７は、第２実施形態に係る表示装置ＤＳＰの一例を示す概略的な断面図である。図２６においては図４と同じく画素開口ＡＰ１，ＡＰ２の間の隔壁６とその近傍の構造を示し、図２７においては図５と同じく画素開口ＡＰ１，ＡＰ３の間の隔壁６とその近傍の構造を示している。
本実施形態においても図４および図５の例と同じく、ボトム層ＢＬの第１端部Ｅ１が軸層ＸＬの第１側面ＳＦ１と第３方向Ｚに揃っている。さらに、図２６に示すように、本実施形態においては、ボトム層ＢＬの第２端部Ｅ２が軸層ＸＬの第２側面ＳＦ２と第３方向Ｚに揃っている。すなわち、第２端部Ｅ２と第２側面ＳＦ２が実質的に連続した平面を形成する。また、図２７に示すように、ボトム層ＢＬの第３端部Ｅ３が軸層ＸＬの第３側面ＳＦ３と第３方向Ｚに揃っている。すなわち、第３端部Ｅ３と第３側面ＳＦ３が実質的に連続した平面を形成する。
図２６および図２７に示した部分以外の表示装置ＤＳＰの構造や表示装置ＤＳＰの製造方法、ならびにこれらが奏する効果は、第１実施形態と同様である。
［第３実施形態］
図２８および図２９は、第３実施形態に係る表示装置ＤＳＰの一例を示す概略的な断面図である。図２８においては図４と同じく画素開口ＡＰ１，ＡＰ２の間の隔壁６とその近傍の構造を示し、図２９においては図５と同じく画素開口ＡＰ１，ＡＰ３の間の隔壁６とその近傍の構造を示している。
本実施形態においては、図２８および図２９に示すように、ボトム層ＢＬの第１端部Ｅ１が軸層ＸＬの第１側面ＳＦ１よりも隔壁６の幅方向に突出している。第１上電極ＵＥ１は、ボトム層ＢＬのうち第１側面ＳＦ１から突出した部分を全体的に覆い、第１側面ＳＦ１にも接触している。図４および図５の例と同じく、ボトム層ＢＬの第２端部Ｅ２および第３端部Ｅ３は、それぞれ軸層ＸＬの第２側面ＳＦ２および第３側面ＳＦ３から突出している。
図２８および図２９の例においては、第１側面ＳＦ１からの第１端部Ｅ１の突出長さＤ１、第２側面ＳＦ２からの第２端部Ｅ２の突出長さＤ２、および、第３側面ＳＦ３からの第３端部Ｅ３の突出長さＤ３が同等である（Ｄ１＝Ｄ２＝Ｄ３）。
図３０および図３１は、本実施形態に係る表示装置ＤＳＰの他の例を示す概略的な断面図である。図３０においては図４と同じく画素開口ＡＰ１，ＡＰ２の間の隔壁６とその近傍の構造を示し、図３１においては図５と同じく画素開口ＡＰ１，ＡＰ３の間の隔壁６とその近傍の構造を示している。
図３０および図３１の例においては、突出長さＤ１，Ｄ２，Ｄ３が異なっている。具体的には、突出長さＤ２が突出長さＤ１よりも大きく、突出長さＤ３が突出長さＤ２よりも大きい（Ｄ１＜Ｄ２＜Ｄ３）。
なお、図４、図５、図２６および図２７のように第１端部Ｅ１と第１側面ＳＦ１が第３方向Ｚに揃っている場合においては、突出長さＤ１を零とみなすことができる。また、図２６および図２７のように端部Ｅ１，Ｅ２，Ｅ３がそれぞれ側面ＳＦ１，ＳＦ２，ＳＦ３と第３方向Ｚに揃っている場合においては、突出長さＤ１，Ｄ２，Ｄ３をいずれも零とみなすことができる。
図２８乃至図３１に示した部分以外の表示装置ＤＳＰの構造や表示装置ＤＳＰの製造方法、ならびにこれらが奏する効果は、第１実施形態と同様である。さらに、本実施形態においては、端部Ｅ１，Ｅ２，Ｅ３がそれぞれ側面ＳＦ１，ＳＦ２，ＳＦ３から突出しているため、上電極ＵＥ１，ＵＥ２，ＵＥ３と端部Ｅ１，Ｅ２，Ｅ３の接触面積が増加する。これにより、上電極ＵＥ１，ＵＥ２，ＵＥ３とボトム層ＢＬの良好な導通を確保することができる。
［第４実施形態］
表示装置ＤＳＰの製造方法は、第１実施形態において図１０のフローチャートを用いて説明したものに限られない。以下に、表示装置ＤＳＰの製造方法の他の一例を説明する。
図３２は、第４実施形態に係る表示装置ＤＳＰの製造方法の一例を示すフローチャートである。このフローチャートにおいては、先ず第１実施形態と同じく基板１０の上に回路層１１、有機絶縁層１２および下電極ＬＥ１，ＬＥ２，ＬＥ３が形成される（工程Ｐ１）。続いて、リブ５に加工される無機絶縁層５’が形成される（工程Ｐ２ａ）。この時点では、この無機絶縁層５’に画素開口ＡＰ１，ＡＰ２，ＡＰ３が設けられていない。
工程Ｐ２ａの後、無機絶縁層５’の上に隔壁６が形成される（工程Ｐ３）。隔壁６を形成する方法は、図１３乃至図１７を用いて上述した通りである。隔壁６の形成の後、無機絶縁層５’に画素開口ＡＰ１，ＡＰ２，ＡＰ３をパターニングすることによりリブ５が形成される（工程Ｐ２ｂ）。工程Ｐ２ｂの後、第１実施形態と同様に工程Ｐ４～Ｐ２８が実施される。
このような製造方法にて製造される表示装置ＤＳＰの構造や、表示装置ＤＳＰが奏する効果は、第１実施形態と同様である。さらに、本実施形態のように隔壁６を形成した後に画素開口ＡＰ１，ＡＰ２，ＡＰ３を形成する場合、隔壁６の形成時に行われるエッチングから下電極ＬＥ１，ＬＥ２，ＬＥ３を保護することができる。
以上、本発明の実施形態として説明した表示装置およびその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての表示装置およびその製造方法も、本発明の要旨を包含する限り本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述の各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
ＤＳＰ…表示装置、ＤＡ…表示領域、ＰＸ…画素、ＳＰ１，ＳＰ２，ＳＰ３…副画素、ＬＥ１，ＬＥ２，ＬＥ３…下電極、ＯＲ１，ＯＲ２，ＯＲ３…有機層、ＵＥ１，ＵＥ２，ＵＥ３…上電極、ＳＥ１，ＳＥ２，ＳＥ３…封止層、ＤＥ１，ＤＥ２，ＤＥ３…表示素子、５…リブ、６…隔壁、６１…隔壁の下部、６２…隔壁の上部、ＢＬ…ボトム層、ＸＬ…軸層、Ｌ１…第１層、Ｌ２…第２層。

Claims (20)

  1. 第１下電極と、
    前記第１下電極と重なる第１画素開口を有するリブと、
    前記リブの上に配置された下部および前記下部の側面から突出した上部を有する隔壁と、
    前記第１下電極に対向する第１上電極と、
    前記第１下電極と前記第１上電極の間に位置し、前記第１画素開口を通じて前記第１下電極に接触するとともに、前記第１下電極と前記第１上電極の電位差に応じて発光する第１有機層と、
    を備え、
    前記下部は、前記第１上電極に接触するボトム層と、前記ボトム層の上に配置された軸層とを有し、
    前記ボトム層は、リン酸、硝酸および酢酸を含む混酸に対するエッチングレートが前記軸層よりも小さく、かつ導電性を有する材料で形成されている、
    表示装置。
  2. 前記上部は、前記混酸に対するエッチングレートが前記軸層よりも小さい材料で形成されている、
    請求項１に記載の表示装置。
  3. 前記軸層は、アルミニウムまたはアルミニウム合金で形成されている、
    請求項１に記載の表示装置。
  4. 前記軸層は、アルミニウムまたはアルミニウム合金で形成された複数の層を有している、
    請求項１に記載の表示装置。
  5. 前記ボトム層は、チタン、窒化チタン、タングステンまたはタングステン合金で形成されている、
    請求項１に記載の表示装置。
  6. 前記ボトム層は、チタン、窒化チタン、タングステンまたはタングステン合金で形成された複数の層を有している、
    請求項１に記載の表示装置。
  7. 前記上部は、チタン、窒化チタン、タングステンまたはタングステン合金で形成されている、
    請求項１に記載の表示装置。
  8. 前記上部は、前記ボトム層よりも厚く形成されている、
    請求項１に記載の表示装置。
  9. 前記上部は、第１層と、前記第１層を覆う第２層とを有し、
    前記第２層は、フッ素を含むエッチングガスを用いたドライエッチングに対するエッチングレートが前記第１層および前記ボトム層よりも小さい材料で形成されている、
    請求項１に記載の表示装置。
  10. 前記第１層は、前記ボトム層と同じ材料で前記ボトム層よりも厚く形成されている、
    請求項９に記載の表示装置。
  11. 前記第２層は、ＩＴＯ、ＩＺＯまたはＩＧＺＯで形成されている、
    請求項９に記載の表示装置。
  12. 前記リブは、シリコン酸化物またはシリコン酸窒化物で形成されている、
    請求項１に記載の表示装置。
  13. 前記リブは、シリコン窒化物で形成された第１リブ層と、シリコン酸化物またはシリコン酸窒化物で形成され、前記第１リブ層を覆う第２リブ層とを有している、
    請求項１に記載の表示装置。
  14. 前記リブは、第２画素開口をさらに有し、
    前記表示装置は、
    前記第２画素開口と重なる第２下電極と、
    前記第２下電極に対向する第２上電極と、
    前記第２下電極と前記第２上電極の間に位置し、前記第２画素開口を通じて前記第２下電極に接触するとともに、前記第２下電極と前記第２上電極の電位差に応じて発光する第２有機層と、
    をさらに備え、
    前記隔壁は、前記第１画素開口と前記第２画素開口の間に配置され、
    前記ボトム層は、前記第１画素開口の側の第１端部と、前記第２画素開口の側の第２端部とを有し、
    前記軸層は、前記第１画素開口の側の第１側面と、前記第２画素開口の側の第２側面とを有し、
    前記第１側面からの前記第１端部の突出長さと、前記第２側面からの前記第２端部の突出長さとが異なる、
    請求項１乃至１３のうちいずれか１項に記載の表示装置。
  15. 第１下電極および第２下電極と、
    前記第１下電極と重なる第１画素開口および前記第２下電極と重なる第２画素開口を有するリブと、
    前記リブの上に配置された下部および前記下部の側面から突出した上部を有する隔壁と、
    前記第１下電極に対向する第１上電極と、
    前記第２下電極に対向する第２上電極と、
    前記第１下電極と前記第１上電極の間に位置し、前記第１画素開口を通じて前記第１下電極に接触するとともに、前記第１下電極と前記第１上電極の電位差に応じて発光する第１有機層と、
    前記第２下電極と前記第２上電極の間に位置し、前記第２画素開口を通じて前記第２下電極に接触するとともに、前記第２下電極と前記第２上電極の電位差に応じて発光する第２有機層と、
    を備え、
    前記隔壁は、前記第１画素開口と前記第２画素開口の間に配置され、
    前記下部は、ボトム層と、前記ボトム層の上に配置された軸層とを有し、
    前記ボトム層は、前記第１画素開口の側の第１端部と、前記第２画素開口の側の第２端部とを有し、
    前記軸層は、前記第１画素開口の側の第１側面と、前記第２画素開口の側の第２側面とを有し、
    前記第１側面からの前記第１端部の突出長さと、前記第２側面からの前記第２端部の突出長さとが異なる、
    表示装置。
  16. 前記第１上電極は、前記第１端部に接触し、
    前記第２上電極は、前記第２端部に接触している、
    請求項１４に記載の表示装置。
  17. 第１下電極および第２下電極を形成し、
    前記第１下電極と重なる第１画素開口および前記第２下電極と重なる第２画素開口を有するリブを形成し、
    前記リブの上に配置された下部および前記下部の側面から突出した上部を有する隔壁を形成し、
    前記第１画素開口を通じて前記第１下電極に接触する第１有機層を形成し、
    前記第１有機層を覆う第１上電極を形成し、
    前記第１下電極、前記第１有機層および前記第１上電極を含む第１表示素子の上方に第１レジストを形成し、
    リン酸、硝酸および酢酸を含む混酸を用いたウェットエッチングにより、前記第１上電極のうち前記第１レジストから露出した部分を除去し、
    ドライエッチングにより、前記第１有機層のうち前記第１レジストから露出した部分を除去し、
    前記第２画素開口を通じて前記第２下電極に接触する第２有機層を形成し、
    前記第２有機層を覆う第２上電極を形成する、
    ことを含み、
    前記下部は、前記第１上電極および前記第２上電極に接触するボトム層と、前記ボトム層の上に配置された軸層とを有し、
    前記ボトム層は、前記混酸に対するエッチングレートが前記軸層よりも小さく、かつ導電性を有する材料で形成されている、
    表示装置の製造方法。
  18. 前記上部は、前記混酸に対するエッチングレートが前記軸層よりも小さい材料で形成されている、
    請求項１７に記載の表示装置の製造方法。
  19. 前記隔壁の形成は、
    前記リブの上に第１金属層を形成し、
    前記第１金属層を覆う第２金属層を形成し、
    前記第２金属層を覆う第３金属層を形成し、
    前記第３金属層の上方に第２レジストを形成し、
    ドライエッチングにより、前記第３金属層のうち前記第２レジストから露出した部分を除去して前記上部を形成するとともに、前記第２金属層のうち前記第２レジストから露出した部分を除去して前記軸層を形成し、
    ウェットエッチングにより、前記軸層の幅を低減し、
    ドライエッチングにより、前記第１金属層のうち前記軸層から露出した部分を除去して前記ボトム層を形成する、
    請求項１７に記載の表示装置の製造方法。
  20. 前記軸層は、アルミニウムまたはアルミニウム合金で形成され、
    前記ボトム層は、チタン、窒化チタン、タングステンまたはタングステン合金で形成されている、
    請求項１７乃至１９のうちいずれか１項に記載の表示装置の製造方法。
JP2022104784A 2022-06-29 2022-06-29 表示装置およびその製造方法 Pending JP2024004895A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2022104784A JP2024004895A (ja) 2022-06-29 2022-06-29 表示装置およびその製造方法
KR1020230078025A KR20240002695A (ko) 2022-06-29 2023-06-19 표시 장치 및 그 제조 방법
DE102023205988.6A DE102023205988A1 (de) 2022-06-29 2023-06-26 Anzeigevorrichtung
CN202310775267.7A CN117320490A (zh) 2022-06-29 2023-06-28 显示装置
US18/343,759 US11844246B1 (en) 2022-06-29 2023-06-29 Display device
US18/495,815 US20240074248A1 (en) 2022-06-29 2023-10-27 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022104784A JP2024004895A (ja) 2022-06-29 2022-06-29 表示装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2024004895A true JP2024004895A (ja) 2024-01-17

Family

ID=89123503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022104784A Pending JP2024004895A (ja) 2022-06-29 2022-06-29 表示装置およびその製造方法

Country Status (5)

Country Link
US (2) US11844246B1 (ja)
JP (1) JP2024004895A (ja)
KR (1) KR20240002695A (ja)
CN (1) CN117320490A (ja)
DE (1) DE102023205988A1 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3188678B2 (ja) 1998-12-25 2001-07-16 ティーディーケイ株式会社 有機ｅｌ表示装置およびその製造方法
JP4089544B2 (ja) 2002-12-11 2008-05-28 ソニー株式会社 表示装置及び表示装置の製造方法
JP2008135325A (ja) 2006-11-29 2008-06-12 Hitachi Displays Ltd 有機ｅｌ表示装置とその製造方法
US7834543B2 (en) 2007-07-03 2010-11-16 Canon Kabushiki Kaisha Organic EL display apparatus and method of manufacturing the same
JP5008606B2 (ja) 2007-07-03 2012-08-22 キヤノン株式会社 有機ｅｌ表示装置及びその製造方法
JP2010118191A (ja) 2008-11-11 2010-05-27 Sharp Corp 有機ｅｌ表示装置およびその製造方法
WO2018179308A1 (ja) 2017-03-31 2018-10-04 シャープ株式会社 表示装置およびその製造方法
CN114514626B (zh) 2020-09-04 2024-04-02 应用材料公司 具有无机像素包封阻挡层的oled面板
JP2022080093A (ja) * 2020-11-17 2022-05-27 株式会社ジャパンディスプレイ 表示装置
JP2022096395A (ja) * 2020-12-17 2022-06-29 株式会社ジャパンディスプレイ 表示装置
CN112737335B (zh) 2020-12-29 2021-12-07 广州大学 一种升压转换电路的过零检测装置
JP2023166732A (ja) * 2022-05-10 2023-11-22 株式会社ジャパンディスプレイ 表示装置およびその製造方法

Also Published As

Publication number Publication date
US20240008316A1 (en) 2024-01-04
US20240074248A1 (en) 2024-02-29
KR20240002695A (ko) 2024-01-05
DE102023205988A1 (de) 2024-01-04
CN117320490A (zh) 2023-12-29
US11844246B1 (en) 2023-12-12

Similar Documents

Publication Publication Date Title
KR102349246B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP2023166732A (ja) 表示装置およびその製造方法
JP2024004895A (ja) 表示装置およびその製造方法
US20230240118A1 (en) Display device and manufacturing method of the same
US20230345769A1 (en) Display device and manufacturing method thereof
JP2023183147A (ja) 表示装置およびその製造方法
JP2023153632A (ja) 表示装置およびその製造方法
US11937488B2 (en) Manufacturing method of display device having a lower portion of a partition between first and second apertures
JP2023109537A (ja) 表示装置およびその製造方法
US20230320172A1 (en) Display device and manufacturing method thereof
US20230284509A1 (en) Display device manufacturing method and display device
US20230225180A1 (en) Method of manufacturing display device
US20230403886A1 (en) Display device
US20240147774A1 (en) Display device and manufacturing method thereof
US20240147811A1 (en) Display device and manufacturing method thereof
JP2024003563A (ja) 表示装置およびその製造方法
US20240130167A1 (en) Display device and manufacturing method thereof
JP2024025427A (ja) 表示装置
JP2023117639A (ja) 表示装置
JP2023160055A (ja) 表示装置およびその製造方法
JP2023114833A (ja) 表示装置およびその製造方法
JP2023183144A (ja) 表示装置およびその製造方法
JP2023120847A (ja) 表示装置
JP2023146240A (ja) 表示装置の製造方法
CN118102769A (zh) 显示装置及其制造方法