JP2023160054A - 表示装置の製造方法 - Google Patents

表示装置の製造方法 Download PDF

Info

Publication number
JP2023160054A
JP2023160054A JP2022070105A JP2022070105A JP2023160054A JP 2023160054 A JP2023160054 A JP 2023160054A JP 2022070105 A JP2022070105 A JP 2022070105A JP 2022070105 A JP2022070105 A JP 2022070105A JP 2023160054 A JP2023160054 A JP 2023160054A
Authority
JP
Japan
Prior art keywords
thin film
subpixel
pixel
resist
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022070105A
Other languages
English (en)
Inventor
優子 松本
Yuko Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2022070105A priority Critical patent/JP2023160054A/ja
Priority to US18/298,382 priority patent/US20230345762A1/en
Priority to CN202310426906.9A priority patent/CN116940188A/zh
Publication of JP2023160054A publication Critical patent/JP2023160054A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】信頼性の低下を抑制する。【解決手段】一実施形態によれば、表示装置の製造方法は、第1副画素の第1下電極、第2副画素の第2下電極、及び、第3副画素の第3下電極を形成し、第1発光層を含む第1薄膜を形成し、第2副画素及び第3副画素の第1薄膜を露出するとともに第1副画素の第1薄膜を覆うネガ型の第1レジストを形成し、第1レジストをマスクとして第1薄膜を除去し、第2発光層を含む第2薄膜を形成し、第3副画素の第2薄膜を露出するとともに第1副画素及び第2副画素の第2薄膜を覆うネガ型の第2レジストを形成し、第2レジストをマスクとして第2薄膜を除去し、第1副画素及び第2副画素に第2薄膜が残留し、第1副画素の第2薄膜を露出するとともに第2副画素の第2薄膜及び第3副画素の第3下電極を覆うポジ型の第3レジストを形成し、第3レジストをマスクとして第1副画素の第2薄膜を除去する。【選択図】図4

Description

本発明の実施形態は、表示装置の製造方法に関する。
近年、表示素子として有機発光ダイオード(OLED)を適用した表示装置が実用化されている。この表示素子は、薄膜トランジスタを含む画素回路と、画素回路に接続された下電極と、下電極を覆う有機層と、有機層を覆う上電極と、を備えている。有機層は、発光層の他に、正孔輸送層や電子輸送層などの機能層を含んでいる。
このような表示素子を製造する過程において、信頼性の低下を抑制する技術が必要とされている。
特開2000-195677号公報 特開2004-207217号公報 特開2008-135325号公報 特開2009-32673号公報 特開2010-118191号公報 国際公開第2018/179308号 米国特許出願公開第2022/0077251号明細書
本発明の目的は、信頼性の低下を抑制することが可能な表示装置の製造方法を提供することにある。
一実施形態によれば、表示装置の製造方法は、
第1副画素の第1下電極、第2副画素の第2下電極、及び、第3副画素の第3下電極を形成し、前記第1下電極と重なる第1開口、前記第2下電極と重なる第2開口、及び、前記第3下電極と重なる第3開口を有するリブを形成した処理基板を用意し、前記第1副画素、前記第2副画素、及び、前記第3副画素に亘って、第1発光層を含む第1薄膜を形成し、前記第2副画素及び前記第3副画素の前記第1薄膜を露出するとともに前記第1副画素の前記第1薄膜を覆うネガ型の第1レジストを形成し、前記第1レジストをマスクとして前記第2副画素及び前記第3副画素の前記第1薄膜を除去し、前記第1副画素に前記第1薄膜が残留し、前記第2開口から前記第2下電極を露出するとともに前記第3開口から前記第3下電極を露出し、前記第1レジストを除去し、前記第1副画素、前記第2副画素、及び、前記第3副画素に亘って、第2発光層を含む第2薄膜を形成し、前記第3副画素の前記第2薄膜を露出するとともに前記第1副画素及び前記第2副画素の前記第2薄膜を覆うネガ型の第2レジストを形成し、前記第2レジストをマスクとして前記第3副画素の前記第2薄膜を除去し、前記第1副画素及び前記第2副画素に前記第2薄膜が残留し、前記第3開口から前記第3下電極を露出し、前記第2レジストを除去し、前記第1副画素の前記第2薄膜を露出するとともに前記第2副画素の前記第2薄膜及び前記第3副画素の前記第3下電極を覆うポジ型の第3レジストを形成し、前記第3レジストをマスクとして前記第1副画素の前記第2薄膜を除去し、前記第3レジストを除去する。
図1は、表示装置DSPの構成例を示す図である。 図2は、副画素SP1,SP2,SP3のレイアウトの一例を示す図である。 図3は、図2中のIII-III線に沿う表示装置DSPの概略的な断面図である。 図4は、表示装置DSPの製造方法の一例を説明するためのフロー図である。 図5は、表示装置DSPの製造方法を説明するための図である。 図6は、表示装置DSPの製造方法を説明するための図である。 図7は、副画素SP1に配置された第1薄膜31を拡大した断面図である。 図8は、表示装置DSPの製造方法を説明するための図である。 図9は、表示装置DSPの製造方法を説明するための図である。 図10は、表示装置DSPの製造方法を説明するための図である。 図11は、表示装置DSPの製造方法を説明するための図である。 図12は、表示装置DSPの製造方法を説明するための図である。 図13は、表示装置DSPの製造方法を説明するための図である。 図14は、表示装置DSPの製造方法を説明するための図である。 図15は、表示装置DSPの製造方法を説明するための図である。
一実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
なお、図面には、必要に応じて理解を容易にするために、互いに直交するX軸、Y軸およびZ軸を記載する。X軸に沿った方向を第1方向と称し、Y軸に沿った方向を第2方向と称し、Z軸に沿った方向を第3方向と称する。第3方向Zと平行に各種要素を見ることを平面視という。
本実施形態に係る表示装置は、表示素子として有機発光ダイオード(OLED)を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末等に搭載され得る。
図1は、表示装置DSPの構成例を示す図である。
表示装置DSPは、絶縁性の基板10の上に、画像を表示する表示領域DAと、表示領域DAの周辺の周辺領域SAと、を有している。基板10は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
本実施形態においては、平面視における基板10の形状が長方形である。ただし、基板10の平面視における形状は長方形に限らず、正方形、円形あるいは楕円形などの他の形状であってもよい。
表示領域DAは、第1方向Xおよび第2方向Yにマトリクス状に配列された複数の画素PXを備えている。画素PXは、複数の副画素SPを含む。一例では、画素PXは、第1色の副画素SP1、第2色の副画素SP2および第3色の副画素SP3を含む。第1色、第2色、及び、第3色は、互いに異なる色である。なお、画素PXは、副画素SP1,SP2,SP3とともに、あるいは副画素SP1,SP2,SP3のいずれかに代えて、白色などの他の色の副画素SPを含んでもよい。
副画素SPは、画素回路1と、画素回路1によって駆動される表示素子20とを備えている。画素回路1は、画素スイッチ2と、駆動トランジスタ3と、キャパシタ4とを備えている。画素スイッチ2および駆動トランジスタ3は、例えば薄膜トランジスタにより構成されたスイッチング素子である。
画素スイッチ2のゲート電極は、走査線GLに接続されている。画素スイッチ2のソース電極およびドレイン電極の一方は信号線SLに接続され、他方は駆動トランジスタ3のゲート電極およびキャパシタ4に接続されている。駆動トランジスタ3において、ソース電極およびドレイン電極の一方は電源線PLおよびキャパシタ4に接続され、他方は表示素子20のアノードに接続されている。
なお、画素回路1の構成は図示した例に限らない。例えば、画素回路1は、より多くの薄膜トランジスタおよびキャパシタを備えてもよい。
表示素子20は、発光素子としての有機発光ダイオード(OLED)であり、有機EL素子と称する場合がある。
図2は、副画素SP1,SP2,SP3のレイアウトの一例を示す図である。
図2の例においては、副画素SP2と副画素SP3が第2方向Yに並んでいる。さらに、副画素SP2,SP3がそれぞれ副画素SP1と第1方向Xに並んでいる。
副画素SP1,SP2,SP3がこのようなレイアウトである場合、表示領域DAには、副画素SP2,SP3が第2方向Yに交互に配置された列と、複数の副画素SP1が第2方向Yに繰り返し配置された列とが形成される。これらの列は、第1方向Xに交互に並ぶ。
なお、副画素SP1,SP2,SP3のレイアウトは図2の例に限られない。他の一例として、各画素PXにおける副画素SP1,SP2,SP3が第1方向Xに順に並んでいてもよい。
表示領域DAには、リブ5および隔壁6が配置されている。リブ5は、副画素SP1,SP2,SP3においてそれぞれ開口AP1,AP2,AP3を有している。
隔壁6は、平面視においてリブ5と重なっている。隔壁6は、第1方向Xに延びる複数の第1隔壁6xと、第2方向Yに延びる複数の第2隔壁6yとを有している。複数の第1隔壁6xは、第2方向Yに隣り合う開口AP2,AP3の間、および、第2方向Yに隣り合う2つの開口AP1の間にそれぞれ配置されている。第2隔壁6yは、第1方向Xに隣り合う開口AP1,AP2の間、および、第1方向Xに隣り合う開口AP1,AP3の間にそれぞれ配置されている。
図2の例においては、第1隔壁6xおよび第2隔壁6yは、互いに接続されている。これにより、隔壁6は、全体として開口AP1,AP2,AP3を囲う格子状に形成されている。隔壁6は、リブ5と同様に副画素SP1,SP2,SP3において開口を有するということもできる。
副画素SP1,SP2,SP3は、表示素子20として、それぞれ表示素子201,202,203を備えている。
副画素SP1は、開口AP1とそれぞれ重なる下電極LE1、上電極UE1および有機層OR1を備えている。副画素SP2は、開口AP2とそれぞれ重なる下電極LE2、上電極UE2および有機層OR2を備えている。副画素SP3は、開口AP3とそれぞれ重なる下電極LE3、上電極UE3および有機層OR3を備えている。
図2の例においては、下電極LE1、LE2、LE3の外形は点線で示し、有機層OR1、OR2、OR3、および、上電極UE1、UE2、UE3の外形は一点鎖線で示している。下電極LE1、LE2、LE3のそれぞれの周縁部は、リブ5に重なっている。なお、図示した下電極、有機層、上電極のそれぞれの外形は、正確な形状を反映したものとは限らない。
下電極LE1、上電極UE1および有機層OR1は、副画素SP1の表示素子201を構成する。下電極LE2、上電極UE2および有機層OR2は、副画素SP2の表示素子202を構成する。下電極LE3、上電極UE3および有機層OR3は、副画素SP3の表示素子203を構成する。
下電極LE1、LE2、LE3は、例えば、表示素子のアノードに相当する。上電極UE1、UE2、UE3は、表示素子のカソード、あるいは、共通電極に相当する。
下電極LE1は、コンタクトホールCH1を通じて副画素SP1の画素回路1(図1参照)に接続されている。下電極LE2は、コンタクトホールCH2を通じて副画素SP2の画素回路1に接続されている。下電極LE3は、コンタクトホールCH3を通じて副画素SP3の画素回路1に接続されている。
図2の例においては、開口AP1の面積が開口AP2の面積よりも大きく、開口AP2の面積が開口AP3の面積よりも大きい。換言すると、開口AP1から露出した下電極LE1の面積は開口AP2から露出した下電極LE2の面積よりも大きく、開口AP2から露出した下電極LE2の面積は開口AP3から露出した下電極LE3の面積よりも大きい。
例えば、副画素SP1の表示素子201は、青波長域の光を放つように構成される。また、副画素SP2の表示素子202は、緑波長域の光を放つように構成され、また、副画素SP3の表示素子203は、赤波長域の光を放つように構成される。
図3は、図2中のIII-III線に沿う表示装置DSPの概略的な断面図である。
上述の基板10の上に回路層11が配置されている。回路層11は、図1に示した画素回路1、走査線GL、信号線SLおよび電源線PLなどの各種回路や配線を含む。回路層11は、絶縁層12により覆われている。絶縁層12は、回路層11により生じる凹凸を平坦化する平坦化膜として機能する。
下電極LE1,LE2,LE3は、絶縁層12の上に配置されている。リブ5は、絶縁層12および下電極LE1,LE2,LE3の上に配置されている。下電極LE1,LE2,LE3の端部は、リブ5により覆われている。つまり、下電極LE1,LE2,LE3の端部は、絶縁層12とリブ5との間に配置されている。下電極LE1,LE2,LE3のうち、互いに隣接する下電極の間では、絶縁層12がリブ5により覆われている。
隔壁6は、リブ5の上に配置された下部(茎)61と、下部61の上に配置された上部(笠)62と、を含む。図の右側に示した隔壁6の下部61は、開口AP1と開口AP2との間に位置している。図の左側に示した隔壁6の下部61は、開口AP2と開口AP3との間に位置している。上部62は、下部61よりも大きい幅を有している。これにより、図3においては上部62の両端部が下部61の側面よりも突出している。このような隔壁6の形状は、オーバーハング状ということもできる。上部62のうち、下部61よりも開口AP1に向かって突出した部分は突出部621と称し、下部61よりも開口AP2に向かって突出した部分は突出部622と称し、下部61よりも開口AP3に向かって突出した部分は突出部623と称する。
有機層OR1は、開口AP1を通じて下電極LE1に接触し、下電極LE1を覆うとともに、リブ5の一部に重なっている。上電極UE1は、下電極LE1と対向するとともに、有機層OR1の上に配置されている。さらに、上電極UE1は、下部61の側面に接触している。有機層OR1及び上電極UE1は、上部62よりも下方に位置している。
有機層OR2は、開口AP2を通じて下電極LE2に接触し、下電極LE2を覆うとともに、リブ5の一部に重なっている。上電極UE2は、下電極LE2と対向するとともに、有機層OR2の上に配置されている。さらに、上電極UE2は、下部61の側面に接触している。有機層OR2及び上電極UE2は、上部62よりも下方に位置している。
有機層OR3は、開口AP3を通じて下電極LE3に接触し、下電極LE3を覆うとともに、リブ5の一部に重なっている。上電極UE3は、下電極LE3と対向するとともに、有機層OR3の上に配置されている。さらに、上電極UE3は、下部61の側面に接触している。有機層OR3及び上電極UE3は、上部62よりも下方に位置している。
図3に示す例では、副画素SP1,SP2,SP3は、有機層OR1,OR2,OR3の発光層が発する光の光学特性を調整するためのキャップ層(光学調整層)CP1、CP2、CP3を含む。
キャップ層CP1は、開口AP1に位置し、上部62よりも下方に位置し、上電極UE1の上に配置されている。キャップ層CP2は、開口AP2に位置し、上部62よりも下方に位置し、上電極UE2の上に配置されている。キャップ層CP3は、開口AP3に位置し、上部62よりも下方に位置し、上電極UE3の上に配置されている。
副画素SP1,SP2,SP3には、封止層SE1,SE2,SE3がそれぞれ配置されている。
封止層SE1は、キャップ層CP1、及び、隔壁6の下部61及び上部62に接し、副画素SP1の各部材を連続的に覆っている。封止層SE2は、キャップ層CP2、及び、隔壁6の下部61及び上部62に接し、副画素SP2の各部材を連続的に覆っている。封止層SE3は、キャップ層CP3、及び、隔壁6の下部61及び上部62に接し、副画素SP3の各部材を連続的に覆っている。
封止層SE1,SE2,SE3は、保護層13により覆われている。
図3の例においては、隔壁6の上には、有機層、上電極、キャップ層、封止層のいずれも配置されていないが、これらの一部が配置される場合があり得る。例えば、有機層の一部が隔壁6の上に配置される場合、有機層のうち、上部62より下方の部分と上部62の上に配置される部分とは離間している。上電極の一部が隔壁6の上に配置される場合、上電極のうち、上部62より下方の部分と上部62の上に配置される部分とは離間している。キャップ層の一部が隔壁6の上に配置される場合、キャップ層のうち、上部62より下方の部分と上部62の上に配置される部分とは離間している。副画素SP1,SP2の間の隔壁6上においては、有機層OR1は有機層OR2から離間し、上電極UE1は上電極UE2から離間し、キャップ層CP1はキャップ層CP2から離間し、封止層SE1は封止層SE2から離間している。副画素SP2,SP3の間の隔壁6上においては、有機層OR2は有機層OR3から離間し、上電極UE2は上電極UE3から離間し、キャップ層CP2はキャップ層CP3から離間し、封止層SE2は封止層SE3から離間している。
絶縁層12は、有機絶縁層である。リブ5、および、封止層SE1,SE2,SE3は、無機絶縁層である。
封止層SE1,SE2,SE3は、例えば、同一の無機絶縁材料で形成されている。
リブ5は、無機絶縁材料の一例であるシリコン窒化物(SiNx)で形成されている。なお、リブ5は、他の無機絶縁材料として、シリコン酸化物(SiOx)、シリコン酸窒化物(SiON)、または、酸化アルミニウム(Al)のいずれかの単層体として形成されてもよい。また、リブ5は、シリコン窒化物層、シリコン酸化物層、シリコン酸窒化物層、及び、酸化アルミニウム層のうちの少なくとも2つの組合せによる積層体として形成されてもよい。
封止層SE1,SE2,SE3は、無機絶縁材料の一例であるシリコン窒化物(SiNx)で形成されている。なお、封止層SE1,SE2,SE3は、他の無機絶縁材料として、シリコン酸化物(SiOx)、シリコン酸窒化物(SiON)、または、酸化アルミニウム(Al)のいずれかの単層体として形成されてもよい。また、封止層SE1,SE2,SE3は、シリコン窒化物層、シリコン酸化物層、シリコン酸窒化物層、及び、酸化アルミニウム層のうちの少なくとも2つの組合せによる積層体として形成されてもよい。このため、封止層SE1,SE2,SE3は、リブ5と同一材料で形成される場合があり得る。
隔壁6の下部61は、導電材料によって形成され、各上電極UE1,UE2,UE3と電気的に接続されている。隔壁6の下部61及び上部62がいずれも導電性を有してもよい。上部62は、遮光性の材料で形成されている。
リブ5の厚さは、隔壁6や絶縁層12の厚さに比べて十分に小さい。一例では、リブ5の厚さは、200nm以上かつ400nm以下である。
隔壁6の下部61の厚さ(リブ5の上面から上部62の下面までの厚さ)は、リブ5の厚さより大きい。
封止層SE1の厚さ、封止層SE2の厚さ、及び、封止層SE3の厚さは、ほぼ同等である。
シリコン窒化物は青波長(450nm以下の波長範囲)をわずかに吸収する性質がある。このため、封止層SE1,SE2,SE3がシリコン窒化物で形成される場合、封止層SE1,SE2,SE3の厚さは、封止性能を確保できる範囲で薄いことが望ましく、例えば2μm以下である。これにより、青波長の透過率が向上する。
一方で、封止層SE1,SE2,SE3の厚さを薄くすると、突出部621,622,623の下方には空隙が形成され得る。
下電極LE1,LE2,LE3は、ITOなどの透明導電材料で形成されてもよいし、銀(Ag)などの金属材料と透明導電材料の積層構造を有してもよい。上電極UE1,UE2,UE3は、例えばマグネシウム及び銀の合金(MgAg)などの金属材料で形成されている。上電極UE1,UE2,UE3は、ITOなどの透明導電材料で形成されてもよい。
有機層OR1,OR2,OR3の各々は、正孔注入層、正孔輸送層、電子ブロッキング層、正孔ブロッキング層、電子輸送層、電子注入層などの複数の機能層を含む。また、有機層OR1は、発光層EM1を含む。有機層OR2は、発光層EM2を含む。発光層EM2は、発光層EM1とは異なる材料で形成されている。有機層OR3は、発光層EM3を含む。発光層EM3は、発光層EM1及びEM2とは異なる材料で形成されている。
発光層EM1を形成する材料、発光層EM2を形成する材料、及び、発光層EM3を形成する材料は、互いに異なる波長域の光を放つ材料である。
一例では、発光層EM1は、青波長域の光を放つ材料によって形成され、発光層EM2は、緑波長域の光を放つ材料によって形成され、発光層EM3は、赤波長域の光を放つ材料によって形成されている。
キャップ層CP1、CP2、CP3は、例えば、透明な薄膜の多層体によって形成されている。多層体は、薄膜として、無機材料によって形成された薄膜及び有機材料によって形成された薄膜を含んでいてもよい。また、これらの複数の薄膜は、互いに異なる屈折率を有している。多層体を構成する薄膜の材料は、上電極UE1、UE2、UE3の材料とは異なり、また、封止層SE1、SE2、SE3の材料とも異なる。なお、キャップ層CP1、CP2、CP3は、省略してもよい。
保護層13は、透明な薄膜の多層体によって形成され、例えば、薄膜として、無機材料によって形成された薄膜及び有機材料によって形成された薄膜を含んでいる。
隔壁6には、共通電圧が供給されている。この共通電圧は、下部61の側面に接触した各上電極UE1,UE2,UE3にそれぞれ供給される。下電極LE1,LE2,LE3には、副画素SP1,SP2,SP3がそれぞれ有する画素回路1を通じて画素電圧が供給される。
下電極LE1と上電極UE1の間に電位差が形成されると、有機層OR1のうちの発光層EM1が第1波長域の光を放つ。下電極LE2と上電極UE2の間に電位差が形成されると、有機層OR2のうちの発光層EM2が第2波長域の光を放つ。下電極LE3と上電極UE3の間に電位差が形成されると、有機層OR3のうちの発光層EM3が第3波長域の光を放つ。
次に、表示装置DSPの製造方法の一例について説明する。
図4は、表示装置DSPの製造方法の一例を説明するためのフロー図である。
ここに示す製造方法は、大別して、副画素SP1、副画素SP2、及び、副画素SP3を有する処理基板SUBを用意する工程(ステップST1)と、副画素SP1の表示素子201を形成する工程(ステップST2)と、副画素SP2の表示素子202を形成する工程(ステップST3)と、副画素SP3の表示素子203を形成する工程(ステップST4)と、を含む。
ステップST1においては、まず、基板10の上に、副画素SP1の下電極LE1、副画素SP2の下電極LE2、副画素SP3の下電極LE3、リブ5、及び、隔壁6を形成した処理基板SUBを用意する。図3に示したように、基板10と下電極LE1、LE2、LE3との間には、回路層11及び絶縁層12も形成される。
ステップST2においては、まず、副画素SP1、副画素SP2、及び、副画素SP3に亘って、発光層EM1を含む第1薄膜31を形成する(ステップST21)。その後、第1薄膜31の上に所定の形状にパターニングされたネガ型の第1レジスト41を形成する(ステップST22)。第1レジスト41は、副画素SP2及び副画素SP3の第1薄膜31を露出し、副画素SP1の第1薄膜31を覆う。
その後、第1レジスト41をマスクとしたエッチングにより副画素SP2及び副画素SP3の第1薄膜31を除去する(ステップST23)。副画素SP1には第1薄膜31が残留する。その後、第1レジスト41を除去する(ステップST24)。これにより、副画素SP1が形成される。副画素SP1は、所定の形状の第1薄膜31を有する表示素子201を備える。
ステップST3においては、まず、副画素SP1、副画素SP2、及び、副画素SP3に亘って、発光層EM2を含む第2薄膜32を形成する(ステップST31)。その後、第2薄膜32の上に所定の形状にパターニングされたネガ型の第2レジスト42を形成する(ステップST32)。第2レジスト42は、副画素SP3の第2薄膜32を露出し、副画素SP1及び副画素SP2の第2薄膜32を覆う。
その後、第2レジスト42をマスクとしたエッチングにより副画素SP3の第2薄膜32を除去する(ステップST33)。副画素SP1及び副画素SP2には第2薄膜32が残留する。その後、第2レジスト42を除去する(ステップST34)。
その後、所定の形状にパターニングされたポジ型の第3レジスト43を形成する(ステップST35)。第3レジスト43は、副画素SP1の第2薄膜32を露出し、副画素SP2の第2薄膜32を覆い、副画素SP3の下電極LE3を覆う。
その後、第3レジスト43をマスクとしたエッチングにより副画素SP1の第2薄膜32を除去する(ステップST36)。副画素SP1には第1薄膜31が残留し、副画素SP2には第2薄膜32が残留する。その後、第3レジスト43を除去する(ステップST37)。これにより、副画素SP2が形成される。副画素SP2は、所定の形状の第2薄膜32を有する表示素子202を備える。
ステップST4においては、まず、副画素SP1、副画素SP2、及び、副画素SP3に亘って、発光層EM3を含む第3薄膜33を形成する(ステップST41)。その後、第3薄膜33の上に所定の形状にパターニングされたポジ型の第4レジスト44を形成する(ステップST42)。第4レジスト44は、副画素SP1及び副画素SP2の第3薄膜33を露出し、副画素SP3の第3薄膜33を覆う。
その後、第4レジスト44をマスクとしたエッチングにより副画素SP1及び副画素SP2の第3薄膜33を除去する(ステップST43)。副画素SP3には第3薄膜33が残留する。その後、第4レジスト44を除去する(ステップST44)。これにより、副画素SP3が形成される。副画素SP3は、所定の形状の第3薄膜33を有する表示素子203を備える。
なお、ネガ型のレジストとは、露光されることで現像液に対して不溶化する材料であり、ポジ型のレジストとは、露光されることで現像液に溶解する材料である。
以下、ステップST1及びステップST4について図5乃至図15を参照しながら説明する。
まず、ステップST1においては、図5に示すように、処理基板SUBを用意する。処理基板SUBを用意する工程は、基板10の上に回路層11を形成する工程と、回路層11の上に絶縁層12を形成する工程と、絶縁層12の上に、副画素SP1の下電極LE1、副画素SP2の下電極LE2、副画素SP3の下電極LE3を形成する工程と、下電極LE1、LE2、LE3の各々と重なる開口AP1、AP2、AP3を有するリブ5を形成する工程と、リブ5の上に配置された下部61及び下部61の上に配置され下部61の側面から突出した上部62を含む隔壁6を形成する工程と、を含む。図6乃至図15においては、絶縁層12よりも下層の基板10及び回路層11の図示を省略する。
続いて、ステップST21においては、図6に示すように、副画素SP1、副画素SP2、及び、副画素SP3に亘って、第1薄膜31を形成する。第1薄膜31は、副画素SP1の開口AP1において下電極LE1に重なり、副画素SP2の開口AP2において下電極LE2に重なり、副画素SP3の開口AP3において下電極LE3に重なり、リブ5に重なり、隔壁6の下部61及び上部62を覆う。
図7は、副画素SP1に配置された第1薄膜31を拡大した断面図である。
第1薄膜31は、青波長域の光を放つ発光層EM1を含む有機層OR1と、有機層OR1の上に配置された上電極UE1と、上電極UE1の上に配置されたキャップ層CP1と、キャップ層CP1の上に配置された封止層SE1と、を含む。副画素SP2及び副画素SP3に配置された第1薄膜31も、図7に示した第1薄膜と同様に形成されている。
続いて、ステップST22においては、図8に示すように、第1薄膜31の上に第1レジスト41を形成する。
まず、図8の上段に示すように、第1薄膜31の上の全面に亘って第1レジスト41を塗布する。このとき、第1レジスト41は、突出部621,622,623の下方に形成された第1薄膜31の空隙に充填される。
その後、図8の中段に示すように、所定の開口パターンを有するフォトマスクM1を適用して、第1レジスト41を露光する。上記の通り、第1レジスト41はネガ型である。ここでは、副画素SP1に対応した開口パターンを有するフォトマスクM1を適用する。これにより、副画素SP1の第1レジスト41は露光され、副画素SP2及び副画素SP3の第1レジスト41は露光されない。
その後、図8の下段に示すように、第1レジスト41を現像した後、第1レジスト41を硬化処理する。これにより、第1レジスト41は、副画素SP1の第1薄膜31を覆い、副画素SP2及び副画素SP3の第1薄膜31を露出する。また、第1レジスト41は、突出部621の下方の空隙に残留し、突出部622,623の下方の空隙から除去される。
続いて、ステップST23においては、図9の上段に示すように、第1レジスト41をマスクとしてエッチングを行い、第1レジスト41から露出した副画素SP2及び副画素SP3の第1薄膜31を除去し、副画素SP1に第1薄膜31が残留する。つまり、副画素SP2及び副画素SP3における封止層SE1、キャップ層CP1、上電極UE1、及び、有機層OR1が除去される。これにより、副画素SP2において開口AP2から下電極LE2が露出し、また、下電極LE2を囲むリブ5が露出する。また、副画素SP3において開口AP3から下電極LE3が露出し、また、下電極LE3を囲むリブ5が露出する。
続いて、ステップST24においては、図9の中段に示すように、第1レジスト41を除去する。これにより、副画素SP1の第1薄膜31が露出する。これらのステップST21乃至ST24を経て、副画素SP1において、表示素子201が形成される。
続いて、ステップST31においては、図9の下段に示すように、副画素SP1、副画素SP2、及び、副画素SP3に亘って、第2薄膜32を形成する。第2薄膜32は、副画素SP1において第1薄膜31に重なり、副画素SP2の開口AP2において下電極LE2に重なり、副画素SP3の開口AP3において下電極LE3に重なり、リブ5に重なり、隔壁6の下部61及び上部62を覆う。
第2薄膜32は、図3に示したように、緑波長域の光を放つ発光層EM2を含む有機層OR2と、有機層OR2の上に配置された上電極UE2と、上電極UE2の上に配置されたキャップ層CP2と、キャップ層CP2の上に配置された封止層SE2と、を含む。
続いて、ステップST32においては、図10に示すように、第2薄膜32の上に第2レジスト42を形成する。
まず、図10の上段に示すように、第2薄膜32の上の全面に亘って第2レジスト42を塗布する。このとき、第2レジスト42は、突出部621,622,623の下方に形成された第2薄膜32の空隙に充填される。
その後、図10の中段に示すように、所定の開口パターンを有するフォトマスクM2を適用して、第2レジスト42を露光する。上記の通り、第2レジスト42はネガ型である。ここでは、副画素SP1及び副画素SP2に対応した開口パターンを有するフォトマスクM2を適用する。これにより、副画素SP1及び副画素SP2の第2レジスト42は露光され、副画素SP3の第2レジスト42は露光されない。
その後、図10の下段に示すように、第2レジスト42を現像した後、第2レジスト42を硬化処理する。これにより、第2レジスト42は、副画素SP1及び副画素SP2の第2薄膜32を覆い、副画素SP3の第2薄膜32を露出する。また、第1レジスト41は、突出部621,622の下方の空隙に残留し、突出部623の下方の空隙から除去される。
続いて、ステップST33においては、図11の上段に示すように、第2レジスト42をマスクとしてエッチングを行い、第2レジスト42から露出した副画素SP3の第2薄膜32を除去し、副画素SP1及び副画素SP2に第2薄膜32が残留する。つまり、副画素SP3における封止層SE2、キャップ層CP2、上電極UE2、及び、有機層OR2が除去される。これにより、副画素SP3において開口AP3から下電極LE3が露出し、また、下電極LE3を囲むリブ5も露出する。
続いて、ステップST34においては、図11の下段に示すように、第2レジスト42を除去する。これにより、副画素SP2の第2薄膜32が露出する。これらのステップST31乃至ST34を経て、副画素SP2において、表示素子202が形成される。また、副画素SP1においては、第1薄膜31に重なる第2薄膜32が露出する。
続いて、ステップST35においては、図12に示すように、第3レジスト43を形成する。
まず、図12の上段に示すように、副画素SP1、副画素SP2、及び、副画素SP3に亘って、第3レジスト43を塗布する。このとき、第3レジスト43は、副画素SP1及び副画素SP2において第2薄膜32に重なり、副画素SP3において下電極LE3及びリブ5に重なり、隔壁6を覆う。また、第3レジスト43は、突出部621,622,623の下方に形成された空隙に充填される。
その後、図12の中段に示すように、所定の開口パターンを有するフォトマスクM3を適用して、第3レジスト43を露光する。上記の通り、第3レジスト43はポジ型である。ここでは、副画素SP1に対応した開口パターンを有するフォトマスクM3を適用する。これにより、副画素SP1の第3レジスト43は露光されるが、突出部621の下方の第3レジスト43は、突出部621が遮光性の材料で形成されているため、露光されない。副画素SP2及び副画素SP3の第3レジスト43は露光されない。
その後、図12の下段に示すように、第3レジスト43を現像した後、第3レジスト43を硬化処理する。これにより、第3レジスト43は、副画素SP2の第2薄膜32を覆い、副画素SP3の下電極LE3を覆い、副画素SP1の第2薄膜32を露出する。また、第3レジスト43は、突出部621の下方の空隙に残留する。
続いて、ステップST36おいては、図13の上段に示すように、第3レジスト43をマスクとしてエッチングを行い、第3レジスト43から露出した副画素SP1の第2薄膜32を除去する。このとき、突出部621の下方に残留した第3レジスト43がマスクとなり、一部の第2薄膜32が残留する。
続いて、ステップST37においては、図13の中段に示すように、第3レジスト43を除去する。
続いて、ステップST41においては、図13の下段に示すように、副画素SP1、副画素SP2、及び、副画素SP3に亘って、第3薄膜33を形成する。第3薄膜33は、副画素SP1において第1薄膜31に重なり、副画素SP2において第2薄膜32に重なり、副画素SP3の開口AP3において下電極LE3に重なり、リブ5に重なり、隔壁6の下部61及び上部62を覆う。
第3薄膜33は、図3に示したように、赤波長域の光を放つ発光層EM3を含む有機層OR3と、有機層OR3の上に配置された上電極UE3と、上電極UE3の上に配置されたキャップ層CP3と、キャップ層CP3の上に配置された封止層SE3と、を含む。
続いて、ステップST42においては、図14に示すように、第3薄膜33の上に第4レジスト44を形成する。
まず、図14の上段に示すように、第3薄膜33の上の全面に亘って第4レジスト44を塗布する。このとき、第4レジスト44は、突出部621,622,623の下方に形成された空隙に充填される。
その後、図14の中段に示すように、所定の開口パターンを有するフォトマスクM4を適用して、第4レジスト44を露光する。上記の通り、第4レジスト44はポジ型である。ここでは、副画素SP1及び副画素SP2に対応した開口パターンを有するフォトマスクM4を適用する。これにより、副画素SP1及び副画素SP2の第4レジスト44は露光され、副画素SP3の第4レジスト44は露光されない。また、突出部621及び突出部622の下方の第4レジスト44は、突出部621及び突出部622が遮光性の材料で形成されているため、露光されない。
その後、図14の下段に示すように、第4レジスト44を現像した後、第4レジスト44を硬化処理する。これにより、第4レジスト44は、副画素SP3の第3薄膜33を覆い、副画素SP1及び副画素SP2の第3薄膜33を露出する。また、第4レジスト44は、突出部621及び突出部622の下方の空隙に残留する。
続いて、ステップST43においては、図15の上段に示すように、第4レジスト44をマスクとしてエッチングを行い、第4レジスト44から露出した副画素SP1及び副画素SP1の第3薄膜33を除去し、副画素SP3に第3薄膜33が残留する。つまり、副画素SP1及び副画素SP2における封止層SE3、キャップ層CP3、上電極UE3、及び、有機層OR3が除去される。このとき、突出部621及び突出部622の下方に残留した第4レジスト44がマスクとなり、一部の第3薄膜33が残留する。
続いて、ステップST44においては、図15の下段に示すように、第4レジスト44を除去する。これにより、副画素SP3の第3薄膜33が露出する。これらのステップST41乃至ST44を経て、副画素SP3において、表示素子203が形成される。
以上の工程により、副画素SP1には表示素子201が形成され、副画素SP2には表示素子202が形成され、副画素SP3には表示素子203が形成される。
なお、上記の工程のうち、ステップST21の第1薄膜31を形成する工程では発光層EM1が赤波長域の光を放つ材料で形成され、ステップST31の第2薄膜32を形成する工程では発光層EM2が緑波長域の光を放つ材料で形成され、ステップST41の第3薄膜33を形成する工程では発光層EM3が青波長域の光を放つ材料で形成される場合もあり得る。
上記の例において、副画素SP1が第1副画素に相当し、開口AP1が第1開口に相当し、下電極LE1が第1下電極に相当し、有機層OR1が第1有機層に相当し、発光層EM1が第1発光層に相当し、上電極UE1が第1上電極に相当し、キャップ層CP1が第1キャップ層に相当し、封止層SE1が第1封止層に相当する。
また、副画素SP2が第2副画素に相当し、開口AP2が第2開口に相当し、下電極LE2が第2下電極に相当し、有機層OR2が第2有機層に相当し、発光層EM2が第2発光層に相当し、上電極UE2が第2上電極に相当し、キャップ層CP2が第2キャップ層に相当し、封止層SE2が第2封止層に相当する。
また、副画素SP3が第3副画素に相当し、開口AP3が第3開口に相当し、下電極LE3が第3下電極に相当し、有機層OR3が第3有機層に相当し、発光層EM3が第3発光層に相当し、上電極UE3が第3上電極に相当し、キャップ層CP3が第3キャップ層に相当し、封止層SE3が第3封止層に相当する。
本実施形態によれば、第1薄膜31をパターニングするための第1レジスト41はネガ型である。突出部622,623の下方に第1薄膜31の空隙が形成される場合、突出部622,623の下方に充填された第1レジスト41は、未露光であるため、除去され、第1薄膜31を露出する(図8下段)。このため、第1薄膜31をエッチングする際に、突出部622,623の下方の第1薄膜31は除去され、隔壁6が露出する(図9上段)。これにより、その後に形成される第2薄膜32と隔壁6との電気的な接続が可能となる(図9下段)。
第2薄膜32をパターニングするための第2レジスト42はネガ型である。突出部623の下方に第2薄膜32の空隙が形成される場合、突出部623の下方に充填された第2レジスト42は、未露光であるため、除去され、第2薄膜32を露出する(図10下段)。このため、第2薄膜32をエッチングする際に、突出部623の下方の第2薄膜32は除去され、隔壁6が露出する(図11上段)。これにより、その後に形成される第3薄膜33と隔壁6との電気的な接続が可能となる(図13下段)。
副画素SP1の第1薄膜31に重なる第2薄膜32を除去する工程において、第2薄膜32をパターニングするための第3レジスト43はポジ型である。突出部621の下方に第2薄膜32の空隙が形成される場合、突出部621の下方に充填された第3レジスト43は、未露光であるため、残留する(図12下段)。このため、第2薄膜32をエッチングする際に、第3レジスト43がエッチングストッパとして機能し、突出部621の下方の第1薄膜31が保護される(図13上段)。これにより、第1薄膜31に含まれる封止層SE1の破壊が抑制され、水分浸入に起因した表示不良を抑制することができる。
副画素SP1の第1薄膜31に重なる第3薄膜33及び副画素SP2の第2薄膜32に重なる第3薄膜33を除去する工程において、第3薄膜33をパターニングするための第4レジスト44はポジ型である。突出部621、622の下方に第3薄膜33の空隙が形成される場合、突出部621、622の下方に充填された第4レジスト44は、未露光であるため、残留する(図14下段)。このため、第3薄膜33をエッチングする際に、第4レジスト44がエッチングストッパとして機能し、突出部621の下方の第1薄膜31及び突出部622の下方の第2薄膜32が保護される(図15上段)。これにより、第1薄膜31に含まれる封止層SE1及び第2薄膜32に含まれる封止層SE2の破壊が抑制され、水分浸入に起因した表示不良を抑制することができる。
以上説明したように、本実施形態によれば、信頼性の低下を抑制し、製造歩留まりを向上することが可能な表示装置の製造方法を提供することができる。
以上、本発明の実施形態として説明した表示装置の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての表示装置の製造方法も、本発明の要旨を包含する限り本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
DSP…表示装置
10…基板 12…絶縁層
5…リブ AP1、AP2、AP3…開口
6…隔壁 61…下部 62…上部
PX…画素 SP1,SP2,SP3…副画素
20,201,202,203…表示素子(有機EL素子)
LE,LE1,LE2,LE3…下電極(アノード)
UE,UE1,UE2,UE3…上電極(カソード)
OR,OR1,OR2,OR3…有機層
CP,CP1,CP2,CP3…キャップ層
SE,SE1,SE2,SE3…封止層
31…第1薄膜 32…第2薄膜 33…第3薄膜
41…第1レジスト 42…第2レジスト 43…第3レジスト 44…第4レジスト

Claims (12)

  1. 第1副画素の第1下電極、第2副画素の第2下電極、及び、第3副画素の第3下電極を形成し、前記第1下電極と重なる第1開口、前記第2下電極と重なる第2開口、及び、前記第3下電極と重なる第3開口を有するリブを形成した処理基板を用意し、
    前記第1副画素、前記第2副画素、及び、前記第3副画素に亘って、第1発光層を含む第1薄膜を形成し、
    前記第2副画素及び前記第3副画素の前記第1薄膜を露出するとともに前記第1副画素の前記第1薄膜を覆うネガ型の第1レジストを形成し、
    前記第1レジストをマスクとして前記第2副画素及び前記第3副画素の前記第1薄膜を除去し、前記第1副画素に前記第1薄膜が残留し、前記第2開口から前記第2下電極を露出するとともに前記第3開口から前記第3下電極を露出し、
    前記第1レジストを除去し、
    前記第1副画素、前記第2副画素、及び、前記第3副画素に亘って、第2発光層を含む第2薄膜を形成し、
    前記第3副画素の前記第2薄膜を露出するとともに前記第1副画素及び前記第2副画素の前記第2薄膜を覆うネガ型の第2レジストを形成し、
    前記第2レジストをマスクとして前記第3副画素の前記第2薄膜を除去し、前記第1副画素及び前記第2副画素に前記第2薄膜が残留し、前記第3開口から前記第3下電極を露出し、
    前記第2レジストを除去し、
    前記第1副画素の前記第2薄膜を露出するとともに前記第2副画素の前記第2薄膜及び前記第3副画素の前記第3下電極を覆うポジ型の第3レジストを形成し、
    前記第3レジストをマスクとして前記第1副画素の前記第2薄膜を除去し、
    前記第3レジストを除去する、表示装置の製造方法。
  2. 前記第3レジストを除去した後に、さらに、
    前記第1副画素、前記第2副画素、及び、前記第3副画素に亘って、第3発光層を含む第3薄膜を形成し、
    前記第1副画素及び前記第2副画素の前記第3薄膜を露出するとともに前記第3副画素の前記第3薄膜を覆うポジ型の第4レジストを形成し、
    前記第4レジストをマスクとして前記第1副画素及び前記第2副画素の前記第3薄膜を除去し、前記第3副画素に前記第3薄膜が残留し、
    前記第4レジストを除去する、請求項1に記載の表示装置の製造方法。
  3. 前記第1発光層は、青波長域の光を放つ材料によって形成し、
    前記第2発光層は、緑波長域の光を放つ材料によって形成し、
    前記第3発光層は、赤波長域の光を放つ材料によって形成する、請求項2に記載の表示装置の製造方法。
  4. 前記第1発光層は、赤波長域の光を放つ材料によって形成し、
    前記第2発光層は、緑波長域の光を放つ材料によって形成し、
    前記第3発光層は、青波長域の光を放つ材料によって形成する、請求項2に記載の表示装置の製造方法。
  5. 前記処理基板を用意する工程では、さらに、
    前記リブの上に位置する下部及び前記下部の上に位置し前記下部の側面から突出した上部を含む隔壁を形成する、請求項2に記載の表示装置の製造方法。
  6. 前記隔壁の前記下部は、導電材料によって形成する、請求項5に記載の表示装置の製造方法。
  7. 前記第1薄膜は、
    前記第1下電極の上に位置し、前記第1発光層を含む第1有機層と、
    前記第1有機層の上に位置し、前記隔壁の前記下部に接する第1上電極と、
    前記第1上電極の上に位置する第1キャップ層と、
    前記第1キャップ層の上に位置する第1封止層と、を有している、請求項6に記載の表示装置の製造方法。
  8. 前記第2薄膜を形成する工程では、前記第1副画素の前記第1薄膜の上、前記第2下電極の上、及び、前記第3下電極の上に、前記第2薄膜を形成する、請求項7に記載の表示装置の製造方法。
  9. 前記第2薄膜は、
    前記第2下電極の上に位置し、前記第2発光層を含む第2有機層と、
    前記第2有機層の上に位置し、前記隔壁の前記下部に接する第2上電極と、
    前記第2上電極の上に位置する第2キャップ層と、
    前記第2キャップ層の上に位置する第2封止層と、を有している、請求項8に記載の表示装置の製造方法。
  10. 前記第3薄膜を形成する工程では、前記第1副画素の前記第1薄膜の上、前記第2副画素の前記第2薄膜の上、及び、前記第3下電極の上に、前記第3薄膜を形成する、請求項9に記載の表示装置の製造方法。
  11. 前記第3薄膜は、
    前記第3下電極の上に位置し、前記第3発光層を含む第3有機層と、
    前記第3有機層の上に位置し、前記隔壁の前記下部に接する第3上電極と、
    前記第3上電極の上に位置する第3キャップ層と、
    前記第3キャップ層の上に位置する第3封止層と、を有している、請求項10に記載の表示装置の製造方法。
  12. 前記リブ、前記第1封止層、前記第2封止層、及び、前記第3封止層は、シリコン窒化物によって形成する、請求項11に記載の表示装置の製造方法。
JP2022070105A 2022-04-21 2022-04-21 表示装置の製造方法 Pending JP2023160054A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022070105A JP2023160054A (ja) 2022-04-21 2022-04-21 表示装置の製造方法
US18/298,382 US20230345762A1 (en) 2022-04-21 2023-04-11 Display device manufacturing method
CN202310426906.9A CN116940188A (zh) 2022-04-21 2023-04-20 显示装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022070105A JP2023160054A (ja) 2022-04-21 2022-04-21 表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023160054A true JP2023160054A (ja) 2023-11-02

Family

ID=88376395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022070105A Pending JP2023160054A (ja) 2022-04-21 2022-04-21 表示装置の製造方法

Country Status (3)

Country Link
US (1) US20230345762A1 (ja)
JP (1) JP2023160054A (ja)
CN (1) CN116940188A (ja)

Also Published As

Publication number Publication date
CN116940188A (zh) 2023-10-24
US20230345762A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
JP2023166732A (ja) 表示装置およびその製造方法
JP2023153632A (ja) 表示装置およびその製造方法
JP2023132064A (ja) 表示装置及び表示装置の製造方法
JP2023160054A (ja) 表示装置の製造方法
JP2023095158A (ja) 表示装置
JP2023160055A (ja) 表示装置およびその製造方法
JP2023127264A (ja) 表示装置及び表示装置の製造方法
US20230269991A1 (en) Display device
US20230371344A1 (en) Manufacturing method of display device
US20230309350A1 (en) Display device and manufacturing method of the same
JP2023148378A (ja) 表示装置及び表示装置の製造方法
JP2023184090A (ja) 表示装置及び表示装置の製造方法
JP2023125466A (ja) 表示装置の製造方法
JP2023160399A (ja) 表示装置およびその製造方法
JP2024031365A (ja) 表示装置及び表示装置の製造方法
JP2023118411A (ja) 表示装置
JP2023183147A (ja) 表示装置およびその製造方法
JP2024075963A (ja) 表示装置およびその製造方法
JP2023106167A (ja) 表示装置の製造方法
JP2024004168A (ja) 表示装置及び表示装置の製造方法
JP2023180831A (ja) 表示装置
JP2024064103A (ja) 表示装置及びその製造方法
JP2023100414A (ja) 表示装置
JP2024019823A (ja) 表示装置の製造方法及び表示装置
JP2023136829A (ja) 表示装置の製造方法