JP2024064103A - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP2024064103A
JP2024064103A JP2022172452A JP2022172452A JP2024064103A JP 2024064103 A JP2024064103 A JP 2024064103A JP 2022172452 A JP2022172452 A JP 2022172452A JP 2022172452 A JP2022172452 A JP 2022172452A JP 2024064103 A JP2024064103 A JP 2024064103A
Authority
JP
Japan
Prior art keywords
electrode
layer
metal
transparent
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022172452A
Other languages
English (en)
Inventor
有親 石田
Arichika Ishida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2022172452A priority Critical patent/JP2024064103A/ja
Priority to DE102023210373.7A priority patent/DE102023210373A1/de
Priority to US18/490,761 priority patent/US20240147810A1/en
Priority to CN202311400024.1A priority patent/CN117956864A/zh
Publication of JP2024064103A publication Critical patent/JP2024064103A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/102—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising tin oxides, e.g. fluorine-doped SnO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211—Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】信頼性の低下を抑制する。【解決手段】一実施形態によれば、表示装置は、画像を表示する表示領域に配置された接続電極と、表示領域よりも外側の周辺領域に配置された端子電極と、接続電極に通じるコンタクトホールを有し端子電極の周縁部に重なる絶縁層と、絶縁層の上に配置されコンタクトホールにおいて接続電極と電気的に接続された下電極と、無機絶縁材料で形成され下電極の周縁部に重なるリブと、リブの上に配置され導電材料で形成された下部と、下部の上に配置され下部の側面から突出した上部と、を有する隔壁と、下電極の上に配置され発光層を含む有機層と、有機層を覆い隔壁の下部に接触する上電極と、絶縁層から露出した端子電極を覆うカバー電極と、を備え、下電極は、第１透明電極と、第１透明電極の上に位置する第１金属電極と、第１金属電極の上に位置する第２透明電極と、を備え、カバー電極は第１透明電極と同一材料によって形成されている。【選択図】図５

Description

本発明の実施形態は、表示装置及びその製造方法に関する。
近年、表示素子として有機発光ダイオード（ＯＬＥＤ）を適用した表示装置が実用化されている。この表示素子は、薄膜トランジスタを含む画素回路と、画素回路に接続された下電極と、下電極を覆う有機層と、有機層を覆う上電極と、を備えている。有機層は、発光層の他に、正孔輸送層や電子輸送層などの機能層を含んでいる。
このような表示素子を製造する過程において、信頼性の低下を抑制する技術が必要とされている。
特開２０００－１９５６７７号公報 特開２００４－２０７２１７号公報 特開２００８－１３５３２５号公報 特開２００９－３２６７３号公報 特開２０１０－１１８１９１号公報 国際公開第２０１８／１７９３０８号 米国特許出願公開第２０２２／００７７２５１号明細書
本発明の目的は、信頼性の低下を抑制することが可能な表示装置及びその製造方法を提供することにある。
一実施形態によれば、表示装置は、
基板と、前記基板の上方において、画像を表示する表示領域に配置された接続電極と、前記基板の上方において、前記表示領域よりも外側の周辺領域に配置された端子電極と、前記接続電極に通じるコンタクトホールを有し、前記端子電極の周縁部に重なる絶縁層と、前記絶縁層の上に配置され、前記コンタクトホールにおいて前記接続電極と電気的に接続された下電極と、無機絶縁材料で形成され、前記下電極の周縁部に重なるリブと、前記リブの上に配置され導電材料で形成された下部と、前記下部の上に配置され前記下部の側面から突出した上部と、を有する隔壁と、前記下電極の上に配置され、発光層を含む有機層と、前記有機層を覆い、前記隔壁の前記下部に接触する上電極と、前記絶縁層から露出した前記端子電極を覆うカバー電極と、を備え、前記下電極は、第１透明電極と、前記第１透明電極の上に位置する第１金属電極と、前記第１金属電極の上に位置する第２透明電極と、を備え、前記カバー電極は、前記第１透明電極と同一材料によって形成されている。
一実施形態によれば、表示装置の製造方法は、
画像を表示する表示領域に位置する接続電極と、前記表示領域よりも外側の周辺領域に位置する端子電極と、を形成し、前記接続電極に通じるコンタクトホールを有し、前記端子電極の周縁部に重なる絶縁層を形成し、前記表示領域及び前記周辺領域に亘り、第１透明導電層を形成した後に、前記第１透明導電層の上に第１金属層を形成し、さらに、前記第１金属層の上に第２透明導電層を形成し、前記周辺領域において、前記第２透明導電層を除去した後に、前記第１金属層を除去し、前記表示領域において、前記第１透明導電層、前記第１金属層、及び、前記第２透明導電層をパターニングすることにより、前記コンタクトホールにおいて前記接続電極と電気的に接続された下電極を形成し、前記周辺領域において、前記第１透明導電層をパターニングすることにより、前記絶縁層から露出した前記端子電極を覆うカバー電極を形成し、前記表示領域及び前記周辺領域に亘り、無機絶縁層を形成し、前記表示領域において、前記無機絶縁層の上に位置し導電材料で形成された下部と、前記下部の上に位置し前記下部の側面から突出した上部と、を有する隔壁を形成し、前記無機絶縁層をパターニングすることにより、前記下電極に重なる開口、及び、前記カバー電極に重なる開口を形成し、前記下電極の上に、発光層を含む有機層を形成し、前記有機層を覆い、前記隔壁の前記下部に接触する上電極を形成する。
図１は、表示装置ＤＳＰの構成例を示す図である。 図２は、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトの一例を示す図である。 図３は、図２中のＡ－Ｂ線に沿う表示装置ＤＳＰの概略的な断面図である。 図４は、図２に示したコンタクトホールＣＨ１を含む構成例１の断面図である。 図５は、図１に示したパッドＰＤの構成例１の断面図である。 図６は、表示装置ＤＳＰの製造方法を説明するための図である。 図７は、表示装置ＤＳＰの製造方法を説明するための図である。 図８は、表示装置ＤＳＰの製造方法を説明するための図である。 図９は、表示装置ＤＳＰの製造方法を説明するための図である。 図１０は、表示装置ＤＳＰの製造方法を説明するための図である。 図１１は、表示装置ＤＳＰの製造方法を説明するための図である。 図１２は、表示装置ＤＳＰの製造方法を説明するための図である。 図１３は、表示装置ＤＳＰの製造方法を説明するための図である。 図１４は、表示装置ＤＳＰの製造方法を説明するための図である。 図１５は、表示装置ＤＳＰの製造方法を説明するための図である。 図１６は、表示装置ＤＳＰの製造方法を説明するための図である。 図１７は、表示装置ＤＳＰの製造方法を説明するための図である。 図１８は、表示装置ＤＳＰの製造方法を説明するための図である。 図１９は、表示装置ＤＳＰの製造方法を説明するための図である。 図２０は、表示装置ＤＳＰの製造方法を説明するための図である。 図２１は、表示装置ＤＳＰの製造方法を説明するための図である。 図２２は、表示装置ＤＳＰの製造方法を説明するための図である。 図２３は、表示装置ＤＳＰの製造方法を説明するための図である。 図２４は、表示装置ＤＳＰの製造方法を説明するための図である。 図２５は、図２に示したコンタクトホールＣＨ１を含む構成例２の断面図である。 図２６は、図１に示したパッドＰＤの構成例２の断面図である。 図２７は、表示装置ＤＳＰの製造方法を説明するための図である。 図２８は、表示装置ＤＳＰの製造方法を説明するための図である。 図２９は、表示装置ＤＳＰの製造方法を説明するための図である。 図３０は、表示装置ＤＳＰの製造方法を説明するための図である。 図３１は、図１に示したパッドＰＤの構成例３、及び、図２に示したコンタクトホールＣＨ１を含む構成例３の断面図である。 図３２は、表示装置ＤＳＰの製造方法を説明するための図である。 図３３は、表示装置ＤＳＰの製造方法を説明するための図である。 図３４は、表示装置ＤＳＰの製造方法を説明するための図である。 図３５は、表示装置ＤＳＰの製造方法を説明するための図である。 図３６は、表示装置ＤＳＰの製造方法を説明するための図である。 図３７は、表示装置ＤＳＰの製造方法を説明するための図である。
一実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
なお、図面には、必要に応じて理解を容易にするために、互いに直交するＸ軸、Ｙ軸およびＺ軸を記載する。Ｘ軸に沿った方向を第１方向Ｘと称し、Ｙ軸に沿った方向を第２方向Ｙと称し、Ｚ軸に沿った方向を第３方向Ｚと称する。第３方向Ｚと平行に各種要素を見ることを平面視という。
本実施形態に係る表示装置は、表示素子として有機発光ダイオード（ＯＬＥＤ）を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末等に搭載され得る。
図１は、表示装置ＤＳＰの構成例を示す図である。
表示装置ＤＳＰは、絶縁性の基板１０の上に、画像を表示する表示領域ＤＡと、表示領域ＤＡよりも外側の周辺領域ＳＡと、を有している。基板１０は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
本実施形態においては、平面視における基板１０の形状が長方形である。ただし、基板１０の平面視における形状は長方形に限らず、正方形、円形あるいは楕円形などの他の形状であってもよい。
表示領域ＤＡは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。画素ＰＸは、複数の副画素ＳＰを含む。一例では、画素ＰＸは、第１色の副画素ＳＰ１、第２色の副画素ＳＰ２、及び、第３色の副画素ＳＰ３を含む。第１色、第２色、及び、第３色は、互いに異なる色である。なお、画素ＰＸは、副画素ＳＰ１，ＳＰ２，ＳＰ３とともに、あるいは副画素ＳＰ１，ＳＰ２，ＳＰ３のいずれかに代えて、白色などの他の色の副画素ＳＰを含んでもよい。
副画素ＳＰは、画素回路１と、画素回路１によって駆動される表示素子２０と、を備えている。画素回路１は、画素スイッチ２と、駆動トランジスタ３と、キャパシタ４と、を備えている。画素スイッチ２及び駆動トランジスタ３は、例えば薄膜トランジスタにより構成されたスイッチング素子である。
画素スイッチ２のゲート電極は、走査線ＧＬに接続されている。画素スイッチ２のソース電極及びドレイン電極の一方は信号線ＳＬに接続され、他方は駆動トランジスタ３のゲート電極及びキャパシタ４に接続されている。駆動トランジスタ３において、ソース電極及びドレイン電極の一方は電源線ＰＬ及びキャパシタ４に接続され、他方は表示素子２０のアノードに接続されている。
なお、画素回路１の構成は図示した例に限らない。例えば、画素回路１は、より多くの薄膜トランジスタ及びキャパシタを備えてもよい。
表示素子２０は、発光素子としての有機発光ダイオード（ＯＬＥＤ）であり、有機ＥＬ素子と称する場合がある。
周辺領域ＳＡは、ＩＣチップやフレキシブルプリント回路基板を接続するための端子領域ＴＡを有している。端子領域ＴＡは、複数のパッド（端子）ＰＤを備えている。複数のパッドＰＤは、ＩＣチップの端子やフレキシブルプリント回路基板の端子と接続される。
図２は、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトの一例を示す図である。
図２の例においては、副画素ＳＰ２及び副画素ＳＰ３が第２方向Ｙに並んでいる。副画素ＳＰ１及び副画素ＳＰ２が第１方向Ｘに並び、副画素ＳＰ１及び副画素ＳＰ３が第１方向Ｘに並んでいる。
副画素ＳＰ１，ＳＰ２，ＳＰ３がこのようなレイアウトである場合、表示領域ＤＡには、副画素ＳＰ２及び副画素ＳＰ３が第２方向Ｙに交互に配置された列と、複数の副画素ＳＰ１が第２方向Ｙに配置された列とが形成される。これらの列は、第１方向Ｘに交互に並ぶ。
なお、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトは図２の例に限られない。他の一例として、各画素ＰＸにおける副画素ＳＰ１，ＳＰ２，ＳＰ３が第１方向Ｘに順に並んでいてもよい。
表示領域ＤＡには、リブ５及び隔壁６が配置されている。リブ５は、副画素ＳＰ１，ＳＰ２，ＳＰ３においてそれぞれ開口ＡＰ１，ＡＰ２，ＡＰ３を有している。
隔壁６は、平面視においてリブ５と重なっている。隔壁６は、開口ＡＰ１，ＡＰ２，ＡＰ３を囲う格子状に形成されている。隔壁６は、リブ５と同様に副画素ＳＰ１，ＳＰ２，ＳＰ３において開口を有するということもできる。
副画素ＳＰ１，ＳＰ２，ＳＰ３は、表示素子２０として、それぞれ表示素子２０１，２０２，２０３を備えている。
副画素ＳＰ１の表示素子２０１は、開口ＡＰ１とそれぞれ重なる下電極ＬＥ１、上電極ＵＥ１、及び、有機層ＯＲ１を備えている。有機層ＯＲ１は、例えば青波長域の光を放つ発光層を含む。
副画素ＳＰ２の表示素子２０２は、開口ＡＰ２とそれぞれ重なる下電極ＬＥ２、上電極ＵＥ２、及び、有機層ＯＲ２を備えている。有機層ＯＲ２は、例えば緑波長域の光を放つ発光層を含む。
副画素ＳＰ３の表示素子２０３は、開口ＡＰ３とそれぞれ重なる下電極ＬＥ３、上電極ＵＥ３、及び、有機層ＯＲ３を備えている。有機層ＯＲ３は、例えば赤波長域の光を放つ発光層を含む。
図２の例においては、下電極ＬＥ１、ＬＥ２、ＬＥ３の外形は点線で示し、有機層ＯＲ１、ＯＲ２、ＯＲ３、及び、上電極ＵＥ１、ＵＥ２、ＵＥ３の外形は一点鎖線で示している。なお、図示した下電極、有機層、上電極のそれぞれの外形は、正確な形状を反映したものとは限らない。
下電極ＬＥ１、ＬＥ２、ＬＥ３のそれぞれの周縁部、有機層ＯＲ１、ＯＲ２、ＯＲ３のそれぞれの周縁部、及び、上電極ＵＥ１、ＵＥ２、ＵＥ３のそれぞれの周縁部は、平面視においてリブ５に重なっている。
下電極ＬＥ１、ＬＥ２、ＬＥ３は、例えば、表示素子のアノードに相当する。上電極ＵＥ１、ＵＥ２、ＵＥ３は、表示素子のカソード、あるいは、共通電極に相当する。
下電極ＬＥ１は、コンタクトホールＣＨ１を通じて副画素ＳＰ１の画素回路１（図１参照）に接続されている。下電極ＬＥ２は、コンタクトホールＣＨ２を通じて副画素ＳＰ２の画素回路１に接続されている。下電極ＬＥ３は、コンタクトホールＣＨ３を通じて副画素ＳＰ３の画素回路１に接続されている。
図２の例においては、開口ＡＰ１の面積、開口ＡＰ２の面積、及び、開口ＡＰ３の面積は、互いに異なる。すなわち、開口ＡＰ１の面積が開口ＡＰ２の面積よりも大きく、開口ＡＰ２の面積が開口ＡＰ３の面積よりも大きい。換言すると、開口ＡＰ１から露出した下電極ＬＥ１の面積は開口ＡＰ２から露出した下電極ＬＥ２の面積よりも大きく、開口ＡＰ２から露出した下電極ＬＥ２の面積は開口ＡＰ３から露出した下電極ＬＥ３の面積よりも大きい。
図３は、図２中のＡ－Ｂ線に沿う表示装置ＤＳＰの概略的な断面図である。
回路層１１は、基板１０の上に配置されている。回路層１１は、図１に示した画素回路１などの各種回路と、走査線ＧＬ、信号線ＳＬ、電源線ＰＬなどの各種配線と、を含む。回路層１１は、絶縁層１２により覆われている。絶縁層１２は、回路層１１により生じる凹凸を平坦化する有機絶縁層である。
下電極ＬＥ１，ＬＥ２，ＬＥ３は、絶縁層１２の上に配置され、互いに離間している。リブ５は、絶縁層１２及び下電極ＬＥ１，ＬＥ２，ＬＥ３の上に配置されている。リブ５の開口ＡＰ１は下電極ＬＥ１に重なり、開口ＡＰ２は下電極ＬＥ２に重なり、開口ＡＰ３は下電極ＬＥ３に重なっている。下電極ＬＥ１，ＬＥ２，ＬＥ３の周縁部は、リブ５で覆われている。下電極ＬＥ１，ＬＥ２，ＬＥ３のうち、互いに隣接する下電極の間では、絶縁層１２がリブ５により覆われている。下電極ＬＥ１，ＬＥ２，ＬＥ３は、絶縁層１２に設けられたコンタクトホールを通じて副画素ＳＰ１，ＳＰ２，ＳＰ３のそれぞれの画素回路１に接続されている。
隔壁６は、リブ５の上に配置された導電性を有する下部（茎）６１と、下部６１の上に配置された上部（笠）６２と、を含む。図の右側に示した隔壁６の下部６１は、開口ＡＰ１と開口ＡＰ２との間に位置している。図の左側に示した隔壁６の下部６１は、開口ＡＰ２と開口ＡＰ３との間に位置している。上部６２は、下部６１よりも大きい幅を有している。これにより、上部６２の両端部が下部６１の側面よりも突出している。このような隔壁６の形状は、オーバーハング状と呼ばれる。
有機層ＯＲ１は、開口ＡＰ１を通じて下電極ＬＥ１に接触し、開口ＡＰ１から露出した下電極ＬＥ１を覆うとともに、その周縁部がリブ５の上に位置している。上電極ＵＥ１は、有機層ＯＲ１を覆い、下部６１に接触している。
有機層ＯＲ２は、開口ＡＰ２を通じて下電極ＬＥ２に接触し、開口ＡＰ２から露出した下電極ＬＥ２を覆うとともに、その周縁部がリブ５の上に位置している。上電極ＵＥ２は、有機層ＯＲ２を覆い、下部６１に接触している。
有機層ＯＲ３は、開口ＡＰ３を通じて下電極ＬＥ３に接触し、開口ＡＰ３から露出した下電極ＬＥ３を覆うとともに、その周縁部がリブ５の上に位置している。上電極ＵＥ３は、有機層ＯＲ３を覆い、下部６１に接触している。
図３の例においては、副画素ＳＰ１はキャップ層ＣＰ１及び封止層ＳＥ１を有し、副画素ＳＰ２はキャップ層ＣＰ２及び封止層ＳＥ２を有し、副画素ＳＰ３はキャップ層ＣＰ３及び封止層ＳＥ３を有している。キャップ層ＣＰ１，ＣＰ２，ＣＰ３は、それぞれ有機層ＯＲ１，ＯＲ２，ＯＲ３から放たれた光の取り出し効率を向上させる光学調整層としての役割を有している。
キャップ層ＣＰ１は、上電極ＵＥ１の上に配置されている。
キャップ層ＣＰ２は、上電極ＵＥ２の上に配置されている。
キャップ層ＣＰ３は、上電極ＵＥ３の上に配置されている。
封止層ＳＥ１は、キャップ層ＣＰ１の上に配置され、隔壁６に接触し、副画素ＳＰ１の各部材を連続的に覆っている。
封止層ＳＥ２は、キャップ層ＣＰ２の上に配置され、隔壁６に接触し、副画素ＳＰ２の各部材を連続的に覆っている。
封止層ＳＥ３は、キャップ層ＣＰ３の上に配置され、隔壁６に接触し、副画素ＳＰ３の各部材を連続的に覆っている。
図３の例においては、有機層ＯＲ１、上電極ＵＥ１、及び、キャップ層ＣＰ１の一部は、副画素ＳＰ１の周囲の隔壁６の上に位置している。これらの部分は、有機層ＯＲ１、上電極ＵＥ１、及び、キャップ層ＣＰ１のうち開口ＡＰ１に位置する部分（表示素子ＤＥ１を構成する部分）から離間している。
同様に、有機層ＯＲ２、上電極ＵＥ２、及び、キャップ層ＣＰ２の一部は、副画素ＳＰ２の周囲の隔壁６の上に位置し、これらの部分は、有機層ＯＲ２、上電極ＵＥ２、及び、キャップ層ＣＰ２のうち開口ＡＰ２に位置する部分（表示素子ＤＥ２を構成する部分）から離間している。
同様に、有機層ＯＲ３、上電極ＵＥ３、及び、キャップ層ＣＰ３の一部は、副画素ＳＰ３の周囲の隔壁６の上に位置し、これらの部分は、有機層ＯＲ３、上電極ＵＥ３、及び、キャップ層ＣＰ３のうち開口ＡＰ３に位置する部分（表示素子ＤＥ３を構成する部分）から離間している。
封止層ＳＥ１，ＳＥ２，ＳＥ３の端部は、隔壁６の上に位置している。図３の例においては、副画素ＳＰ１，ＳＰ２間の隔壁６の上に位置する封止層ＳＥ１，ＳＥ２の端部同士が離間し、副画素ＳＰ２，ＳＰ３間の隔壁６の上に位置する封止層ＳＥ２，ＳＥ３の端部同士が離間している。
封止層ＳＥ１，ＳＥ２，ＳＥ３は、樹脂層１３によって覆われている。樹脂層１３は、封止層１４によって覆われている。封止層１４は、樹脂層１５によって覆われている。
リブ５、封止層ＳＥ１，ＳＥ２，ＳＥ３、及び、封止層１４は、例えばシリコン窒化物（ＳｉＮｘ）などの無機絶縁材料で形成されている。なお、リブ５、封止層ＳＥ１，ＳＥ２，ＳＥ３、及び、封止層１４は、シリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯＮ）または酸化アルミニウム（Ａｌ２Ｏ３）などの他の無機絶縁材料で形成されてもよい。
隔壁６の下部６１は、導電材料によって形成され、上電極ＵＥ１，ＵＥ２，ＵＥ３と電気的に接続されている。隔壁６の下部６１及び上部６２がいずれも導電材料によって形成されてもよい。
下電極ＬＥ１，ＬＥ２，ＬＥ３は、後に詳述するが、透明電極及び金属電極を有する多層体である。
有機層ＯＲ１，ＯＲ２，ＯＲ３の各々は、正孔注入層、正孔輸送層、電子ブロック層、正孔ブロック層、電子輸送層、電子注入層などの複数の機能層を含む。
また、有機層ＯＲ１は、発光層ＥＭ１を含む。有機層ＯＲ２は、発光層ＥＭ２を含む。有機層ＯＲ３は、発光層ＥＭ３を含む。発光層ＥＭ１、発光層ＥＭ２、及び、発光層ＥＭ３は、互いに異なる材料で形成されている。一例では、発光層ＥＭ１は、青波長域の光を放つ材料によって形成され、発光層ＥＭ２は、緑波長域の光を放つ材料によって形成され、発光層ＥＭ３は、赤波長域の光を放つ材料によって形成されている。
上電極ＵＥ１，ＵＥ２，ＵＥ３は、例えばマグネシウム及び銀の合金（ＭｇＡｇ）などの金属材料で形成されている。
キャップ層ＣＰ１、ＣＰ２、ＣＰ３は、複数の薄膜の多層体である。複数の薄膜は、いずれも透明であり、しかも、互いに異なる屈折率を有している。
（構成例１）
図４は、図２に示したコンタクトホールＣＨ１を含む構成例１の断面図である。なお、図４においては、隔壁６よりも上層の図示を省略している。
絶縁層１１１及び接続電極ＣＮは、図３に示した回路層１１に含まれる。絶縁層１１１は、例えば、無機絶縁層である。絶縁層１１１は、絶縁層１２で覆われている。絶縁層１１１よりも下層の図示を省略している。
接続電極ＣＮは、絶縁層１１１の上に位置する金属電極ＣＭＥであり、互いに異なる金属材料で形成された複数の薄膜を有する多層体である。一例では、接続電極ＣＮは、チタン系の薄膜Ｌ１と、薄膜Ｌ１の上に位置するアルミニウム系の薄膜Ｌ２と、薄膜Ｌ２の上に位置するチタン系の薄膜Ｌ３と、を備えている。このような接続電極ＣＮは、図１に示した駆動トランジスタ３と電気的に接続されている。接続電極ＣＮの周縁部は、絶縁層１２で覆われている。絶縁層１２に形成されたコンタクトホールＣＨ１は、接続電極ＣＮに通じている。
下電極ＬＥ１は、絶縁層１２の上に配置され、コンタクトホールＣＨ１において接続電極ＣＮと電気的に接続されている。つまり、下電極ＬＥ１は、接続電極ＣＮを介して、駆動トランジスタ３と電気的に接続されている。
下電極ＬＥ１は、透明電極ＴＥ１と、透明電極ＴＥ１の上に位置する金属電極ＭＥと、金属電極ＭＥの上に位置する透明電極ＴＥ２と、を備えている。下電極ＬＥ１のうち、透明電極ＴＥ１は、コンタクトホールＣＨ１において接続電極ＣＮの薄膜Ｌ３に接触している。透明電極ＴＥ１及び透明電極ＴＥ２は、インジウム錫酸化物（ＩＴＯ）などの透明な導電性酸化物で形成されている。金属電極ＭＥは、銀（Ａｇ）などの金属材料で形成されている。
透明電極ＴＥ１の厚さＴ１は、透明電極ＴＥ２の厚さＴ２より大きい（Ｔ１＞Ｔ２）。
リブ５、隔壁６の下部６１及び上部６２は、コンタクトホールＣＨ１において下電極ＬＥ１に重畳している。なお、透明電極ＴＥ２は、図３に示したリブ５の開口ＡＰ１において、有機層ＯＲ１に接触している。
ここでは、コンタクトホールＣＨ１における接続電極ＣＮと下電極ＬＥ１との接続構造について説明したが、構成例１では、コンタクトホールＣＨ２における接続電極と下電極ＬＥ２との接続構造、及び、コンタクトホールＣＨ３における接続電極と下電極ＬＥ３との接続構造も、図４に示した接続構造と同様である。
図５は、図１に示したパッドＰＤの構成例１の断面図である。なお、絶縁層１１１よりも下層の図示を省略している。
絶縁層１１１及び絶縁層１２は、パッドＰＤが設けられる周辺領域ＳＡに延出している。パッドＰＤは、端子電極ＴＮと、カバー電極ＣＶと、を備えている。
端子電極ＴＮは、絶縁層１１１の上に位置する金属電極ＴＭＥであり、互いに異なる金属材料で形成された複数の薄膜を有する多層体である。ここに示す例では、端子電極ＴＮは、図４に示した接続電極ＣＮと同一材料で形成され、金属電極ＭＥとは異なる材料で形成されている。すなわち、端子電極ＴＮは、チタン系の薄膜Ｌ１１と、薄膜Ｌ１１の上に位置するアルミニウム系の薄膜Ｌ１２と、薄膜Ｌ１２の上に位置するチタン系の薄膜Ｌ１３と、を備えている。このような端子電極ＴＮの周縁部は、絶縁層１２で覆われている。絶縁層１２は、端子電極ＴＮを露出する開口ＡＰ１１を有している。
カバー電極ＣＶは、絶縁層１２の上に配置され、開口ＡＰ１１から露出した端子電極ＴＮに接触し、端子電極ＴＮを覆っている。カバー電極ＣＶは、図４に示した下電極ＬＥ１のうち、透明電極ＴＥ１と同一材料で形成されている。すなわち、カバー電極ＣＶは、透明電極であり、ＩＴＯなどの透明な導電性酸化物で形成されている。
カバー電極ＣＶの厚さＴ３は、図４に示した透明電極ＴＥ１の厚さＴ１と同等であり、透明電極ＴＥ２の厚さＴ２より大きい（Ｔ３＝Ｔ１＞Ｔ２）。
リブ５は、カバー電極ＣＶを露出する開口ＡＰ１２を有している。
次に、構成例１における表示装置の製造方法について説明する。
まず、ステップＳＴ１において、図６に示すように、表示領域ＤＡにおいては、絶縁層１１１の上に位置する接続電極ＣＮを形成するとともに、周辺領域ＳＡにおいては、絶縁層１１１の上に位置する端子電極ＴＮを形成する。接続電極ＣＮ及び端子電極ＴＮを形成する工程は、まず、絶縁層１１１の上に、チタン系の金属層を形成した後に、アルミニウム系の金属層を形成し、さらに、チタン系の金属層を形成する。これらのチタン系金属層、アルミニウム系金属層、及び、チタン系金属層は、第２金属層に相当する。
その後、所定の形状のレジストを形成し、このレジストをマスクとしたエッチングにより、レジストから露出した複数の金属層を除去する。これにより、接続電極ＣＮ及び端子電極ＴＮが形成される。
その後、絶縁層１２を形成する。絶縁層１２は、表示領域ＤＡにおいては、接続電極ＣＮに通じるコンタクトホールＣＨ１等を有し、周辺領域ＳＡにおいては、端子電極ＴＮの周縁部に重なるように形成される。絶縁層１２の開口ＡＰ１１においては、端子電極ＴＮが露出する。
その後、表示領域ＤＡ及び周辺領域ＳＡに亘り、第１透明導電層１２１を形成した後に、第１透明導電層１２１の上に第１金属層１２２を形成し、さらに、第１金属層１２２の上に第２透明導電層１２３を形成する。第１透明導電層１２１は、表示領域ＤＡのコンタクトホールＣＨ１において接続電極ＣＮに接触し、また、周辺領域ＳＡの開口ＡＰ１１において端子電極ＴＮに接触する。例えば、第１透明導電層１２１及び第２透明導電層１２３は、ＩＴＯで形成し、第１金属層１２２は銀で形成する。第１透明導電層１２１は、第２透明導電層１２３よりも厚く形成される。
続いて、ステップＳＴ２において、図７に示すように、表示領域ＤＡに亘り、第２透明導電層１２３を覆うレジストＲ１を形成する。レジストＲ１は、周辺領域ＳＡにおいて、少なくともパッドＰＤを形成する領域で第２透明導電層１２３を露出している。
続いて、ステップＳＴ３において、図８に示すように、レジストＲ１をマスクとしたエッチングにより、レジストＲ１から露出した周辺領域ＳＡの第２透明導電層１２３を除去した後に、さらに、周辺領域ＳＡの第１金属層１２２を除去する。これにより、周辺領域ＳＡにおいては、第１透明導電層１２１が露出する。
続いて、ステップＳＴ４において、図９に示すように、レジストＲ１を除去する。これにより、表示領域ＤＡにおいては、第２透明導電層１２３が露出する。
続いて、ステップＳＴ５において、図１０に示すように、表示領域ＤＡ及び周辺領域ＳＡにおいて、所定の形状のレジストＲ２を形成する。レジストＲ２は、下電極ＬＥ１、ＬＥ２、ＬＥ３、及び、カバー電極ＣＶの形状に対応するように形成される。
続いて、ステップＳＴ６において、図１１に示すように、レジストＲ２をマスクとしたエッチングにより、レジストＲ２から露出した表示領域ＤＡの第２透明導電層１２３を除去するとともに、レジストＲ２から露出した周辺領域ＳＡの第１透明導電層１２１を除去する。これにより、表示領域ＤＡにおいて、透明電極ＴＥ２が形成され、第１金属層１２２が露出する。また、周辺領域ＳＡにおいては、カバー電極ＣＶが形成され、カバー電極ＣＶの周囲の絶縁層１２が露出する。
続いて、ステップＳＴ７において、図１２に示すように、レジストＲ２をマスクとしたエッチングにより、レジストＲ２から露出した表示領域ＤＡの第１金属層１２２を除去する。これにより、表示領域ＤＡにおいて、透明電極ＴＥ２の直下に金属電極ＭＥが形成され、第１透明導電層１２１が露出する。
続いて、ステップＳＴ８において、図１３に示すように、レジストＲ２をマスクとしたエッチングにより、レジストＲ２から露出した表示領域ＤＡの第１透明導電層１２１を除去する。これにより、表示領域ＤＡにおいて、金属電極ＭＥの直下に透明電極ＴＥ１が形成され、透明電極ＴＥ１の周囲の絶縁層１２が露出する。このとき、カバー電極ＣＶは、レジストＲ２の縁部よりもわずかに後退する。
続いて、ステップＳＴ９において、図１４に示すように、レジストＲ２を除去する。
このように、表示領域ＤＡにおいては、第１透明導電層１２１、第１金属層１２２、及び、第２透明導電層１２３をパターニングすることにより、コンタクトホールＣＨ１において接続電極ＣＮと電気的に接続された下電極ＬＥ１が形成される。また、周辺領域ＳＡにおいては、第１透明導電層１２１をパターニングすることにより、絶縁層１２から露出した端子電極ＴＮを覆うカバー電極ＣＶが形成される。なお、ここでは、表示領域ＤＡの下電極ＬＥ１が形成される工程について説明したが、下電極ＬＥ１とともに、下電極ＬＥ２及び下電極ＬＥ３も同時に形成される。
続いて、ステップＳＴ１０において、図１５に示すように、表示領域ＤＡ及び周辺領域ＳＡに亘り、無機絶縁層ＩＬを形成する。これにより、絶縁層１２、下電極ＬＥ１、及び、カバー電極ＣＶは、無機絶縁層ＩＬで覆われる。
続いて、ステップＳＴ１１において、図１６に示すように、表示領域ＤＡにおいて、無機絶縁層ＩＬの上に位置し導電材料で形成された下部６１と、下部６１の上に位置し下部６１の側面から突出した上部６２と、を有する隔壁６を形成する。隔壁６を形成する工程は、まず、無機絶縁層ＩＬの上に、金属層を形成した後に、薄膜を形成する。その後、所定の形状のレジストを形成し、このレジストをマスクとしたエッチングにより、レジストから露出した薄膜を除去する。その後、異方性エッチング及び等方性エッチングにより、レジストから露出した金属層を除去する。これにより、隔壁６が形成される。
続いて、ステップＳＴ１２において、図１７に示すように、無機絶縁層ＩＬをパターニングすることにより、下電極ＬＥ１に重なる開口ＡＰ１、及び、カバー電極ＣＶに重なる開口ＡＰ１２を有するリブ５を形成する。なお、図１７の左側においては、コンタクトホールＣＨ１を含まない下電極ＬＥ１の断面が示されている。これにより、周辺領域ＳＡにおいては、端子電極ＴＮ及びカバー電極ＣＶを備えたパッドＰＤが形成される。
図１８に示すように、表示領域ＤＡにおいては、副画素ＳＰ１の下電極ＬＥ１に重なる開口ＡＰ１の他に、副画素ＳＰ２の下電極ＬＥ２に重なる開口ＡＰ２、及び、副画素ＳＰ３の下電極ＬＥ３に重なる開口ＡＰ３も形成される。なお、図１８においては、絶縁層１２よりも下層の図示を省略している。
続いて、表示素子２０１を形成する。
まず、図１９に示すように、下電極ＬＥ１の上に、正孔注入層、正孔輸送層、電子ブロッキング層、発光層（ＥＭ１）、正孔ブロッキング層、電子輸送層、電子注入層などの各層を形成するための材料を順次蒸着して、有機層ＯＲ１を形成する。
その後、有機層ＯＲ１の上に、マグネシウム及び銀の混合物を蒸着して、上電極ＵＥ１を形成する。上電極ＵＥ１は、有機層ＯＲ１を覆い、下部６１の側面に接触している。
その後、上電極ＵＥ１の上に、高屈折率材料及び低屈折率材料を蒸着して、キャップ層ＣＰ１を形成する。
その後、キャップ層ＣＰ１及び隔壁６を連続的に覆うように、封止層ＳＥ１を形成する。
有機層ＯＲ１、上電極ＵＥ１、キャップ層ＣＰ１、及び、封止層ＳＥ１は、少なくとも表示領域ＤＡの全体に形成され、副画素ＳＰ１だけでなく副画素ＳＰ２，ＳＰ３にも配置されている。有機層ＯＲ１、上電極ＵＥ１、及び、キャップ層ＣＰ１は、オーバーハング状の隔壁６によって分断される。
有機層ＯＲ１、上電極ＵＥ１、及び、キャップ層ＣＰ１がそれぞれ蒸着によって形成される際に、蒸着源から放たれた材料は、上部６２によって遮られる。このため、上部６２の上には、有機層ＯＲ１、上電極ＵＥ１、及び、キャップ層ＣＰ１のそれぞれの一部が積層される。
続いて、図２０に示すように、封止層ＳＥ１の上に、所定の形状のレジストＲ３を形成する。レジストＲ３は、副画素ＳＰ１とその周囲の隔壁６の一部を覆っている。
続いて、図２１に示すように、レジストＲ３をマスクとしたエッチングにより、レジストＲ３から露出した封止層ＳＥ１、キャップ層ＣＰ１、上電極ＵＥ１、及び、有機層ＯＲ１を順次除去する。これにより、副画素ＳＰ２の下電極ＬＥ２及び副画素ＳＰ３の下電極ＬＥ３が露出する。
続いて、図２２に示すように、レジストＲ３を除去する。これにより、副画素ＳＰ１に表示素子２０１が形成される。
続いて、図２３に示すように、表示素子２０２を形成する。表示素子２０２を形成する手順は、表示素子２０１を形成する手順と同様である。すなわち、下電極ＬＥ２の上に、発光層ＥＭ２を含む有機層ＯＲ２、上電極ＵＥ２、キャップ層ＣＰ２、及び、封止層ＳＥ２を順に形成する。その後、封止層ＳＥ２の上にレジストを形成し、このレジストをマスクとしたエッチングにより、封止層ＳＥ２、キャップ層ＣＰ２、上電極ＵＥ２、及び、有機層ＯＲ２が順次パターニングされる。このパターニングの後、レジストを除去する。これにより、副画素ＳＰ２に表示素子２０２が形成され、副画素ＳＰ３の下電極ＬＥ３が露出する。
続いて、図２４に示すように、表示素子２０３を形成する。表示素子２０３を形成する手順は、表示素子２０１を形成する手順と同様である。すなわち、下電極ＬＥ３の上に、発光層ＥＭ３を含む有機層ＯＲ３、上電極ＵＥ３、キャップ層ＣＰ３、及び、封止層ＳＥ３を順に形成する。その後、封止層ＳＥ３の上にレジストを形成し、このレジストをマスクとしたエッチングにより、封止層ＳＥ３、キャップ層ＣＰ３、上電極ＵＥ３、及び、有機層ＯＲ３が順次パターニングされる。このパターニングの後、レジストを除去する。これにより、副画素ＳＰ３に表示素子２０３が形成される。
その後、図３に示した樹脂層１３、封止層１４、及び、樹脂層１５を順に形成する。これにより、表示装置ＤＳＰが完成する。なお、以上の製造工程においては、最初に表示素子２０１が形成され、次に表示素子２０２が形成され、最後に表示素子２０３が形成される場合を想定したが、表示素子２０１，２０２，２０３の形成順はこの例に限られない。
上記の構成例１によれば、パッドＰＤは、金属電極ＴＭＥである端子電極ＴＮを覆うカバー電極ＣＶを備えている。カバー電極ＣＶは、導電性酸化物で形成されている。このように、パッドＰＤが端子電極ＴＮとカバー電極ＣＶとの積層体として構成されているため、ＩＣチップやフレキシブルプリント回路基板がパッドＰＤに実装される際に、パッドＰＤの強度を確保することができる。
また、カバー電極ＣＶが設けられずに金属電極ＴＭＥである端子電極ＴＮが露出している場合と比較して、端子電極ＴＮの酸化・腐食が抑制され、良好な電気的接続を実現することができる。
また、カバー電極ＣＶは、下電極を構成する透明電極と同一材料を用いて同一工程で形成される。このため、カバー電極ＣＶを形成するための別途の工程が不要である。例えば、下電極、リブ、隔壁等が形成された後に、ＩＴＯでカバー電極ＣＶを形成しようとした場合、ＩＴＯの結晶化プロセスにおいて、有機絶縁層に含まれる水分の影響により、部材の剥離や、電気的特性の劣化などを生ずる恐れがある。このため、カバー電極ＣＶが下電極を形成する過程で同時に形成されることで、水分に起因した不具合を抑制することができる。
また、下電極の金属電極と有機層との間に位置する透明電極は、有機層で発光した光を吸収するなどして、発光効率が低下する原因となり得る。このため、金属電極と有機層との間の透明電極の厚さは、薄いことが望ましい。一方で、カバー電極ＣＶの厚さは、パッドＰＤの強度を確保する観点で、厚いことが望ましい。
そこで、下電極の下層に位置する透明電極の厚さは、下電極の上層に位置する透明電極の厚さよりも大きく設定されている。そして、カバー電極ＣＶは、下電極の下層に位置する透明電極と同一工程で形成され、この透明電極と同等の厚さを有している。これにより、表示領域ＤＡにおいては発光効率の低下が抑制され、また、周辺領域ＳＡにおいてはパッドの強度を確保することができる。加えて、下電極の上層の透明電極を薄くすることで、下電極全体を薄くすることができる。このため、下電極の周縁部を覆うリブ５の膜切れが抑制される。
したがって、信頼性の低下が抑制される。
（構成例２）
図２５は、図２に示したコンタクトホールＣＨ１を含む構成例２の断面図である。なお、図２５においては、隔壁６よりも上層の図示を省略している。
図２５に示す構成例２は、図４に示した構成例１と比較して、接続電極ＣＮが、金属電極ＣＭＥと、透明電極ＣＴＥと、を備えた点で相違している。
金属電極ＣＭＥは、絶縁層１１１の上に配置され、互いに異なる金属材料で形成された複数の薄膜を有する多層体である。一例では、金属電極ＣＭＥは、チタン系の薄膜Ｌ１と、薄膜Ｌ１の上に位置するアルミニウム系の薄膜Ｌ２と、薄膜Ｌ２の上に位置するチタン系の薄膜Ｌ３と、を備えている。
透明電極ＣＴＥは、金属電極ＣＭＥの上に配置されている。一例では、透明電極ＣＴＥは、ＩＴＯなどの透明な導電性酸化物で形成されている。
接続電極ＣＮの周縁部は、絶縁層１２で覆われている。絶縁層１２は、金属電極ＣＭＥの側面、及び、透明電極ＣＴＥの側面に接触している。絶縁層１２に形成されたコンタクトホールＣＨ１は、接続電極ＣＮに通じている。コンタクトホールＣＨ１において、透明電極ＣＴＥは、絶縁層１２から露出している。
下電極ＬＥ１は、構成例１と同様に、絶縁層１２の上に配置され、コンタクトホールＣＨ１において接続電極ＣＮと電気的に接続されている。下電極ＬＥ１は、透明電極ＴＥ１と、金属電極ＭＥと、透明電極ＴＥ２と、を備えている。下電極ＬＥ１のうち、透明電極ＴＥ１は、コンタクトホールＣＨ１において透明電極ＣＴＥに接触している。透明電極ＴＥ１及び透明電極ＴＥ２は、ＩＴＯなどの透明な導電性酸化物で形成されている。金属電極ＭＥは、銀などの金属材料で形成されている。
リブ５、隔壁６の下部６１及び上部６２は、コンタクトホールＣＨ１において下電極ＬＥ１に重畳している。
ここでは、コンタクトホールＣＨ１における接続電極ＣＮと下電極ＬＥ１との接続構造について説明したが、構成例２では、コンタクトホールＣＨ２における接続電極と下電極ＬＥ２との接続構造、及び、コンタクトホールＣＨ３における接続電極と下電極ＬＥ３との接続構造も、図２５に示した接続構造と同様である。
図２６は、図１に示したパッドＰＤの構成例２の断面図である。
図２６に示す構成例２は、図５に示した構成例１と比較して、パッドＰＤを構成する端子電極ＴＮが、金属電極ＴＭＥと、透明電極ＴＴＥと、を備えた点で相違している。
金属電極ＴＭＥは、絶縁層１１１の上に配置され、互いに異なる金属材料で形成された複数の薄膜を有する多層体である。ここに示す例では、金属電極ＴＭＥは、図２５に示した金属電極ＣＭＥと同一材料で形成されている。すなわち、金属電極ＴＭＥは、チタン系の薄膜Ｌ１１と、薄膜Ｌ１１の上に位置するアルミニウム系の薄膜Ｌ１２と、薄膜Ｌ１２の上に位置するチタン系の薄膜Ｌ１３と、を備えている。
透明電極ＴＴＥは、金属電極ＴＭＥの上に配置されている。透明電極ＴＴＥは、図２５に示した透明電極ＣＴＥと同一材料で形成され、一例では、ＩＴＯなどの透明な導電性酸化物で形成されている。
端子電極ＴＮの周縁部は、絶縁層１２で覆われている。絶縁層１２は、金属電極ＴＭＥの側面、及び、透明電極ＴＴＥの側面に接触している。絶縁層１２は、端子電極ＴＮの透明電極ＴＴＥを露出する開口ＡＰ１１を有している。
カバー電極ＣＶは、絶縁層１２の上に配置され、開口ＡＰ１１から露出した端子電極ＴＮに接触し、端子電極ＴＮを覆っている。つまり、カバー電極ＣＶは、透明電極ＴＴＥに接触している。カバー電極ＣＶは、図２５に示した下電極ＬＥ１のうち、透明電極ＴＥ１と同一材料で形成されている。すなわち、カバー電極ＣＶは、透明電極であり、ＩＴＯなどの透明な導電性酸化物で形成されている。
リブ５は、カバー電極ＣＶを露出する開口ＡＰ１２を有している。
次に、構成例２における表示装置の製造方法について説明する。
まず、ステップＳＴ２１において、図２７に示すように、表示領域ＤＡにおいては、絶縁層１１１の上に位置する接続電極ＣＮを形成するとともに、周辺領域ＳＡにおいては、絶縁層１１１の上に位置する端子電極ＴＮを形成する。接続電極ＣＮ及び端子電極ＴＮを形成する工程は、まず、絶縁層１１１の上に、第２金属層を形成する。第２金属層は、第１金属層１２２とは異なる材料で形成された多層体である。すなわち、絶縁層１１１の上に、第２金属層として、チタン系の金属層、アルミニウム系の金属層、及び、チタン系の金属層を順に形成する。その後、ＩＴＯで第３透明導電層を形成する。その後、所定の形状のレジストを形成し、このレジストをマスクとしたエッチングにより、レジストから露出した第３透明導電層を除去した後に、さらに、レジストから露出した第２金属層を除去する。これにより、薄膜Ｌ１乃至Ｌ３を備えた金属電極ＣＭＥと、透明電極ＣＴＥと、を備えた接続電極ＣＮが形成される。また、同時に、薄膜Ｌ１１乃至Ｌ１３を備えた金属電極ＴＭＥと、透明電極ＴＴＥと、を備えた端子電極ＴＮが形成される。
続いて、ステップＳＴ２２において、図２８に示すように、絶縁層１２を形成する。絶縁層１２は、表示領域ＤＡにおいては、接続電極ＣＮに通じるコンタクトホールＣＨ１等を有し、周辺領域ＳＡにおいては、端子電極ＴＮの周縁部に重なるように形成される。絶縁層１２の開口ＡＰ１１においては、端子電極ＴＮが露出する。
その後、表示領域ＤＡ及び周辺領域ＳＡに亘り、第１透明導電層１２１を形成した後に、第１透明導電層１２１の上に第１金属層１２２を形成し、さらに、第１金属層１２２の上に第２透明導電層１２３を形成する。第１透明導電層１２１は、表示領域ＤＡのコンタクトホールＣＨ１において接続電極ＣＮに接触し、また、周辺領域ＳＡの開口ＡＰ１１において端子電極ＴＮに接触する。例えば、第１透明導電層１２１及び第２透明導電層１２３は、ＩＴＯで形成し、第１金属層１２２は銀で形成する。
続いて、ステップＳＴ２３において、図２９に示すように、周辺領域ＳＡの第１透明導電層１２１を露出する。ステップＳＴ２３は、図７を参照して説明したステップＳＴ２、図８を参照して説明したステップ３、及び、図９を参照して説明したステップ４を含む。
続いて、ステップＳＴ２４において、図３０に示すように、表示領域ＤＡにおいて下電極ＬＥ１を形成するとともに、周辺領域ＳＡにおいてカバー電極ＣＶを形成する。ステップＳＴ２４は、図１０を参照して説明したステップ５、図１１を参照して説明したステップＳＴ６、図１２を参照して説明したステップＳＴ７、図１３を参照して説明したステップ８、及び、図１４を参照して説明したステップＳＴ９を含む。
このように、表示領域ＤＡにおいては、第１透明導電層１２１、第１金属層１２２、及び、第２透明導電層１２３をパターニングすることにより、コンタクトホールＣＨ１において接続電極ＣＮと電気的に接続された下電極ＬＥ１が形成される。また、周辺領域ＳＡにおいては、第１透明導電層１２１をパターニングすることにより、絶縁層１２から露出した端子電極ＴＮを覆うカバー電極ＣＶが形成される。なお、ここでは、表示領域ＤＡの下電極ＬＥ１が形成される工程について説明したが、下電極ＬＥ１とともに、下電極ＬＥ２及び下電極ＬＥ３も同時に形成される。
その後、図１５を参照して説明したステップＳＴ１０、図１６を参照して説明したステップＳＴ１１、及び、図１７を参照して説明したステップＳＴ１２が行われ、リブ５及び隔壁６が形成される。
その後、図１８乃至図２４に示した工程を経て、表示素子２０１乃至２０３が形成される。
その後、樹脂層１３、封止層１４、及び、樹脂層１５を順に形成し、表示装置ＤＳＰが完成する。
上記の構成例２によれば、パッドＰＤの端子電極ＴＮは、金属電極ＴＭＥの上に透明電極ＴＴＥを備えている。透明電極ＴＴＥは、カバー電極ＣＶで覆われている。透明電極ＴＴＥ及びカバー電極ＣＶは、導電性酸化物で形成されている。このように、パッドＰＤが金属電極ＴＭＥ、透明電極ＴＴＥ、及び、カバー電極ＣＶの積層体として構成されているため、ＩＣチップやフレキシブルプリント回路基板がパッドＰＤに実装される際に、パッドＰＤの強度を確保することができる。
また、端子電極ＴＮの酸化・腐食が抑制され、良好な電気的接続を実現することができる。
また、カバー電極ＣＶは、下電極を構成する透明電極と同一材料を用いて同一工程で形成される。このため、カバー電極ＣＶを形成するための別途の工程が不要である。
また、下電極の下層に位置する透明電極の厚さが下電極の上層に位置する透明電極の厚さと同程度に薄くなったとしても、端子電極ＴＮはカバー電極ＣＶに接触する透明電極ＴＴＥを有しているため、パッドＰＤの強度を確保することができる。一方で、構成例１の下電極と比較して、下電極全体をさらに薄くすることができる。このため、下電極の周縁部を覆うリブ５の膜切れが抑制される。
したがって、信頼性の低下が抑制される。
（構成例３）
図３１は、図１に示したパッドＰＤの構成例３、及び、図２に示したコンタクトホールＣＨ１を含む構成例３の断面図である。なお、図３１においては、隔壁６よりも上層の図示を省略している。
図３１に示す構成例３において、接続電極ＣＮは、図４に示した構成例１と同一であり、絶縁層１１１の上に位置する金属電極ＣＭＥである。つまり、接続電極ＣＮは、チタン系の薄膜Ｌ１と、アルミニウム系の薄膜Ｌ２と、チタン系の薄膜Ｌ３と、を備えた多層体である。コンタクトホールＣＨ１において、下電極ＬＥ１の透明電極ＴＥ１は、接続電極ＣＮに接触している。
また、構成例３において、パッドＰＤを構成する端子電極ＴＮは、図５に示した構成例１と比較して、金属電極ＴＭＥと、透明電極ＴＴＥと、を備えた点で相違している。
金属電極ＴＭＥは、絶縁層１１１の上に配置され、チタン系の薄膜Ｌ１１と、アルミニウム系の薄膜Ｌ１２と、チタン系の薄膜Ｌ１３と、を備えた多層体である。
透明電極ＴＴＥは、金属電極ＴＭＥの上に配置されている。図示した例では、透明電極ＴＴＥは、金属電極ＴＭＥを覆っている。透明電極ＴＴＥは、透明電極ＣＴＥと同一材料で形成され、一例では、ＩＴＯなどの透明な導電性酸化物で形成されている。
端子電極ＴＮの周縁部は、絶縁層１２で覆われている。絶縁層１２は、透明電極ＴＴＥの側面に接触し、金属電極ＴＭＥの側面には接触していない。絶縁層１２は、端子電極ＴＮの透明電極ＴＴＥを露出する開口ＡＰ１１を有している。
カバー電極ＣＶは、絶縁層１２の上に配置され、開口ＡＰ１１から露出した端子電極ＴＮを覆っている。つまり、カバー電極ＣＶは、透明電極ＴＴＥに接触している。カバー電極ＣＶは、下電極ＬＥ１のうち、透明電極ＴＥ１と同一材料で形成されている。すなわち、カバー電極ＣＶは、透明電極であり、ＩＴＯなどの透明な導電性酸化物で形成されている。
ここでは、コンタクトホールＣＨ１における接続電極ＣＮと下電極ＬＥ１との接続構造について説明したが、構成例２では、コンタクトホールＣＨ２における接続電極と下電極ＬＥ２との接続構造、及び、コンタクトホールＣＨ３における接続電極と下電極ＬＥ３との接続構造も、図３１に示した接続構造と同様である。
次に、構成例３における表示装置の製造方法について説明する。
まず、ステップＳＴ３１において、図３２に示すように、表示領域ＤＡにおいては、絶縁層１１１の上に位置する接続電極ＣＮを形成するとともに、周辺領域ＳＡにおいては、絶縁層１１１の上に位置する端子電極の金属電極ＴＭＥを形成する。接続電極ＣＮ及び金属電極ＴＭＥを形成する工程は、まず、絶縁層１１１の上に、第２金属層を形成する。第２金属層は、第１金属層１２２とは異なる材料で形成された多層体である。すなわち、絶縁層１１１の上に、第２金属層として、チタン系の金属層、アルミニウム系の金属層、及び、チタン系の金属層を順に形成する。その後、所定の形状のレジストを形成し、このレジストをマスクとしたエッチングにより、レジストから露出した第２金属層を除去する。これにより、薄膜Ｌ１乃至Ｌ３を備えた接続電極ＣＮが形成される。また、同時に、薄膜Ｌ１１乃至Ｌ１３を備えた金属電極ＴＭＥが形成される。
続いて、ステップＳＴ３２において、図３３に示すように、表示領域ＤＡ及び周辺領域ＳＡに亘り、第３透明導電層１３１を形成する。第３透明導電層１３１は、絶縁層１２を覆うとともに、表示領域ＤＡの接続電極ＣＮ、及び、周辺領域ＳＡの金属電極ＴＭＥを覆う。第３透明導電層１３１は、ＩＴＯで形成する。
続いて、ステップＳＴ３３において、図３４に示すように、第３透明導電層１３１をパターニングすることにより、周辺領域ＳＡの透明電極ＴＴＥを形成する。なお、表示領域ＤＡにおいては、接続電極ＣＮが露出する。
続いて、ステップＳＴ３４において、図３５に示すように、絶縁層１２を形成する。絶縁層１２は、表示領域ＤＡにおいては、接続電極ＣＮに通じるコンタクトホールＣＨ１等を有し、周辺領域ＳＡにおいては、端子電極ＴＮの周縁部に重なるように形成される。絶縁層１２の開口ＡＰ１１においては、端子電極ＴＮの透明電極ＴＴＥが露出する。
その後、表示領域ＤＡ及び周辺領域ＳＡに亘り、第１透明導電層１２１を形成し、第１金属層１２２を形成し、第２透明導電層１２３を形成する。第１透明導電層１２１は、表示領域ＤＡのコンタクトホールＣＨ１において接続電極ＣＮに接触し、また、周辺領域ＳＡの開口ＡＰ１１において端子電極ＴＮの透明電極ＴＴＥに接触する。例えば、第１透明導電層１２１及び第２透明導電層１２３は、ＩＴＯで形成し、第１金属層１２２は銀で形成する。
続いて、ステップＳＴ３５において、図３６に示すように、周辺領域ＳＡの第１透明導電層１２１を露出する。ステップＳＴ３５は、図７を参照して説明したステップＳＴ２、図８を参照して説明したステップ３、及び、図９を参照して説明したステップ４を含む。
続いて、ステップＳＴ３６において、図３７に示すように、表示領域ＤＡにおいて下電極ＬＥ１を形成するとともに、周辺領域ＳＡにおいてカバー電極ＣＶを形成する。ステップＳＴ２４は、図１０を参照して説明したステップ５、図１１を参照して説明したステップＳＴ６、図１２を参照して説明したステップＳＴ７、図１３を参照して説明したステップ８、及び、図１４を参照して説明したステップＳＴ９を含む。
このように、表示領域ＤＡにおいては、第１透明導電層１２１、第１金属層１２２、及び、第２透明導電層１２３をパターニングすることにより、コンタクトホールＣＨ１において接続電極ＣＮと電気的に接続された下電極ＬＥ１が形成される。また、周辺領域ＳＡにおいては、第１透明導電層１２１をパターニングすることにより、絶縁層１２から露出した端子電極ＴＮを覆うカバー電極ＣＶが形成される。なお、ここでは、表示領域ＤＡの下電極ＬＥ１が形成される工程について説明したが、下電極ＬＥ１とともに、下電極ＬＥ２及び下電極ＬＥ３も同時に形成される。
その後、図１５を参照して説明したステップＳＴ１０、図１６を参照して説明したステップＳＴ１１、及び、図１７を参照して説明したステップＳＴ１２が行われ、リブ５及び隔壁６が形成される。
その後、図１８乃至図２４に示した工程を経て、表示素子２０１乃至２０３が形成される。
その後、樹脂層１３、封止層１４、及び、樹脂層１５を順に形成し、表示装置ＤＳＰが完成する。
上記の構成例３によれば、パッドＰＤの端子電極ＴＮは、金属電極ＴＭＥを覆う透明電極ＴＴＥを備えている。透明電極ＴＴＥは、カバー電極ＣＶで覆われている。透明電極ＴＴＥ及びカバー電極ＣＶは、導電性酸化物で形成されている。このように、パッドＰＤが金属電極ＴＭＥ、透明電極ＴＴＥ、及び、カバー電極ＣＶの積層体として構成されているため、ＩＣチップやフレキシブルプリント回路基板がパッドＰＤに実装される際に、パッドＰＤの強度を確保することができる。
また、端子電極ＴＮにおいて、金属電極ＴＭＥが透明電極ＴＴＥで覆われているため、端子電極ＴＮの酸化・腐食が抑制され、良好な電気的接続を実現することができる。
また、カバー電極ＣＶは、下電極を構成する透明電極と同一材料を用いて同一工程で形成される。このため、カバー電極ＣＶを形成するための別途の工程が不要である。
また、下電極の下層に位置する透明電極の厚さが下電極の上層に位置する透明電極の厚さと同程度に薄くなったとしても、端子電極ＴＮはカバー電極ＣＶに接触する透明電極ＴＴＥを有しているため、パッドＰＤの強度を確保することができる。一方で、構成例１の下電極と比較して、下電極全体をさらに薄くすることができる。このため、下電極の周縁部を覆うリブ５の膜切れが抑制される。また、下電極と接続される接続電極ＣＮは、金属電極ＣＭＥであり、透明電極を含まない。このため、下電極と接続電極ＣＮとのコンタクト抵抗の上昇が抑制される。
したがって、信頼性の低下が抑制される。
上記の実施形態において、例えば、透明電極ＴＥ１は第１透明電極に相当し、透明電極ＴＥ２は第２透明電極に相当し、金属電極ＭＥは第１金属電極に相当し、端子電極ＴＮの金属電極ＴＭＥは第２金属電極に相当し、端子電極ＴＮの透明電極ＴＴＥは第３透明電極に相当し、接続電極ＣＮの金属電極ＣＭＥは第３金属電極に相当し、接続電極ＣＮの透明電極ＣＴＥは第４透明電極に相当する。
なお、上記の説明では、接続電極ＣＮの薄膜Ｌ１及びＬ３、及び、端子電極ＴＮの薄膜Ｌ１１及びＬ１３は、チタン系の材料で形成される場合について説明したが、これらの薄膜は、モリブデン系の材料で形成されてもよい。
以上説明したように、本実施形態によれば、信頼性の低下を抑制することが可能な表示装置及び表示装置の製造方法を提供することができる。
以上、本発明の実施形態として説明した表示装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての表示装置及びその製造方法も、本発明の要旨を包含する限り本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
ＤＳＰ…表示装置
１０…基板
５…リブ ＡＰ１，ＡＰ２，ＡＰ３…開口
６…隔壁 ６１…下部 ６２…上部
ＳＰ１，ＳＰ２，ＳＰ３…副画素
２０１，２０２，２０３…表示素子（有機ＥＬ素子）
ＬＥ１，ＬＥ２，ＬＥ３…下電極
ＵＥ１，ＵＥ２，ＵＥ３…上電極
ＯＲ１，ＯＲ２，ＯＲ３…有機層
ＤＡ…表示領域 ＳＡ…周辺領域
ＣＮ…接続電極 ＴＮ…端子電極 ＣＶ…カバー電極

Claims (15)

  1. 基板と、
    前記基板の上方において、画像を表示する表示領域に配置された接続電極と、
    前記基板の上方において、前記表示領域よりも外側の周辺領域に配置された端子電極と、
    前記接続電極に通じるコンタクトホールを有し、前記端子電極の周縁部に重なる絶縁層と、
    前記絶縁層の上に配置され、前記コンタクトホールにおいて前記接続電極と電気的に接続された下電極と、
    無機絶縁材料で形成され、前記下電極の周縁部に重なるリブと、
    前記リブの上に配置され導電材料で形成された下部と、前記下部の上に配置され前記下部の側面から突出した上部と、を有する隔壁と、
    前記下電極の上に配置され、発光層を含む有機層と、
    前記有機層を覆い、前記隔壁の前記下部に接触する上電極と、
    前記絶縁層から露出した前記端子電極を覆うカバー電極と、を備え、
    前記下電極は、第１透明電極と、前記第１透明電極の上に位置する第１金属電極と、前記第１金属電極の上に位置する第２透明電極と、を備え、
    前記カバー電極は、前記第１透明電極と同一材料によって形成されている、表示装置。
  2. 前記端子電極は、前記第１金属電極とは異なる材料で形成された第２金属電極であり、
    前記カバー電極は、前記第２金属電極に接触している、請求項１に記載の表示装置。
  3. 前記第１透明電極の厚さは、前記カバー電極の厚さと同等であり、前記第２透明電極の厚さより大きい、請求項１に記載の表示装置。
  4. 前記端子電極は、前記第１金属電極とは異なる材料で形成された第２金属電極と、前記第２金属電極の上に位置する第３透明電極と、を備え、
    前記カバー電極は、前記第３透明電極に接触している、請求項１に記載の表示装置。
  5. 前記接続電極は、前記第２金属電極と同一材料で形成された第３金属電極と、前記第３金属電極の上に位置する第４透明電極とを備え、
    前記第１透明電極は、前記コンタクトホールにおいて、前記第４透明電極に接触している、請求項４に記載の表示装置。
  6. 前記接続電極は、前記第２金属電極と同一材料で形成された第３金属電極であり、
    前記第１透明電極は、前記コンタクトホールにおいて、前記第３金属電極に接触している、請求項４に記載の表示装置。
  7. 前記第１透明電極、前記第２透明電極、及び、前記カバー電極は、インジウム錫酸化物（ＩＴＯ）で形成され、
    前記第１金属電極は、銀（Ａｇ）で形成されている、請求項１に記載の表示装置。
  8. 前記第２金属電極は、互いに異なる金属材料で形成された複数の薄膜を有する多層体である、請求項２に記載の表示装置。
  9. 画像を表示する表示領域に位置する接続電極と、前記表示領域よりも外側の周辺領域に位置する端子電極と、を形成し、
    前記接続電極に通じるコンタクトホールを有し、前記端子電極の周縁部に重なる絶縁層を形成し、
    前記表示領域及び前記周辺領域に亘り、第１透明導電層を形成した後に、前記第１透明導電層の上に第１金属層を形成し、さらに、前記第１金属層の上に第２透明導電層を形成し、
    前記周辺領域において、前記第２透明導電層を除去した後に、前記第１金属層を除去し、
    前記表示領域において、前記第１透明導電層、前記第１金属層、及び、前記第２透明導電層をパターニングすることにより、前記コンタクトホールにおいて前記接続電極と電気的に接続された下電極を形成し、
    前記周辺領域において、前記第１透明導電層をパターニングすることにより、前記絶縁層から露出した前記端子電極を覆うカバー電極を形成し、
    前記表示領域及び前記周辺領域に亘り、無機絶縁層を形成し、
    前記表示領域において、前記無機絶縁層の上に位置し導電材料で形成された下部と、前記下部の上に位置し前記下部の側面から突出した上部と、を有する隔壁を形成し、
    前記無機絶縁層をパターニングすることにより、前記下電極に重なる開口、及び、前記カバー電極に重なる開口を形成し、
    前記下電極の上に、発光層を含む有機層を形成し、
    前記有機層を覆い、前記隔壁の前記下部に接触する上電極を形成する、表示装置の製造方法。
  10. 前記接続電極及び前記端子電極は、前記第１金属層とは異なる材料で形成した第２金属層をパターニングすることで形成される、請求項９に記載の表示装置の製造方法。
  11. 前記第１透明導電層の厚さは、前記第２透明導電層の厚さより大きい、請求項９に記載の表示装置の製造方法。
  12. 前記接続電極及び前記端子電極は、前記第１金属層とは異なる材料で形成した第２金属層と、第３透明導電層とをそれぞれパターニングすることで形成される、請求項９に記載の表示装置の製造方法。
  13. 前記接続電極は、前記第１金属層とは異なる材料で形成した第２金属層をパターニングすることで形成され、
    前記端子電極は、前記第２金属層と、第３透明導電層とをそれぞれパターニングすることで形成される、請求項９に記載の表示装置の製造方法。
  14. 前記第１透明導電層及び前記第２透明導電層は、インジウム錫酸化物（ＩＴＯ）で形成され、
    前記第１金属層は、銀（Ａｇ）で形成されている、請求項９に記載の表示装置の製造方法。
  15. 前記第２金属層は、互いに異なる金属材料で形成された複数の薄膜を有する多層体である、請求項１０に記載の表示装置の製造方法。
JP2022172452A 2022-10-27 2022-10-27 表示装置及びその製造方法 Pending JP2024064103A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022172452A JP2024064103A (ja) 2022-10-27 2022-10-27 表示装置及びその製造方法
DE102023210373.7A DE102023210373A1 (de) 2022-10-27 2023-10-20 Anzeigevorrichtung und verfahren zu ihrer herstellung
US18/490,761 US20240147810A1 (en) 2022-10-27 2023-10-20 Display device and manufacturing method thereof
CN202311400024.1A CN117956864A (zh) 2022-10-27 2023-10-26 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022172452A JP2024064103A (ja) 2022-10-27 2022-10-27 表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2024064103A true JP2024064103A (ja) 2024-05-14

Family

ID=90629075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022172452A Pending JP2024064103A (ja) 2022-10-27 2022-10-27 表示装置及びその製造方法

Country Status (4)

Country Link
US (1) US20240147810A1 (ja)
JP (1) JP2024064103A (ja)
CN (1) CN117956864A (ja)
DE (1) DE102023210373A1 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220348497A1 (en) 2021-05-03 2022-11-03 Amberger Kaolinwerke Eduard Kick Gmbh & Co. Kg Granules for roof coatings

Also Published As

Publication number Publication date
US20240147810A1 (en) 2024-05-02
CN117956864A (zh) 2024-04-30
DE102023210373A1 (de) 2024-05-02

Similar Documents

Publication Publication Date Title
JP6211873B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP4637831B2 (ja) 有機エレクトロルミネッセンス素子及びその製造方法並びに表示装置
US11678526B2 (en) Display device having an emitting area and a reflecting area
CN109065590B (zh) 有机发光显示基板及其制作方法、有机发光显示装置
JP6223070B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
KR20160125883A (ko) 표시장치 및 그 제조 방법
JP2005128310A (ja) 表示装置、及び電子機器
JP2022108901A (ja) 表示装置
JP2024064103A (ja) 表示装置及びその製造方法
JP2022114732A (ja) 表示装置
JP2024070444A (ja) 表示装置用マザー基板及び表示装置の製造方法
KR102047746B1 (ko) 유기전계 발광소자 및 이의 제조 방법
JP2024110548A (ja) 表示装置及びその製造方法
JP2024083002A (ja) 表示装置及び表示装置用マザー基板
JP2023160055A (ja) 表示装置およびその製造方法
US20230269991A1 (en) Display device
JP2024076583A (ja) 表示装置及びその製造方法
JP2024044519A (ja) 表示装置およびその製造方法
JP2023160054A (ja) 表示装置の製造方法
JP2024075963A (ja) 表示装置およびその製造方法
JP2023160399A (ja) 表示装置およびその製造方法
JP2024055073A (ja) 表示装置およびその製造方法
JP2024055074A (ja) 表示装置およびその製造方法
JP2024051998A (ja) 表示装置及びその製造方法
JP2023125466A (ja) 表示装置の製造方法