CN106601754A - 一种薄膜晶体管阵列基板及其制备方法、显示装置 - Google Patents
一种薄膜晶体管阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN106601754A CN106601754A CN201611109302.8A CN201611109302A CN106601754A CN 106601754 A CN106601754 A CN 106601754A CN 201611109302 A CN201611109302 A CN 201611109302A CN 106601754 A CN106601754 A CN 106601754A
- Authority
- CN
- China
- Prior art keywords
- layer
- film transistor
- thin
- light shield
- array base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 69
- 239000000758 substrate Substances 0.000 title claims abstract description 27
- 238000002360 preparation method Methods 0.000 title claims description 11
- 239000000463 material Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 29
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 7
- 150000004706 metal oxides Chemical group 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 45
- 239000011521 glass Substances 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 20
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 12
- 239000004973 liquid crystal related substance Substances 0.000 claims description 11
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052733 gallium Inorganic materials 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 8
- 239000011787 zinc oxide Substances 0.000 claims description 8
- 230000003628 erosive effect Effects 0.000 claims description 4
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 4
- 239000007772 electrode material Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 10
- 238000005286 illumination Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种薄膜晶体管阵列基板，在所述阵列基板的薄膜晶体管中，有源层的材料为金属氧化物半导体材料，有源层上还设置有刻蚀阻挡层，刻蚀阻挡层覆盖沟道区，刻蚀阻挡层上还设置有遮光层。如上的薄膜晶体管阵列基板的制备方法，包括在同一道光罩工艺中制备获得所述刻蚀阻挡层和遮光层。另外，本发明还公开了一种包括如上所述薄膜晶体管阵列基板的显示装置。本发明提供的薄膜晶体管阵列基板中，通过增设一层遮光层来避免在制程中光照对薄膜晶体管有源层的影响，防止薄膜晶体管因为光照影响出现阈值电压漂移、电性失效的问题，提高了产品的质量。
Description
技术领域
本发明涉及显示器制造技术领域,尤其涉及一种薄膜晶体管阵列基板及其制备方法，还涉及一种包含该阵列基板的显示装置。
背景技术
平板显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。而平板显示装置的核心元件就是薄膜晶体管TFT(Thin Film Transistor)。将半导体氧化物作为有源层来制作TFT用于平板显示装置中，不仅能获得较高迁移率，且制作工艺相对简单，能在较低温度下进行，具有广阔的应用前景。
IGZO(Indium Gallium Zinc Oxide)为铟镓锌氧化物，非晶IGZO材料是用于新一代薄膜晶体管技术中的沟道层材料，是金属氧化物面板技术的一种。IGZO的载流子迁移率是非晶硅的20至30倍，可以大大提高薄膜晶体管对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，从而大大提高了像素的行扫描速率，使得薄膜晶体管液晶显示器能实现具有超高分辨率。
但是目前IGZO应用于薄膜晶体管的制备过程中，受光、热、电的影响比较大，其中，有源层制备完成后，后续制程使用的光罩工艺可能会使有源层受到其光照影响，很容易导致薄膜晶体管产生阈值电压漂移，电性失效，降低产品的优良率。
发明内容
有鉴于此，本发明提供了一种薄膜晶体管阵列基板及其制备方法，其中，通过在薄膜晶体管中设置遮光层，能避免后续制程中产生的光照对薄膜晶体管的有源层造成影响。
为了实现上述目的，本发明采用了如下的技术方案：
一种薄膜晶体管阵列基板，包括阵列设置在玻璃基板上的多个薄膜晶体管，所述薄膜晶体管包括有源层，其中，所述有源层的材料为金属氧化物半导体材料，所述有源层上依次设置有刻蚀阻挡层和遮光层，所述遮光层用于阻止光线照射至所述有源层。
具体地，所述薄膜晶体管还包括栅电极、源电极和漏电极；其中，所述栅电极形成于所述玻璃基板上，所述栅电极上覆设有栅极绝缘层，所述有源层形成于所述栅极绝缘层上；所述源电极和漏电极相互间隔地于所述栅极绝缘层上，所述源电极与所述漏电极分别具有部分搭接在所述有源层上；所述有源层对应于所述源电极和漏电极相互间隔的区域形成沟道区，所述刻蚀阻挡层至少覆盖所述沟道区，所述遮光层至少覆盖所述沟道区。
优选地，所述遮光层与所述刻蚀阻挡层在同一道光罩工艺中制备获得。
优选地，所述有源层的材料为铟镓锌氧化物。
优选地，所述遮光层的材料为用于制备液晶面板中的黑色矩阵的材料。
优选地，所述阵列基板还包括覆设在所述薄膜晶体管上的钝化层，所述钝化层上分别对应各个薄膜晶体管一一设置有像素电极，所述像素电极通过钝化层上的过孔连接到所述漏电极。
优选地，所述像素电极的材料为氧化铟锡。
如上所述的薄膜晶体管阵列基板的制备方法，其包括步骤：S1、提供一玻璃基板，在该玻璃基板上形成栅电极材料膜层；S2、通过第一道光罩工艺将所述栅电极材料膜层刻蚀形成预定图案的栅电极；S3、在如上结构的玻璃基板上依次形成栅极绝缘层和有源层材料膜层；S4、通过第二道光罩工艺将所述有源层材料膜层刻蚀形成预定图案的有源层；S5、在如上结构的玻璃基板上依次形成刻蚀阻挡层材料膜层和遮光层材料膜层；S6、通过第三道光罩工艺将所述刻蚀阻挡层材料膜层和遮光层材料膜层刻蚀形成预定图案的刻蚀阻挡层和遮光层；S7、在如上结构的玻璃基板上形成源/漏电极材料膜层；S8、通过第四道光罩工艺将所述/漏电极材料膜层刻蚀形成预定图案的源电极和漏电极。
进一步地，该方法还包括步骤：S9、在步骤S8得到的结构上制备形成一层钝化层；S10、在所述钝化层中刻蚀出连通到所述漏电极的过孔；S11、在所述钝化层上制备形成像素电极，所述像素电极通过所述过孔连接到所述漏电极。
本发明还提供了一种显示装置，其包括如上所述的薄膜晶体管阵列基板。
与现有技术相比，本发明实施例提供的薄膜晶体管阵列基板，通过在薄膜晶体管结构中增设一层遮光层，用于阻止光线照射至薄膜晶体管中的金属氧化物半导体有源层，使得有源层在后续制程中免受光照的影响，防止薄膜晶体管出现阈值电压漂移、电性失效，提高产品的优良率。
附图说明
图1是本发明实施例1提供的薄膜晶体管阵列基板的其中一个薄膜晶体管的结构示意图；
图2a和图2b是本发明实施例1提供的薄膜晶体管阵列基板的结构示意图；
图3a-图3k是本发明实施例1中的薄膜晶体管阵列基板的制备方法中，各个步骤得到的器件结构的示例性图示；
图4是本发明实施例2提供的显示装置的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
实施例1
如图1所示，本实施例提供了一种薄膜晶体管阵列基板，其包括阵列设置在玻璃基板1上的多个薄膜晶体管2，在此仅示例性地展示出一个薄膜晶体管2，以更清晰地描述所述薄膜晶体管的结构。
所述薄膜晶体管2包括：栅电极21、覆设在所述栅电极21上的栅极绝缘层22、形成于所述栅极绝缘层22上的有源层23、源电极241和漏电极242，所述源电极241与所述漏电极242相互间隔并且均有部分结构搭接在所述有源层23上，所述有源层23对应于所述源电极241和漏电极242相互间隔的区域形成沟道区。
具体地，所述有源层23的材料为金属氧化物半导体材料。相对于非晶硅材料，利用金属氧化物半导体材料作为有源层有着更高的载流子迁移率，像素响应更迅速，达到的分辨率更高。
其中，所述有源层23上还设置有刻蚀阻挡层25，所述刻蚀阻挡层25至少覆盖所述沟道区，所述刻蚀阻挡层25上还设置有遮光层26，所述遮光层26至少覆盖所述沟道区。如上结构的刻蚀阻挡层25覆盖沟道区以起到保护有源层23的作用，所述遮光层26能防止后续制程中光罩工艺等产生的光照对薄膜晶体管尤其是铟镓锌氧化物有源层23的影响，提高产品的优良率。
在本实施例优选的方案中，所述遮光层26通过使用与所述刻蚀阻挡层25相同的光罩工艺处理制得，利用一致的光罩工艺处理不透光材料膜层来制备遮光层5能在一定程度上节约成本，有利于大规模的生产。更具体地，所述遮光层25与所述刻蚀阻挡层26可以在同一道光罩工艺中制备获得。
进一步地，所述有源层23的材料为铟镓锌氧化物。铟镓锌氧化物的载流子迁移率是非晶硅的20至30倍，相对于以非晶硅作为有源层材料的显示器，应用以铟镓锌氧化物作为有源层的材料的技术，能大大提高分辨率的同时，降低显示器的功耗，可达到接近应用OLED技术的水平，而且成本更低。
进一步地，所述遮光层26的材料为用于制备液晶面板中的黑色矩阵(blackmatrix，BM)的材料。
参照图2a与图2b，在本实施例中，所述阵列基板还包括覆设在所述薄膜晶体管2上的钝化层3，所述钝化层3上分别对应各个薄膜晶体管2一一设置有像素电极4，所述像素电极4通过钝化层3上的过孔31连接到所述薄膜晶体管2中的漏电极242。所述像素电极4的材料通常选择为氧化铟锡(ITO)。
下面介绍如上所述的薄膜晶体管阵列基板制备方法，参阅图3a-图3k，该制备方法包括以下步骤：
S1、如图3a所示，提供一玻璃基板1，在该玻璃基板1上形成栅电极材料膜层21a。其中，栅电极材料膜层21a可以通过物理气相沉积(Physical Vapor Deposition，PVD)中的磁控溅射工艺制备获得。
S2、如图3b所示，通过第一道光罩工艺将所述栅电极材料膜层21a刻蚀形成预定图案的栅电极21。其中，栅电极21可以由栅电极材料膜层21a经过干法刻蚀后形成。
S3、如图3c所示，在如上结构的玻璃基板1上依次形成栅极绝缘层22和有源层材料膜层23a。其中，栅极绝缘层22可以通过等离子体增强化学气相沉积工艺(PECVD)制备获得，有源层材料膜层23a可以通过磁控溅射工艺制备获得。
S4、如图3d所示，通过第二道光罩工艺将所述有源层材料膜层23a刻蚀形成预定图案的有源层23。
S5、如图3e所示，在如上结构的玻璃基板1上依次形成刻蚀阻挡层材料膜层25a和遮光层材料膜层26a。其中，刻蚀阻挡层材料膜层25a和遮光层材料膜层26a可以通过磁控溅射工艺依次镀膜制备获得。
S6、如图3f所示，通过第三道光罩工艺将所述刻蚀阻挡层材料膜层25a和遮光层材料膜层26a刻蚀形成预定图案的刻蚀阻挡层25和遮光层26。
S7、如图3g所示，在如上结构的玻璃基板1上形成源/漏电极材料膜层24a。在此，源/漏电极材料膜层24a可以通过磁控溅射工艺制备获得。
S8、如图3h所示，通过第四道光罩工艺将所述/漏电极材料膜层24a刻蚀形成预定图案的源电极241和漏电极242。在此，可以通过湿法刻蚀源/漏电极材料膜层24a形成源电极241和漏电极242。
S9、如图3i所示，在步骤S8得到的结构上形成一层钝化层3；钝化层3覆盖薄膜晶体管2的各部分结构，钝化层3可以通过等离子体增强化学气相沉积工艺(PECVD)制备获得。
S10、如图3j所示，通过第五道光罩工艺在所述钝化层3中刻蚀出连通到所述漏电极242的过孔31。其中，过孔31可通过湿法刻蚀工艺形成。
S11、如图3k所示，在所述钝化层3上制备形成像素电极4，所述像素电极4通过所述过孔31连接到所述漏电极242。具体地，所述像素电极4的材料为氧化铟锡(ITO)。利用氧化铟锡优秀的导电性应用于像素电极，能很好地满足薄膜晶体管的工作需求，另外，作为像素电极的氧化铟锡材料膜层可通过磁控溅射沉积成膜技术获得，然后再通过第六道光罩工艺将氧化铟锡材料膜层刻蚀形成预定图案的像素电极4。
需要说明的是，以上所述的各道光罩工艺中又各自包括涂胶、掩膜、曝光、显影、刻蚀和剥离等工艺，光罩工艺作为现有技术中成熟的工艺，此处不做进一步说明。其中，由于刻蚀工艺又可以简单地分为干法刻蚀与湿法刻蚀，干法刻蚀具体又可以包括光挥发、气相腐蚀、等离子体腐蚀等方式，在此各个材料膜层具体采用的刻蚀方式可根据实际需要进行选择。
综上所述，如上实施例提供的薄膜晶体管阵列基板中，通过增设一层遮光层来避免在制程中光照对薄膜晶体管有源层的影响，防止薄膜晶体管因为光照影响出现阈值电压漂移、电性失效的问题，提高了产品的质量。另外，和其他膜层使用同一道光罩工艺制备遮光层，可以尽可能地能减少制作成本。
实施例2
实施例2提供了一种显示装置，其中采用了如实施例1提供的薄膜晶体管阵列基板。采用了如实施例1提供的薄膜晶体管阵列基板，可以使得显示装置具备上述薄膜晶体管阵列基板带来的优点。
具体地，以薄膜晶体管液晶显示装置作为展示上述薄膜晶体管阵列基板应用于显示装置的例子，参阅图4，该液晶显示装置包括液晶面板100及背光模组200，所述液晶面板100与所述背光模组200相对设置，所述背光模组200提供显示光源给所述液晶面板100，以使所述液晶面板100显示影像。其中，液晶面板100包括相对设置的阵列基板101和滤光基板102，还包括位于阵列基板101和滤光基板102之间的液晶层103。其中，阵列基板101即采用了如实施例1提供的薄膜晶体管阵列基板。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (10)
1.一种薄膜晶体管阵列基板，包括阵列设置在玻璃基板(1)上的多个薄膜晶体管(2)，所述薄膜晶体管(2)包括有源层(23)，其特征在于，所述有源层(23)的材料为金属氧化物半导体材料，所述有源层(23)上依次设置有刻蚀阻挡层(25)和遮光层(26)，所述遮光层(26)用于阻止光线照射至所述有源层(23)。
2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管(2)还包括栅电极(21)、源电极(241)和漏电极(242)；其中，
所述栅电极(21)形成于所述玻璃基板(1)上，所述栅电极(21)上覆设有栅极绝缘层(22)，所述有源层(23)形成于所述栅极绝缘层(22)上；
所述源电极(241)和漏电极(242)相互间隔地于所述栅极绝缘层(22)上，所述源电极(241)与所述漏电极(242)分别具有部分搭接在所述有源层(23)上；
所述有源层(23)对应于所述源电极(241)和漏电极(242)相互间隔的区域形成沟道区，所述刻蚀阻挡层(25)至少覆盖所述沟道区，所述遮光层(26)至少覆盖所述沟道区。
3.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述遮光层(26)与所述刻蚀阻挡层(25)在同一道光罩工艺中制备获得。
4.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述有源层(23)的材料为铟镓锌氧化物。
5.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述遮光层(26)的材料为用于制备液晶面板中的黑色矩阵的材料。
6.根据权利要求2-5任一所述的薄膜晶体管阵列基板，其特征在于，所述阵列基板还包括覆设在所述薄膜晶体管上的钝化层(3)，所述钝化层(3)上分别对应各个薄膜晶体管(2)一一设置有像素电极(4)，所述像素电极(4)通过钝化层(3)上的过孔(31)连接到所述漏电极(242)。
7.根据权利要求6所述的薄膜晶体管阵列基板，其特征在于，所述像素电极(4)的材料为氧化铟锡。
8.一种如权利要求1-7任一所述的薄膜晶体管阵列基板的制备方法，其特征在于，包括步骤：
S1、提供一玻璃基板(1)，在该玻璃基板(1)上形成栅电极材料膜层(21a)；
S2、通过第一道光罩工艺将所述栅电极材料膜层(21a)刻蚀形成预定图案的栅电极(21)；
S3、在如上结构的玻璃基板(1)上依次形成栅极绝缘层(22)和有源层材料膜层(23a)；
S4、通过第二道光罩工艺将所述有源层材料膜层(23a)刻蚀形成预定图案的有源层(23)；
S5、在如上结构的玻璃基板(1)上依次形成刻蚀阻挡层材料膜层(25a)和遮光层材料膜层(26a)；
S6、通过第三道光罩工艺将所述刻蚀阻挡层材料膜层(25a)和遮光层材料膜层(26a)刻蚀形成预定图案的刻蚀阻挡层(25)和遮光层(26)；
S7、在如上结构的玻璃基板(1)上形成源/漏电极材料膜层(24a)；
S8、通过第四道光罩工艺将所述/漏电极材料膜层(24a)刻蚀形成预定图案的源电极(241)和漏电极(242)。
9.根据权利要求8所述的薄膜晶体管阵列基板的制备方法，其特征在于，该方法还包括步骤：
S9、在步骤S8得到的结构上制备形成一层钝化层(3)；
S10、在所述钝化层(3)中刻蚀出连通到所述漏电极(242)的过孔(31)；
S11、在所述钝化层(3)上制备形成像素电极(4)，所述像素电极(4)通过所述过孔(31)连接到所述漏电极(242)。
10.一种显示装置，其特征在于，包括权利要求1-7任一所述的薄膜晶体管阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611109302.8A CN106601754A (zh) | 2016-12-06 | 2016-12-06 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611109302.8A CN106601754A (zh) | 2016-12-06 | 2016-12-06 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106601754A true CN106601754A (zh) | 2017-04-26 |
Family
ID=58595907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611109302.8A Pending CN106601754A (zh) | 2016-12-06 | 2016-12-06 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106601754A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538902A (zh) * | 2018-05-21 | 2018-09-14 | 深圳市华星光电技术有限公司 | Oled背板的制作方法及oled背板 |
| CN109148489A (zh) * | 2018-08-30 | 2019-01-04 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及制作方法、显示装置 |
| CN110096169A (zh) * | 2018-01-30 | 2019-08-06 | 京东方科技集团股份有限公司 | 触控基板及其制造方法、电子装置 |
| WO2020024292A1 (zh) * | 2018-08-03 | 2020-02-06 | 深圳市柔宇科技有限公司 | 阵列基板及显示装置 |
| CN112002733A (zh) * | 2020-08-06 | 2020-11-27 | 武汉华星光电半导体显示技术有限公司 | Oled显示装置及制备方法 |
| CN112038288A (zh) * | 2020-11-04 | 2020-12-04 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法及阵列基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104867877A (zh) * | 2015-04-09 | 2015-08-26 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板和显示装置 |
| CN105161519A (zh) * | 2015-08-20 | 2015-12-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置 |
-
2016
- 2016-12-06 CN CN201611109302.8A patent/CN106601754A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104867877A (zh) * | 2015-04-09 | 2015-08-26 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板和显示装置 |
| CN105161519A (zh) * | 2015-08-20 | 2015-12-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110096169B (zh) * | 2018-01-30 | 2021-01-22 | 京东方科技集团股份有限公司 | 触控基板及其制造方法、电子装置 |
| US11366556B2 (en) | 2018-01-30 | 2022-06-21 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Electronic substrate and manufacture method thereof, and electronic device |
| CN110096169A (zh) * | 2018-01-30 | 2019-08-06 | 京东方科技集团股份有限公司 | 触控基板及其制造方法、电子装置 |
| US11063246B2 (en) | 2018-05-21 | 2021-07-13 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Manufacturing method of organic light emitting diode back plate and the organic light emitting diode back plate |
| CN108538902B (zh) * | 2018-05-21 | 2020-09-01 | 深圳市华星光电技术有限公司 | Oled背板的制作方法及oled背板 |
| CN108538902A (zh) * | 2018-05-21 | 2018-09-14 | 深圳市华星光电技术有限公司 | Oled背板的制作方法及oled背板 |
| WO2019223198A1 (zh) * | 2018-05-21 | 2019-11-28 | 深圳市华星光电技术有限公司 | Oled背板的制作方法及oled背板 |
| CN112639600A (zh) * | 2018-08-03 | 2021-04-09 | 深圳市柔宇科技股份有限公司 | 阵列基板及显示装置 |
| WO2020024292A1 (zh) * | 2018-08-03 | 2020-02-06 | 深圳市柔宇科技有限公司 | 阵列基板及显示装置 |
| CN109148489B (zh) * | 2018-08-30 | 2022-06-10 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及制作方法、显示装置 |
| US10978539B2 (en) | 2018-08-30 | 2021-04-13 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Array substrate having a recessed and light blocking portion and fabrication method thereof, and display device |
| CN109148489A (zh) * | 2018-08-30 | 2019-01-04 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及制作方法、显示装置 |
| CN112002733A (zh) * | 2020-08-06 | 2020-11-27 | 武汉华星光电半导体显示技术有限公司 | Oled显示装置及制备方法 |
| US20220302233A1 (en) * | 2020-08-06 | 2022-09-22 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Organic light emitting diode display device and method of manufacturing thereof |
| CN112002733B (zh) * | 2020-08-06 | 2023-12-01 | 武汉华星光电半导体显示技术有限公司 | Oled显示装置及制备方法 |
| US11917868B2 (en) * | 2020-08-06 | 2024-02-27 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Organic light emitting diode display device and method of manufacturing thereof |
| CN112038288B (zh) * | 2020-11-04 | 2021-02-02 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法及阵列基板 |
| CN112038288A (zh) * | 2020-11-04 | 2020-12-04 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法及阵列基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106601754A (zh) | 一种薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN105390451B (zh) | 低温多晶硅tft基板的制作方法 | |
| CN103489826B (zh) | 阵列基板、制备方法以及显示装置 | |
| CN107204309B (zh) | 双栅极金属氧化物半导体tft基板的制作方法及其结构 | |
| CN104867870B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| US10644041B1 (en) | Array substrate, method for making the array substrate, and display apparatus | |
| CN103021939B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN104143533B (zh) | 高解析度amoled背板制造方法 | |
| CN105226015B (zh) | 一种tft阵列基板及其制作方法 | |
| CN107331669A (zh) | Tft驱动背板的制作方法 | |
| CN102651342B (zh) | 阵列基板及其制造方法 | |
| CN105448823A (zh) | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 | |
| CN103579115B (zh) | 互补式薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN106505033A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN105374749B (zh) | 一种薄膜晶体管及其制造方法 | |
| CN105068335A (zh) | 一种ffs阵列基板的制造方法 | |
| CN104617152A (zh) | 氧化物薄膜晶体管及其制作方法 | |
| CN102969311B (zh) | 阵列基板及其制作方法、显示装置 | |
| JP2015515125A (ja) | 薄膜トランジスタのアレイ基板及びその製造方法、並びに電子デバイス | |
| CN109473448A (zh) | 阵列基板及其制备方法、液晶显示面板、显示装置 | |
| US10403761B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN104133313A (zh) | 阵列基板及其制备方法、液晶显示装置 | |
| CN103021959B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
| CN107046003B (zh) | 低温多晶硅tft基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170426 |