CN112038288A - 阵列基板的制作方法及阵列基板 - Google Patents
阵列基板的制作方法及阵列基板 Download PDFInfo
- Publication number
- CN112038288A CN112038288A CN202011213605.0A CN202011213605A CN112038288A CN 112038288 A CN112038288 A CN 112038288A CN 202011213605 A CN202011213605 A CN 202011213605A CN 112038288 A CN112038288 A CN 112038288A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- layer
- semiconductor
- electrode
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 66
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 230
- 239000004065 semiconductor Substances 0.000 claims abstract description 150
- 230000004888 barrier function Effects 0.000 claims abstract description 80
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 51
- 230000008569 process Effects 0.000 claims description 31
- 230000000903 blocking effect Effects 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 19
- 238000004380 ashing Methods 0.000 claims description 14
- 238000000206 photolithography Methods 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000009832 plasma treatment Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005406 washing Methods 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000010409 thin film Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 14
- 229910044991 metal oxide Inorganic materials 0.000 description 8
- 150000004706 metal oxides Chemical class 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 8
- 230000001678 irradiating effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 208000033999 Device damage Diseases 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Abstract
本发明提供一种阵列基板的制作方法及阵列基板。本发明提供的阵列基板的制作方法，包括在基板上形成栅极；在基板和栅极上形成栅极绝缘层和半导体层；对半导体层图形化，以形成第一半导体部和第二半导体部，第一半导体部上具有第一光刻胶部，第二半导体部上具有第二光刻胶部；对第一半导体部进行导体化，对第二半导体部进行导体化，使其形成像素电极；形成阻挡层、漏极和源极，阻挡层、源极和漏极相互断开，阻挡层位于半导体层的上方，且第一光刻胶部位于阻挡层和第一半导体部之间。本发明提供的阵列基板的制作方法，源漏金属层与阻挡层采用相同的材质同层形成，简化阻挡层的制程，降低制作成本。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制作方法及阵列基板。
背景技术
利用金属氧化物半导体（Metal Oxide Semiconductor，MOS）形成沟道的薄膜晶体管（Thin Film Transistor，TFT）作为开关组件使用以广泛应用于显示领域。薄膜晶体管在一定量的电压（阀值电压）施加到栅极时导通，在施加在栅极的电压小于该阀值电压时截止。在金属氧化物通道层（Metal-Oxide channel layer）背光、在自然光照射或者因生产过程受到后续曝光工艺的光照后，会产生阀值电压的偏移，而导致薄膜晶体管的不稳定。
现有的金属氧化物薄膜晶体管，在有源层上铺设遮光层（也可称为阻挡层），通过遮光层的遮光作用，避免阀值电压的偏移，保证薄膜晶体管的稳定性。
但是，单独铺设遮光层，工艺较为繁琐，且制作成本较高。
发明内容
本发明提供一种阵列基板的制作方法及阵列基板，源漏金属层与阻挡层采用相同的材质同层形成，简化阻挡层的制程，降低制作成本。
第一方面，本发明提供一种阵列基板的制作方法及阵列基板，包括以下步骤：
在基板上形成栅极；
在基板和栅极上依次形成栅极绝缘层和半导体层；
通过半色调光刻工艺对半导体层图形化，以形成通过第一间隔相隔的第一半导体部和第二半导体部，第一半导体部背离第一间隔的一侧具有第二间隔，第一半导体部上具有第一光刻胶部，第二半导体部上具有第二光刻胶部；
对第一光刻胶部和第二光刻胶部进行灰化，以暴露第一半导体部的两侧和第二半导体部，对暴露的第一半导体部进行导体化，使第一半导体部的两侧分别形成用于与源极和漏极连接的触点，对暴露的第二半导体部进行导体化，使其形成像素电极；
通过光刻工艺在第一光刻胶部、第一间隔和部分第二间隔分别形成阻挡层、漏极和源极，其中，阻挡层、源极和漏极相互断开，源极和漏极分别与第一半导体部相对的两侧接触，且漏极还与像素电极接触，阻挡层位于半导体层的上方，且第一光刻胶部位于阻挡层和第一半导体部之间。
可选的，本发明提供的阵列基板的制作方法，通过光刻工艺在第一光刻胶部、第一间隔和部分第二间隔分别形成阻挡层、漏极和源极包括：
在第一光刻胶部、第一间隔、第二间隔和像素电极上沉积金属层；
在金属层上涂覆光刻胶，采用掩膜版进行曝光和显影形成与阻挡层、源极和漏极的图形对应的光刻胶，然后进行刻蚀形成阻挡层、源极和漏极，再洗掉光刻胶；其中，阻挡层的第一侧相邻的源极与阻挡层的第一侧之间具有第一间隙，阻挡层的第二侧相邻的漏极与阻挡层的第二侧之间具有第二间隙。
可选的，本发明提供的阵列基板的制作方法，
第一间隙与灰化后的第一光刻胶部的第一侧边缘对应，
第二间隙与灰化后的第一光刻胶部的第二侧边缘对应。
可选的，本发明提供的阵列基板的制作方法，
通过光刻工艺在第一光刻胶部、第一间隔和部分第二间隔分别形成阻挡层、漏极和源极包括：
在第一光刻胶部、第一间隔、第二间隔和像素电极上沉积金属层；
在金属层上涂覆光刻胶，采用半色调掩膜版进行曝光和显影形成与阻挡层、源极和漏极的图形对应的光刻胶，然后进行干法刻蚀形成阻挡层、源极和漏极，再洗掉光刻胶。
可选的，本发明提供的阵列基板的制作方法，通过光刻工艺对半导体层图形化，以形成通过第一间隔相隔的第一半导体部和第二半导体部包括：
在半导体层上涂覆光刻胶；
通过半色调掩膜版对光刻胶进行曝光和显影，以形成光刻胶层图形；光刻胶层图形包括无光刻胶区、半光刻胶区和全光刻胶区，全光刻胶区域与有源层区域对应，半光刻胶区包括第一半光刻胶区、第二半光刻胶区和第三半光刻胶区；第一半光刻胶区和第二半光刻胶区分别位于全光刻胶区的两侧，且分别与源极的触点和漏极的触点对应，第三半光刻胶区与像素电极的图形对应；
第一半光刻胶区、第二半光刻胶区和全光刻胶区形成第一光刻胶部，第三半光刻胶区形成第二光刻胶部；
以光刻胶层图形作为保护对半导体层进行刻蚀，以使半导体层形成第一半导体部和第二半导体部。
可选的，本发明提供的阵列基板的制作方法，对第一光刻胶部进行灰化包括：
灰化光刻胶层图形，以减薄全光刻胶区，去除第一半光刻胶区和第二半光刻胶区，从而暴露第一半导体部的两侧。
可选的，本发明提供的阵列基板的制作方法，对暴露的第一半导体部进行导体化，使第一半导体部的两侧分别形成用于与源极和漏极连接的触点包括：
对暴露的第一半导体部进行等离子体处理，使第一半导体部的两侧分别形成用于与源极和漏极连接的触点。
可选的，本发明提供的阵列基板的制作方法，对第二光刻胶部进行灰化包括：
灰化光刻胶层图形，以去除半光刻胶区，从而暴露第二半导体部。
可选的，本发明提供的阵列基板的制作方法，对暴露的第二半导体部进行导体化，使其形成像素电极包括：
对暴露的第二半导体部进行等离子体处理，使其形成像素电极。
第二方面，本发明还提供一种阵列基板，包括基板、设置在基板上的栅极、以使覆盖在基板和栅极上的源极、漏极、第一半导体部和像素电极层；
第一半导体部上依次具有第一光刻胶部和阻挡层；其中，阻挡层、源极和漏极同层设置且材质相同，阻挡层、源极和漏极相互断开，阻挡层的第一侧相邻的源极与阻挡层的第一侧之间具有第一间隙，阻挡层的第二侧相邻的漏极与阻挡层的第二侧之间具有第二间隙，第一间隙与灰化后的第一光刻胶部的第一侧边缘对应，第二间隙与灰化后的第一光刻胶部的第二侧边缘对应，源极和漏极分别与第一半导体部的相对两侧接触，且漏极还与像素电极接触。
本发明提供的阵列基板的制作方法及阵列基板，通过第一光刻胶部支撑阻挡层以形成与源极和漏极断开并悬浮的状态，通过源极、漏极和阻挡层对第一半导体部进行遮蔽，避免背光或者在自然光照射薄膜晶体管沟道层，增加了薄膜晶体管的稳定性。同时源极、漏极和阻挡层采用相同的材质同层形成，简化阻挡层的制程，降低薄膜晶体管的制作成本。
附图说明
为了更清楚地说明本发明或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例一提供的阵列基板的制作方法的流程图；
图2a和图2b为本申请实施例一提供的阵列基板的制作方法中在第一制备阶段的结构示意图；
图3为本申请实施例一提供的阵列基板的制作方法中在第二制备阶段的结构示意图；
图4a和图4b为本申请实施例一提供的阵列基板的制作方法中在第三制备阶段的结构示意图；
图5a和图5b为本申请实施例一提供的阵列基板的制作方法中在第四制备阶段的结构示意图；
图6a和图6b为本申请实施例一提供的阵列基板的制作方法中在第五制备阶段的结构示意图；
图7为图6b中A处的局部放大图；
图8为图6b中B处的局部放大图；
图9为本申请采用实施例一提供的阵列基板的制作方法制作的阵列基板的结构示意图；
图10为图9中C-C剖面的剖视图；
图11为图9中D处的局部放大图。
附图标记说明：
100-基板；200-栅极；200a-栅极金属层；200b-第三光刻胶层；200c-掩膜版；210c-透光区；220c-不透光区；300-栅极绝缘层；400-半导体层；400a-第二光刻胶层；410a-第一光刻胶部；420a-第二光刻胶部；400b-第二掩膜版；410-第一半导体部；420-第二半导体部；430-第一间隔；440-第二间隔；450-触点；461-第一无光刻胶区；462-第二无光刻胶区；471-第一半光刻胶区；472-第二半光刻胶区；473-第三半光刻胶区；480-全光刻胶区；500-漏极；600-源极；700-像素电极；800-金属层；810-第一掩膜版；820-第一光刻胶层；900-阻挡层；1000-平坦层；1100-扫描线；1200-数据线；H1-第一间隙；H2-第二间隙。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。
薄膜晶体管在一定量的电压（阀值电压）施加到栅极时导通，在施加在栅极的电压小于该阀值电压时截止。在金属氧化物通道层（Metal-Oxide channel layer）背光、在自然光照射或者因生产过程受到后续曝光工艺的光照后，会产生阀值电压的偏移，而导致薄膜晶体管的不稳定。现有的金属氧化物薄膜晶体管，在有源层上铺设遮光层（也可称为阻挡层），通过遮光层的遮光作用，避免阀值电压的偏移，保证薄膜晶体管的稳定性。但是，单独铺设遮光层，工艺较为繁琐，且制作成本较高。
基于此，本申请实施例提供了一种阵列基板的制作方法及阵列基板，源漏金属层与遮光层采用相同的材质同层铺设，简化遮光层的制程，降低制作成本。
下面，通过具体实施例对本申请进行详细说明。
实施例一
图1为本申请实施例一提供的阵列基板的制作方法的流程图；图9为本申请采用实施例一提供的阵列基板的制作方法制作的阵列基板的结构示意图；图10为图9中C-C剖面的剖视图（其中，图10为图9按照C-C剖面的放大图）；图11为图9中D处的局部放大图。参见图1所示，本申请提供的阵列基板的制作方法，包括以下步骤：
S101、在基板100上形成栅极200。
图2a和图2b为本申请实施例一提供的阵列基板的制作方法中在第一制备阶段的结构示意图。参见图2a、图2b、图9至图11所示，步骤S101中，基板100可以为透明的基板，例如，基板100为玻璃基板。可以在基板100上沉积栅极金属层200a，例如，可以采用溅射或热蒸发的工艺在基板100上沉积栅极金属层200a。其中，栅极金属层200a可以选用Cr、W、Cu、Ti、Ta、Mo等金属或合金材料。在本实施例中，对于栅极金属层200a的层数不加以限定，可以在基板100上设置一层栅极金属层200a，也可以设置两层或两层以上的栅极金属层200a。
在栅极金属层200a形成之后，通过第一次光刻工艺将栅极金属层200a图形化为栅极200。参见图2a所示，可以先在栅极金属层200a上涂覆一层光刻胶，形成第三光刻胶层200b。例如，通过在掩膜版200c上设置透光区210c和不透光区220c，紫外光通过掩膜版200c照射到第三光刻胶层200b的表面，引起第三光刻胶层200b的曝光区域的光刻胶发生化学反应，再通过显影技术溶解去除曝光区域的光刻胶（正性光刻胶）或未曝光区域的光刻胶（负性光刻胶）。
参见图2a所示，本实施例的第三光刻胶层200b采用的是正性光刻胶，掩膜版200c上对应栅极200的区域为不透光区220c，其余为透光区210c。紫外光通过掩膜版200c的透光区210c照射到第三光刻胶层200b的区域为第三光刻胶层200b的曝光区域，即曝光区域为栅极200以外的其他区域，通过显影技术去除曝光区域的光刻胶，与透光区210c相对的栅极金属层200a均暴露出来，留下与不透光区220c相对的第三光刻胶层200b和栅极金属层200a。此时，对暴露出来的栅极金属层200a进行刻蚀，再清除与不透光区220c相对的第三光刻胶层200b，便可在基板100上形成栅极200。
当然，第三光刻胶层200b也可以采用负性光刻胶，负性光刻胶与上述正性光刻胶原理相似，在此不再赘述。
可以理解的是，利用紫外光通过掩膜版200c照射第三光刻胶层200b，以使掩膜版200c上的掩膜图形转移到第三光刻胶层200b形成光刻胶图形的曝光和显影工艺，以及形成光刻胶图形后对未被第三光刻胶层200b覆盖的区域进行刻蚀的工艺，与上述工艺流程相同或类似，对于本实施例之后出现的曝光显影及刻蚀过程，不再一一赘述。
参见图9至图11所示，另外，在实际应用中，阵列基板还包括由多条扫描线1100和多条数据线1200阵列分隔出的多个子像素区域，每个子像素区域中均设置有一个薄膜晶体管器件。可以理解的是，本实施例中的阵列基板包括多个子像素区域，因此，在本实施例的阵列基板的制作过程中，所提到的在基板100上形成栅极200，具体是指在阵列基板100的每个子像素区域对应的部位均形成栅极200，并且，对于半导体层400图形化以及形成源极600、漏极500等情况均与此相同或类似，此处不再赘述。
S102、在基板100和栅极200上依次形成栅极绝缘层300和半导体层400。
图3为本申请实施例一提供的阵列基板的制作方法中在第二制备阶段的结构示意图。参见图3、图9至图11所示，在基板100上形成栅极200后，在基板100和栅极200上形成栅极绝缘层300，以使使栅极绝缘层300覆盖基板100和栅极200。其中，栅极绝缘层300用于保护栅极200，使栅极200和之后形成的源极600、漏极500及半导体层400绝缘隔离，以保证栅极200的性能，并且在后续的刻蚀工艺中，栅极绝缘层300也可保护栅极200不受刻蚀影响。
在具体实现时，可以通过等离子体增强化学的气相沉积方法连续沉积栅极绝缘层300，栅极绝缘层300的材料可以采用本领域技术人员熟知的材料，同时栅极绝缘层300的厚度根据实际需要进行选择，本实施例在此不加以限定。
进一步的，在基板100和栅极200上沉积形成栅极绝缘层300后，在栅极绝缘层300上沉积形成半导体层400。其中，可以通过溅射或热蒸发的方法沉积半导体层400，半导体层400的材料可以为金属氧化物。在具体实现时，半导体层400可以为铟镓锌氧化物IGZO半导体层，IGZO半导体层可以降低显示屏的功耗，且成本较低，可以更好的提高像素的响应速度，同时更快的响应速度也大大提高了像素的行扫描速率，因而可以提高显示屏的分辨率。
S103、通过半色调光刻工艺对半导体层400图形化，以形成通过第一间隔430相隔的第一半导体部410和第二半导体部420，第一半导体部410背离第一间隔430的一侧具有第二间隔440，第一半导体部410上具有第一光刻胶部410a，第二半导体部420上具有第二光刻胶部420a。
图4a和图4b为本申请实施例一提供的阵列基板的制作方法中在第三制备阶段的结构示意图。参见图4a、图4b、图9至图11所示，具体的，形成半导体层400后，在半导体层400上涂覆光刻胶，形成第二光刻胶层400a，设置该第二光刻胶层400a为光刻工艺做准备，以通过第二掩膜版400b对第二光刻胶层400a进行曝光和显影，以形成第一光刻胶部410a和第二光刻胶部420a，进而通过第一光刻胶部410a和第二光刻胶部420a在半导体层400图形化时保护半导体层400。其中，第二掩膜版400b为半色调掩膜版。
通过第二次光刻工艺将半导体层400图形化，从而在半导体层400上形成设置源极600和漏极500的区域。其中，图形化的半导体层400包括第一半导体部410和第二半导体部420，第一半导体部410的上方覆盖第一光刻胶部410a，第二半导体部420的上方覆盖第二光刻胶部420a。第一半导体部410和第二半导体部420通过第一间隔430断开，第一间隔430的位置用于设置漏极500。第一半导体部410背离第一间隔430的一侧具有第二间隔440，部分第二间隔440的位置用于设置源极600。
S104、对第一光刻胶部410a和第二光刻胶部420a进行灰化，以暴露第一半导体部410的两侧和第二半导体部420，对暴露的第一半导体部410进行导体化，使第一半导体部410的两侧分别形成用于与源极600和漏极500连接的触点450，对暴露的第二半导体部420进行导体化，使其形成像素电极700。图5a和图5b为本申请实施例一提供的阵列基板的制作方法中在第四制备阶段的结构示意图，即为本申请实施例一提供的阵列基板的制作方法中在经过S103后制备的结构示意图。参见图5a、图5b、图9至图11所示，具体的，刻蚀第一光刻胶部410a两侧的上表面，以暴露部分第一半导体部410，即暴露第一半导体部410两侧的上表面，对第一半导体部410暴露的表面和侧面进行等离子体处理，以使其导体化，第一半导体部410的两侧分别形成用于与源极600和漏极500连接的触点450。第一半导体部410上的第一光刻胶部410a保留。灰化去除第二光刻胶部420a，对暴露的第二半导体部420进行导体化，使其形成像素电极700。
S105、通过光刻工艺在第一光刻胶部410a、第一间隔430和部分第二间隔440分别形成阻挡层900、漏极500和源极600，其中，阻挡层900、源极600和漏极500相互断开，源极600和漏极500分别与第一半导体部410的相对两侧接触，且漏极500还与像素电极700接触，阻挡层900位于第一半导体部410的上方，且第一光刻胶部410a位于阻挡层900和第一半导体部410之间。
图6a和图6b为本申请实施例一提供的阵列基板的制作方法中在第五制备阶段的结构示意图，即为本申请实施例一提供的阵列基板的制作方法中在S105制备阶段的结构示意图；图7为图6b中A处的局部放大图；图8为图6b中B处的局部放大图。参见图6a、图6b、图7和图8所示，具体的，在保留的第一光刻胶部410a、第一间隔430、第二间隔440和像素电极700上沉积金属层800，在该金属层800上涂覆一层光刻胶，形成第一光刻胶层820，采用第一掩膜版810进行曝光和显影，形成与源极600、漏极500和阻挡层900的图形对应的光刻胶，然后进行刻蚀形成源极600、漏极500和阻挡层900，再洗掉光刻胶。此时，阻挡层900和第一半导体部410之间保留第一光刻胶部410a，通过第一光刻胶部410a支撑阻挡层900，以形成与源极600和漏极500断开并悬浮的状态，阻挡层900不与其他电路连通，通过源极600、漏极500和阻挡层900对第一半导体部410进行遮蔽，避免背光或者在自然光照射薄膜晶体管沟道层，增加了薄膜晶体管的稳定性。同时源极600、漏极500和阻挡层900采用相同的材质同层形成，简化阻挡层900的制程，降低薄膜晶体管的制作成本。
其中，与阻挡层900的第一侧相邻的源极600与阻挡层900的第一侧之间具有第一间隙H1，以露出部分第一光刻胶部410a的侧边，使源极600与阻挡层900断开连接。与阻挡层900的第二侧相邻的漏极500与阻挡层900的第二侧之间具有第二间隙H2，以露出部分第一光刻胶部410a的侧边，使漏极500与阻挡层900断开连接。
在一些实施例中，上述S105中，采用掩膜版进行光刻工艺形成阻挡层900、源极600和漏极500包括：采用第一掩膜版810进行显影并通过干法刻蚀工艺形成阻挡层900、源极600和漏极500。由此，采用干法刻蚀，而不是利用刻蚀液的湿法刻蚀能够避免刻蚀液经第一间隙H1和第二间隙H2分别与第一光刻胶部410a间的间隙渗透到第一半导体部410，对第一半导体部410造成腐蚀，影响薄膜晶体管的特性。
其中，第一间隙H1与灰化后的第一光刻胶部410a的第一侧边缘对应，第二间隙H2与灰化后的第一光刻胶部410a的第二侧边缘对应。由于该刻蚀是在第一光刻胶部410a的转角位置刻蚀，比平面刻蚀产生的平面间隙更小且刻蚀更加容易，刻蚀效率成功率更高，能够提高更高的遮挡率，对有源层的遮挡效果更好。
金属层800被第一光刻胶部410a垫高，在第一光刻胶部410a的边缘，即第一光刻胶
部410a的边缘金属层800存在高低落差，此处金属层800薄弱，材质稀疏，容易刻蚀，采用干
法刻蚀也可实现刻蚀。另外，由于第一光刻胶部410a将阻挡层900垫高，这样即使阻挡层900
与源极600的第一间隙H1较小也不会导致阻挡仓900与源极600短接，因为阻挡层900与源极
600还有一个高度差，使得阻挡层900与源极600直接易刻蚀完全，避免发生阻挡层900与源
极600未完全断开的刻蚀不良。阻挡层900与漏极500的第二间隙H2同理可设计的很小，不再
赘述。本实施例中H1和H2优选地为0.1
~0.5 
。
如图6a所示，在第一间隙H1干法刻蚀的时候，对应的无光刻胶区的靠近阻挡层900的边缘与第一光刻胶部410a的靠近源极600的边缘投影重合，对应的无光刻胶区的靠近源极600的边缘与第一半导体部410的靠近源极600的边缘投影重合，这样设置能够保证在最小第一间隙H1的同时，使得阻挡层900和源极600完全断开，避免刻蚀不完全导致阻挡层900和源极600短接，引起器件损坏。同理，在第二间隙H2干法刻蚀的时候，对应的无光刻胶区的靠近阻挡层900的边缘与第一光刻胶部410a的靠近漏极500的边缘投影重合，边界一边与第一光刻胶部410a靠近漏极的边缘投影重合，无光刻胶胶区的边界与第一半导体部靠近漏极的边缘重合。请继续参见图1至图5b所示，上述S103中，通过光刻工艺对半导体层图形化，以形成通过第一间隔相隔的第一半导体部和第二半导体部包括：
S201、在半导体层400上涂覆光刻胶。
S202、通过半色调掩膜版对光刻胶进行曝光和显影，以形成光刻胶层图形。
其中，半色调掩膜版为第二掩膜版400b，光刻胶层图形包括无光刻胶区、半光刻胶区和全光刻胶区480，无光刻胶区包括第一无光刻胶区461和第二无光刻胶区462，第一无光刻胶区461和第二无光刻胶区462分别对应第二间隔440和第一间隔430；半光刻胶区包括第一半光刻胶区471、第二半光刻胶区472和第三半光刻胶区473；第一半光刻胶区471和第二半光刻胶区472分别位于全光刻胶区480的两侧，第一半光刻胶区471位于第一无光刻胶区461和全光刻胶区780之间，第二半光刻胶区472位于第二无光刻胶区462和全光刻胶区480之间，第二无光刻胶区462位于第二半光刻胶区472和第三半光刻胶区473之间。第一半光刻胶区471、第二半光刻胶区472和全光刻胶区480形成第一光刻胶部410a，第三半光刻胶区473形成第二光刻胶部420a。
全光刻胶区480与有源层区域对应，第一半光刻胶区471与源极600的触点对应，第二半光刻胶区472与漏极500的触点对应，第三半光刻胶区473与像素电极700的图形对应。
S203、以光刻胶层图形作为保护对半导体层400进行刻蚀，以使半导体层400形成第一半导体部410和第二半导体部420。
请继续参见图4a至图5b所示，在一些实施例中，对第一光刻胶部410a和第二光刻胶部420a进行灰化包括：
S301、灰化光刻胶层图形，以去除半光刻胶区并减薄全光刻胶区480，去除第一半光刻胶区471和第二半光刻胶区472，从而暴露第一半导体部410的两侧和第二半导体部420。
S302、对暴露的第一半导体部410进行等离子体处理，使第一半导体部410的两侧分别形成用于与源极600和漏极500连接的触点450；对暴露的第二半导体部420进行等离子体处理，使其形成像素电极700。
具体的，等离子体处理时，第一半光刻胶区471和第二半光刻胶区472对应的第一半导体部410会被导体化，进而形成用于与源极600和漏极500连接的触点450。和第三半光刻胶区473对应的第二半导体部420会被导体化，进而形成像素电极700。其中，可以基于氢等离子体、氩等离子体的等离子体处理，或者在利用本领域技术人员熟知的导体化工艺进行上述导体化处理，本实施例在此不加以限定。
本申请实施例提供的阵列基板的制作方法，利用源漏极金属直接作为阻挡层900，不需要额外增加光罩和光阻挡层材料，提升产品稳定性和品质。采用第一光刻胶部410a作为光阻挡层的隔垫，不增加工序同时起到相应隔离源极600、漏极500和光阻挡层900的作用。并且保留第一光刻胶部410a的半色调工艺不会增加额外的掩膜版，降低生产成本。
参见图9至图11所示，在一种可能的实施方式中，在第一光刻胶部410a、第一间隔430和部分第二间隔440上铺设同材质阻挡层900、源极600和漏极500之后，还包括：在阻挡层900、源极600、漏极500、像素电极700和部分第二间隔440上形成平坦层1000。
其中，平坦层1000可以保护阻挡层900、源极600、漏极500、像素电极700和部分第二间隔440，可以保证薄膜晶体管稳定工作。并且，平坦层1000通常具有平整的表面，因而平坦层1000可以提高阵列基板的平整度。
具体的，可以通过等离子体增强化学的气相沉积方法沉积平坦层1000，形成平坦层100的材料可以选用氧化物、氮化物或者氧氮化合物。
同时，本实施例通过三道光罩便实现了阵列基板的制备，节省了制程，大大提高生产效率，降低了生产成本。
实施例二
参见图9至图11所示，本申请实施例还提供了一种阵列基板，阵列基板通过上述实施例一提供的阵列基板的制作方法制成。阵列基板包括基板100、设置在基板100上的栅极20、以使覆盖在基板100和栅极200上的源极600、漏极500、第一半导体部410和像素电极层700。
第一半导体部410上依次具有第一光刻胶部410a和阻挡层900；其中，阻挡层900、源极600和漏极500同层设置且材质相同，阻挡层900、源极600和漏极500相互断开，源极600和漏极500分别与第一半导体部410的相对两侧接触，且漏极500还与像素电极700接触。其中，第一间隙H1与灰化后的第一光刻胶部410a的第一侧边缘对应，第二间隙H2与灰化后的第一光刻胶部410a的第二侧边缘对应。
本申请提供的阵列基板，通过第一光刻胶部410a支撑阻挡层900，以形成与源极600和漏极500断开并悬浮的状态，不与其他电路连通，通过源极600、漏极500和阻挡层900对第一半导体部410进行遮蔽，避免背光或者在自然光照射薄膜晶体管沟道层，增加了薄膜晶体管的稳定性。同时源极600、漏极500和阻挡层900采用相同的材质同层形成，简化阻挡层900的制程，降低薄膜晶体管的制作成本。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括以下步骤：
在基板上形成栅极；
在所述基板和所述栅极上依次形成栅极绝缘层和半导体层；
通过半色调光刻工艺对所述半导体层图形化，以形成通过第一间隔相隔的第一半导体部和第二半导体部，所述第一半导体部背离所述第一间隔的一侧具有第二间隔，所述第一半导体部上具有第一光刻胶部，所述第二半导体部上具有第二光刻胶部；
对所述第一光刻胶部和所述第二光刻胶部进行灰化，以暴露第一半导体部的两侧和所述第二半导体部，对暴露的所述第一半导体部进行导体化，使所述第一半导体部的两侧分别形成用于与源极和漏极连接的触点，对暴露的所述第二半导体部进行导体化，使其形成像素电极；
通过光刻工艺在所述第一光刻胶部、所述第一间隔和部分所述第二间隔分别形成阻挡层、漏极和源极，其中，所述阻挡层、所述源极和所述漏极相互断开，所述源极和所述漏极分别与所述第一半导体部相对的两侧接触，且所述漏极还与所述像素电极接触，所述阻挡层位于所述半导体层的上方，且所述第一光刻胶部位于所述阻挡层和所述第一半导体部之间。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述通过光刻工艺在所述第一光刻胶部、所述第一间隔和部分所述第二间隔分别形成阻挡层、漏极和源极包括：
在所述第一光刻胶部、所述第一间隔、所述第二间隔和所述像素电极上沉积金属层；
在所述金属层上涂覆光刻胶，采用掩膜版进行曝光和显影形成与所述阻挡层、所述源极和所述漏极的图形对应的光刻胶，然后进行刻蚀形成所述阻挡层、所述源极和所述漏极，再洗掉光刻胶；其中，所述阻挡层的第一侧相邻的所述源极与所述阻挡层的第一侧之间具有第一间隙，所述阻挡层的第二侧相邻的所述漏极与所述阻挡层的第二侧之间具有第二间隙。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，
所述第一间隙与灰化后的所述第一光刻胶部的第一侧边缘对应，
所述第二间隙与灰化后的所述第一光刻胶部的第二侧边缘对应。
4.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述通过光刻工艺在所述第一光刻胶部、所述第一间隔和部分所述第二间隔分别形成阻挡层、漏极和源极包括：
在所述第一光刻胶部、所述第一间隔、所述第二间隔和所述像素电极上沉积金属层；
在所述金属层上涂覆光刻胶，采用半色调掩膜版进行曝光和显影形成与所述阻挡层、所述源极和所述漏极的图形对应的光刻胶，然后进行干法刻蚀形成所述阻挡层、所述源极和所述漏极，再洗掉光刻胶。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述通过光刻工艺对所述半导体层图形化，以形成通过第一间隔相隔的第一半导体部和第二半导体部包括：
在所述半导体层上涂覆光刻胶；
通过半色调掩膜版对所述光刻胶进行曝光和显影，以形成光刻胶层图形；所述光刻胶层图形包括无光刻胶区、半光刻胶区和全光刻胶区，所述全光刻胶区域与有源层区域对应，所述半光刻胶区包括第一半光刻胶区、第二半光刻胶区和第三半光刻胶区；所述第一半光刻胶区和所述第二半光刻胶区分别位于所述全光刻胶区的两侧，且分别与源极的触点和漏极的触点对应，所述第三半光刻胶区与所述像素电极的图形对应；
所述第一半光刻胶区、所述第二半光刻胶区和所述全光刻胶区形成所述第一光刻胶部，所述第三半光刻胶区形成所述第二光刻胶部；
以所述光刻胶层图形作为保护对所述半导体层进行刻蚀，以使所述半导体层形成所述第一半导体部和所述第二半导体部。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，对所述第一光刻胶部进行灰化包括：
灰化所述光刻胶层图形，以减薄所述全光刻胶区，去除所述第一半光刻胶区和所述第二半光刻胶区，从而暴露第一半导体部的两侧。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述对暴露的所述第一半导体部进行导体化，使所述第一半导体部的两侧分别形成用于与源极和漏极连接的触点包括：
对暴露的所述第一半导体部进行等离子体处理，使所述第一半导体部的两侧分别形成用于与源极和漏极连接的触点。
8.根据权利要求5所述的阵列基板的制作方法，其特征在于，对所述第二光刻胶部进行灰化包括：
灰化所述光刻胶层图形，以去除所述第三半光刻胶区，从而暴露所述第二半导体部。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述对暴露的所述第二半导体部进行导体化，使其形成像素电极包括：
对暴露的所述第二半导体部进行等离子体处理，使其形成像素电极。
10.一种阵列基板，其特征在于，包括基板、设置在所述基板上的栅极、以使覆盖在所述基板和所述栅极上的源极、漏极、第一半导体部和像素电极层；
所述第一半导体部上依次具有第一光刻胶部和阻挡层；其中，所述阻挡层、所述源极和所述漏极同层设置且材质相同，所述阻挡层、所述源极和所述漏极相互断开，所述阻挡层的第一侧相邻的所述源极与所述阻挡层的第一侧之间具有第一间隙，所述阻挡层的第二侧相邻的所述漏极与所述阻挡层的第二侧之间具有第二间隙，所述第一间隙与灰化后的第一光刻胶部的第一侧边缘对应，所述第二间隙与灰化后的第一光刻胶部的第二侧边缘对应，所述源极和所述漏极分别与所述第一半导体部的两侧接触，且所述漏极还与所述像素电极接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011213605.0A CN112038288B (zh) | 2020-11-04 | 2020-11-04 | 阵列基板的制作方法及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011213605.0A CN112038288B (zh) | 2020-11-04 | 2020-11-04 | 阵列基板的制作方法及阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112038288A true CN112038288A (zh) | 2020-12-04 |
| CN112038288B CN112038288B (zh) | 2021-02-02 |
Family
ID=73573620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011213605.0A Active CN112038288B (zh) | 2020-11-04 | 2020-11-04 | 阵列基板的制作方法及阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112038288B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114859648A (zh) * | 2021-01-18 | 2022-08-05 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版版图和存储器 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330591A (ja) * | 1995-05-30 | 1996-12-13 | Nec Corp | 薄膜トランジスタ |
| US5789761A (en) * | 1995-05-19 | 1998-08-04 | Nec Corporation | Thin-film transistor array having light shading film and antireflection layer |
| US20110297947A1 (en) * | 2007-08-29 | 2011-12-08 | Au Optronics Corporation | Pixel structure |
| CN102655118A (zh) * | 2012-01-10 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种amoled器件及制作方法 |
| CN102881688A (zh) * | 2012-09-19 | 2013-01-16 | 北京京东方光电科技有限公司 | 一种阵列基板、显示面板及阵列基板的制造方法 |
| CN103715094A (zh) * | 2013-12-27 | 2014-04-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
| JP2014107453A (ja) * | 2012-11-28 | 2014-06-09 | Fujifilm Corp | 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ |
| KR20140069896A (ko) * | 2012-11-30 | 2014-06-10 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치 |
| CN105070724A (zh) * | 2015-07-16 | 2015-11-18 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
| CN105742367A (zh) * | 2014-12-02 | 2016-07-06 | 业鑫科技顾问股份有限公司 | 薄膜晶体管及使用该薄膜晶体管之显示阵列基板 |
| CN106601754A (zh) * | 2016-12-06 | 2017-04-26 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
| CN107910375A (zh) * | 2017-11-02 | 2018-04-13 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
| US20190148418A1 (en) * | 2016-04-29 | 2019-05-16 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Array substrate having source and drain transfer portions integrated with channel and liquid crystal display panel including same |
| CN111710726A (zh) * | 2020-06-12 | 2020-09-25 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管基板及薄膜晶体管基板的制备方法 |
| CN111725266A (zh) * | 2020-06-01 | 2020-09-29 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板、显示装置以及显示面板的制作方法 |
-
2020
- 2020-11-04 CN CN202011213605.0A patent/CN112038288B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789761A (en) * | 1995-05-19 | 1998-08-04 | Nec Corporation | Thin-film transistor array having light shading film and antireflection layer |
| JPH08330591A (ja) * | 1995-05-30 | 1996-12-13 | Nec Corp | 薄膜トランジスタ |
| US20110297947A1 (en) * | 2007-08-29 | 2011-12-08 | Au Optronics Corporation | Pixel structure |
| CN102655118A (zh) * | 2012-01-10 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种amoled器件及制作方法 |
| CN102881688A (zh) * | 2012-09-19 | 2013-01-16 | 北京京东方光电科技有限公司 | 一种阵列基板、显示面板及阵列基板的制造方法 |
| JP2014107453A (ja) * | 2012-11-28 | 2014-06-09 | Fujifilm Corp | 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ |
| KR20140069896A (ko) * | 2012-11-30 | 2014-06-10 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치 |
| CN103715094A (zh) * | 2013-12-27 | 2014-04-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
| CN105742367A (zh) * | 2014-12-02 | 2016-07-06 | 业鑫科技顾问股份有限公司 | 薄膜晶体管及使用该薄膜晶体管之显示阵列基板 |
| CN105070724A (zh) * | 2015-07-16 | 2015-11-18 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
| US20190148418A1 (en) * | 2016-04-29 | 2019-05-16 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Array substrate having source and drain transfer portions integrated with channel and liquid crystal display panel including same |
| CN106601754A (zh) * | 2016-12-06 | 2017-04-26 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
| CN107910375A (zh) * | 2017-11-02 | 2018-04-13 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN111725266A (zh) * | 2020-06-01 | 2020-09-29 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板、显示装置以及显示面板的制作方法 |
| CN111710726A (zh) * | 2020-06-12 | 2020-09-25 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管基板及薄膜晶体管基板的制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 冯治兴: "黑白7.5cm有源矩阵液晶显示器的改进", 《光电子技术》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114859648A (zh) * | 2021-01-18 | 2022-08-05 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版版图和存储器 |
| CN114859648B (zh) * | 2021-01-18 | 2024-04-19 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版版图和存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112038288B (zh) | 2021-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4994014B2 (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| JP5588740B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法 | |
| USRE43819E1 (en) | Thin film transistor array substrate and method of fabricating the same | |
| KR101264722B1 (ko) | 액정표시장치의 제조방법 | |
| JP6230253B2 (ja) | Ｔｆｔアレイ基板およびその製造方法 | |
| JP5346435B2 (ja) | 薄膜トランジスタ基板とその製造方法、及び、薄膜トランジスタ基板製造用のマスク | |
| JP2010028122A (ja) | フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法 | |
| CN109065551B (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| JP2012103697A (ja) | アレイ基板及び液晶ディスプレイ | |
| KR101319301B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20110061773A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20080000751A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20070102795A (ko) | 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치 | |
| KR101051586B1 (ko) | 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법 | |
| WO2015021712A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| CN112038288B (zh) | 阵列基板的制作方法及阵列基板 | |
| KR20080002202A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20060133818A (ko) | 광 마스크와 박막 트랜지스터 기판의 제조 방법 및 그에의해 제조된 박막 트랜지스터 기판 | |
| CN115810636A (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板 | |
| KR101329284B1 (ko) | 표시 기판 및 이의 제조 방법 | |
| US7749821B2 (en) | Method of fabricating pixel structure | |
| CN107452754B (zh) | 一种阵列基板及其制作方法 | |
| KR20080035045A (ko) | 표시 기판의 제조 방법 | |
| KR20070068594A (ko) | 박막 트랜지스터와 이의 제조 방법 및 박막 트랜지스터제조용 마스크 | |
| CN111192855A (zh) | 一种阵列基板的制造方法、显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: No. 1778, Qinglan Road, Huangjia Street, Shuangliu District, Chengdu, Sichuan 610200 Patentee after: Chengdu BOE Display Technology Co.,Ltd. Country or region after: China Address before: No. 1778, Qinglan Road, Gongxing street, Shuangliu District, Chengdu, Sichuan 610200 Patentee before: CHENGDU ZHONGDIAN PANDA DISPLAY TECHNOLOGY Co.,Ltd. Country or region before: China |