JPH08330591A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH08330591A JPH08330591A JP13241295A JP13241295A JPH08330591A JP H08330591 A JPH08330591 A JP H08330591A JP 13241295 A JP13241295 A JP 13241295A JP 13241295 A JP13241295 A JP 13241295A JP H08330591 A JPH08330591 A JP H08330591A
- Authority
- JP
- Japan
- Prior art keywords
- light
- thin film
- source
- semiconductor layer
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】光が薄膜トランジスタに入射したときに誘起さ
れるトランジスタ特性の変動を抑制する。 【構成】光が入射したときにトランジスタ特性の変動に
最も寄与するソース電極６とドレイン電極７との間のチ
ャネル領域上にソース及びドレイン電極６，７と同質の
膜を用い、且つソース及びドレイン電極６，７と電気的
に絶縁された遮光膜８を配置することにより、光照射に
よる荷電粒子の生成を効率よく防ぐことができる。ま
た、遮光膜８はソース及びドレイン電極６，７と同じ材
質にすることで同時に成膜、加工することができ、工程
の増加を伴わずに遮光膜を設けることができる。
れるトランジスタ特性の変動を抑制する。 【構成】光が入射したときにトランジスタ特性の変動に
最も寄与するソース電極６とドレイン電極７との間のチ
ャネル領域上にソース及びドレイン電極６，７と同質の
膜を用い、且つソース及びドレイン電極６，７と電気的
に絶縁された遮光膜８を配置することにより、光照射に
よる荷電粒子の生成を効率よく防ぐことができる。ま
た、遮光膜８はソース及びドレイン電極６，７と同じ材
質にすることで同時に成膜、加工することができ、工程
の増加を伴わずに遮光膜を設けることができる。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタに関
し、特にアクティブマトリクス型液晶表示装置用の薄膜
トランジスタに関する。
し、特にアクティブマトリクス型液晶表示装置用の薄膜
トランジスタに関する。
【０００２】
【従来の技術】従来の薄膜トランジスタは、図３
（ａ），（ｂ）に示すように、絶縁基板１の上に形成し
たゲート電極２と、ゲート電極２の上にゲート絶縁膜３
を介して形成した半導体層４と、半導体層４のチャネル
領域上に形成した保護膜５により分離されて半導体層４
の両側に接続したソース電極６およびドレイン電極７と
を有して構成される。
（ａ），（ｂ）に示すように、絶縁基板１の上に形成し
たゲート電極２と、ゲート電極２の上にゲート絶縁膜３
を介して形成した半導体層４と、半導体層４のチャネル
領域上に形成した保護膜５により分離されて半導体層４
の両側に接続したソース電極６およびドレイン電極７と
を有して構成される。
【０００３】
【発明が解決しようとする課題】この従来の薄膜トラン
ジスタは通常の半導体素子と異なり、透光性の絶縁基板
上に構成されるため、周囲からの光照射が避けられな
い。このとき、入射した光エネルギーにより薄膜トラン
ジスタを構成する能動領域として設けられた薄膜状の半
導体層内で、多数の荷電粒子が生成され、その影響によ
り薄膜トランジスタの特性が著しく変化し、薄膜トラン
ジスタの設計上大きな問題となっていた。
ジスタは通常の半導体素子と異なり、透光性の絶縁基板
上に構成されるため、周囲からの光照射が避けられな
い。このとき、入射した光エネルギーにより薄膜トラン
ジスタを構成する能動領域として設けられた薄膜状の半
導体層内で、多数の荷電粒子が生成され、その影響によ
り薄膜トランジスタの特性が著しく変化し、薄膜トラン
ジスタの設計上大きな問題となっていた。
【０００４】また、上記問題を解決するため、薄膜トラ
ンジスタ全面を遮光性の膜で覆う方法も一般に提案され
ているが、この場合、必然的に遮光膜を成膜及び加工す
るための工程が増加し、工程増加に伴う諸問題、すなわ
ち製造コストの上昇、製造期間の増延、歩留まりの低下
などといったさまざまな問題を伴っていた。
ンジスタ全面を遮光性の膜で覆う方法も一般に提案され
ているが、この場合、必然的に遮光膜を成膜及び加工す
るための工程が増加し、工程増加に伴う諸問題、すなわ
ち製造コストの上昇、製造期間の増延、歩留まりの低下
などといったさまざまな問題を伴っていた。
【０００５】
【課題を解決するための手段】本発明の薄膜トランジス
タは、絶縁基板上に形成したゲート電極と、前記ゲート
電極上にゲート絶縁膜を介して形成した半導体層と、前
記半導体層の上に帯状に形成した保護絶縁膜と、前記保
護絶縁膜により分離されて前記半導体層の両側に接続し
たソース及びドレイン電極とを有する逆スタガート型薄
膜トランジスタにおいて、少くとも前記ソース及びドレ
イン電極の間のチャネル領域上の前記保護絶縁膜上に前
記ソース及びドレイン電極と同質の材料で形成し且つ前
記ソース及びドレイン電極と電気的に絶縁された遮光膜
を備えている。
タは、絶縁基板上に形成したゲート電極と、前記ゲート
電極上にゲート絶縁膜を介して形成した半導体層と、前
記半導体層の上に帯状に形成した保護絶縁膜と、前記保
護絶縁膜により分離されて前記半導体層の両側に接続し
たソース及びドレイン電極とを有する逆スタガート型薄
膜トランジスタにおいて、少くとも前記ソース及びドレ
イン電極の間のチャネル領域上の前記保護絶縁膜上に前
記ソース及びドレイン電極と同質の材料で形成し且つ前
記ソース及びドレイン電極と電気的に絶縁された遮光膜
を備えている。
【０００６】
【作用】薄膜トランジスタの能動領域に光が入射した場
合、そのトランジスタ特性に著しい変動を与える。通常
ソース及びドレイン電極は遮光性の高い導電性膜により
構成されており、導電性膜下の能動領域は光照射の影響
を受けにくい。
合、そのトランジスタ特性に著しい変動を与える。通常
ソース及びドレイン電極は遮光性の高い導電性膜により
構成されており、導電性膜下の能動領域は光照射の影響
を受けにくい。
【０００７】能動領域のうち、ソース電極あるいはドレ
イン電極いずれにも覆われていない部分のなかで、光照
射に対し強く影響される部分と強く影響されない部分と
が存在する。通常の薄膜トランジスタでは、能動領域の
うち、ソース電極とドレイン電極の間及び能動領域の側
面を含む能動領域周辺部において、光照射によるトラン
ジスタ特性への影響が強い。
イン電極いずれにも覆われていない部分のなかで、光照
射に対し強く影響される部分と強く影響されない部分と
が存在する。通常の薄膜トランジスタでは、能動領域の
うち、ソース電極とドレイン電極の間及び能動領域の側
面を含む能動領域周辺部において、光照射によるトラン
ジスタ特性への影響が強い。
【０００８】光照射に対して強く影響される部分に導電
性膜からなる遮光膜をソース及びドレイン電極と同一層
上に同時成膜及び加工、配置することにより、光照射の
影響を大幅に低減することが可能である。このとき、遮
光膜とソース及びドレイン電極とを互いに上面からみて
重なりを持たないよう配置し、電気的接触を持たないよ
う配置することで、遮光膜を配置したことによるトラン
ジスタ特性の変化を最小限に抑えることができる。
性膜からなる遮光膜をソース及びドレイン電極と同一層
上に同時成膜及び加工、配置することにより、光照射の
影響を大幅に低減することが可能である。このとき、遮
光膜とソース及びドレイン電極とを互いに上面からみて
重なりを持たないよう配置し、電気的接触を持たないよ
う配置することで、遮光膜を配置したことによるトラン
ジスタ特性の変化を最小限に抑えることができる。
【０００９】さらに、本発明における遮光膜は、その構
成上ソース及びドレイン電極と同時い成膜、加工するこ
とが可能であるため、この場合新たに工程を増加する必
要がなく、工程増加にともなう諸問題が発生しない。
成上ソース及びドレイン電極と同時い成膜、加工するこ
とが可能であるため、この場合新たに工程を増加する必
要がなく、工程増加にともなう諸問題が発生しない。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１１】図１（ａ），（ｂ）は本発明の第１の実施
例を示す平面図及びＡ−Ａ′線断面図である。
例を示す平面図及びＡ−Ａ′線断面図である。
【００１２】図１（ａ），（ｂ）に示すように、ガラス
板等からなる透光性の絶縁基板１の上に形成したゲート
電極２と、ゲート電極２を含む表面に設けたゲート絶縁
膜３と、ゲート電極２の上のゲート絶縁膜３の上に形成
したアモルファスシリコン膜からなる半導体層４と、半
導体層４のチャネル領域上に帯状に形成した保護絶縁膜
５と、保護絶縁膜５により分離されて半導体層４の両側
にそれぞれ形成したソース電極６及びドレイン電極７
と、ソース電極６とドレイン電極７の間のチャネル領域
上の保護絶縁膜５の上に形成してこれらソース及びドレ
イン電極６，７から電気的に絶縁された遮光膜８とを有
して構成され、この遮光膜８は保護絶縁膜５及び半導体
層４を含む表面に堆積したＡｌ，Ｃｒ，Ｍｏ等の遮光性
の高い金属膜をパターニングして、ソース電極６及びド
レイン電極７を形成すると同時にこれらのソース電極６
及びドレイン電極７と同一材質、同一工程で形成され、
薄膜トランジスタに光が照射されたソース電極６及びド
レイン電極７の間から能動領域へ入射する光を遮光膜８
が遮断し、能動領域において生成される光励起荷電粒子
を大幅に抑制し、トランジスタ特性の変動を低減する。
板等からなる透光性の絶縁基板１の上に形成したゲート
電極２と、ゲート電極２を含む表面に設けたゲート絶縁
膜３と、ゲート電極２の上のゲート絶縁膜３の上に形成
したアモルファスシリコン膜からなる半導体層４と、半
導体層４のチャネル領域上に帯状に形成した保護絶縁膜
５と、保護絶縁膜５により分離されて半導体層４の両側
にそれぞれ形成したソース電極６及びドレイン電極７
と、ソース電極６とドレイン電極７の間のチャネル領域
上の保護絶縁膜５の上に形成してこれらソース及びドレ
イン電極６，７から電気的に絶縁された遮光膜８とを有
して構成され、この遮光膜８は保護絶縁膜５及び半導体
層４を含む表面に堆積したＡｌ，Ｃｒ，Ｍｏ等の遮光性
の高い金属膜をパターニングして、ソース電極６及びド
レイン電極７を形成すると同時にこれらのソース電極６
及びドレイン電極７と同一材質、同一工程で形成され、
薄膜トランジスタに光が照射されたソース電極６及びド
レイン電極７の間から能動領域へ入射する光を遮光膜８
が遮断し、能動領域において生成される光励起荷電粒子
を大幅に抑制し、トランジスタ特性の変動を低減する。
【００１３】図２（ａ），（ｂ）は本発明の第２の実施
例を示す平面図及びＢ−Ｂ′線断面図である。
例を示す平面図及びＢ−Ｂ′線断面図である。
【００１４】図２（ａ），（ｂ）に示すように、遮光膜
９がゲート幅方向のチャネル領域よりも外側に張出した
半導体層４の端部を含んで被覆された以外は第１の実施
例と同様の構成を有しており、遮光膜８がソース及びド
レイン電極６，７に覆われていない半導体層４の端部を
含む領域を被覆していることにより、薄膜トランジスタ
に光が照射されたときに、欠陥順位を多く含む能動領域
の端部において生成される光励起荷電粒子を大幅に抑制
できる利点がある。
９がゲート幅方向のチャネル領域よりも外側に張出した
半導体層４の端部を含んで被覆された以外は第１の実施
例と同様の構成を有しており、遮光膜８がソース及びド
レイン電極６，７に覆われていない半導体層４の端部を
含む領域を被覆していることにより、薄膜トランジスタ
に光が照射されたときに、欠陥順位を多く含む能動領域
の端部において生成される光励起荷電粒子を大幅に抑制
できる利点がある。
【００１５】
【発明の効果】以上説明したように本発明は、ソース及
びドレイン電極と同層で且つ電気的に分離されている遮
光膜を能動領域上に配置することで、薄膜トランジスタ
の光照射時におけるトランジスタ特性変動を大幅に抑制
することができるという効果を有する。
びドレイン電極と同層で且つ電気的に分離されている遮
光膜を能動領域上に配置することで、薄膜トランジスタ
の光照射時におけるトランジスタ特性変動を大幅に抑制
することができるという効果を有する。
【００１６】さらに、本発明における遮光膜はソース及
びドレイン電極と同質の膜により同時にパターニングし
て形成するため、遮光膜を設けるための工程を新たに増
加する必要がなく、工程増加に伴う諸問題が発生しない
という効果が得られる。
びドレイン電極と同質の膜により同時にパターニングし
て形成するため、遮光膜を設けるための工程を新たに増
加する必要がなく、工程増加に伴う諸問題が発生しない
という効果が得られる。
【図１】本発明の第１の実施例を示す平面図及びＡ−
Ａ′線断面図。
Ａ′線断面図。
【図２】本発明の第２の実施例を示す平面図及びＢ−
Ｂ′線断面図。
Ｂ′線断面図。
【図３】従来の薄膜トランジスタの一例を示す平面図及
びＣ−Ｃ′線断面図。
びＣ−Ｃ′線断面図。
１ 絶縁基板 ２ ゲート電極 ３ ゲート絶縁膜 ４ 半導体層 ５ 保護絶縁膜 ６ ソース電極 ７ ドレイン電極 ８，９ 遮光膜
Claims (2)
- 【請求項１】 絶縁基板上に形成したゲート電極と、前
記ゲート電極上にゲート絶縁膜を介して形成した半導体
層と、前記半導体層の上に帯状に形成した保護絶縁膜
と、前記保護絶縁膜により分離されて前記半導体層の両
側に接続したソース及びドレイン電極とを有する逆スタ
ガード型薄膜トランジスタにおいて、少くとも前記ソー
ス及びドレイン電極の間のチャネル領域上の前記保護絶
縁膜上に前記ソース及びドレイン電極と同質の材料で形
成し且つ前記ソース及びドレイン電極と電気的に絶縁さ
れた遮光膜を備えたことを特徴とする薄膜トランジス
タ。 - 【請求項２】 遮光膜がゲート幅方向のチャネル領域よ
りも外側に張出した半導体層の端部を含んで被覆してな
る請求項１記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13241295A JPH08330591A (ja) | 1995-05-30 | 1995-05-30 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13241295A JPH08330591A (ja) | 1995-05-30 | 1995-05-30 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330591A true JPH08330591A (ja) | 1996-12-13 |
Family
ID=15080790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13241295A Pending JPH08330591A (ja) | 1995-05-30 | 1995-05-30 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330591A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014107453A (ja) * | 2012-11-28 | 2014-06-09 | Fujifilm Corp | 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ |
| CN112038288A (zh) * | 2020-11-04 | 2020-12-04 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法及阵列基板 |
| WO2023004668A1 (zh) * | 2021-07-26 | 2023-02-02 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187369A (ja) * | 1985-02-15 | 1986-08-21 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
| JPH0239129A (ja) * | 1988-07-29 | 1990-02-08 | Hitachi Ltd | アクテイブマトリツクス装置およびその製造方法 |
| JPH02150060A (ja) * | 1988-11-30 | 1990-06-08 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JPH04111322A (ja) * | 1990-08-30 | 1992-04-13 | Stanley Electric Co Ltd | 薄膜トランジスタの製造方法 |
-
1995
- 1995-05-30 JP JP13241295A patent/JPH08330591A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187369A (ja) * | 1985-02-15 | 1986-08-21 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
| JPH0239129A (ja) * | 1988-07-29 | 1990-02-08 | Hitachi Ltd | アクテイブマトリツクス装置およびその製造方法 |
| JPH02150060A (ja) * | 1988-11-30 | 1990-06-08 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JPH04111322A (ja) * | 1990-08-30 | 1992-04-13 | Stanley Electric Co Ltd | 薄膜トランジスタの製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014107453A (ja) * | 2012-11-28 | 2014-06-09 | Fujifilm Corp | 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ |
| CN112038288A (zh) * | 2020-11-04 | 2020-12-04 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法及阵列基板 |
| CN112038288B (zh) * | 2020-11-04 | 2021-02-02 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法及阵列基板 |
| WO2023004668A1 (zh) * | 2021-07-26 | 2023-02-02 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5071779A (en) | Method for producing a silicon thin film transistor | |
| US7763490B2 (en) | Thin film transistor substrate and method for fabricating the same | |
| US4924279A (en) | Thin film transistor | |
| EP0622855B1 (en) | Drain/source contact of a thin film transistor | |
| JP2538086B2 (ja) | 液晶表示デバイスおよびその製造方法 | |
| EP0269123A2 (en) | A thin film transistor array for liquid crystal display panel | |
| JP3845605B2 (ja) | Ｘ線センサー用スイッチング素子およびその製造方法 | |
| KR100321925B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| US5017984A (en) | Amorphous silicon thin film transistor array | |
| GB2223353A (en) | Thin-film transistor | |
| JPH10163498A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、及び液晶表示装置 | |
| JPH09218424A (ja) | 薄膜トランジスタの液晶表示素子及びその製造方法 | |
| JP2940689B2 (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法 | |
| JP3532228B2 (ja) | 液晶表示装置 | |
| US5109260A (en) | Silicon thin film transistor and method for producing the same | |
| JPH07114281B2 (ja) | ドライバ−内蔵アクティブマトリックス基板 | |
| JPH08330591A (ja) | 薄膜トランジスタ | |
| US6317174B1 (en) | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof | |
| US6353464B1 (en) | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring | |
| JPH0618921A (ja) | マトリックス型表示装置 | |
| JPH0384963A (ja) | 薄膜トランジスタ | |
| JPS58134476A (ja) | 薄膜トランジスタ | |
| US5122849A (en) | Silicon thin film transistor | |
| JPH0191468A (ja) | 薄膜トランジスタ | |
| JP3067181B2 (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971202 |