JPH0239129A - アクテイブマトリツクス装置およびその製造方法 - Google Patents

アクテイブマトリツクス装置およびその製造方法

Info

Publication number
JPH0239129A
JPH0239129A JP63188462A JP18846288A JPH0239129A JP H0239129 A JPH0239129 A JP H0239129A JP 63188462 A JP63188462 A JP 63188462A JP 18846288 A JP18846288 A JP 18846288A JP H0239129 A JPH0239129 A JP H0239129A
Authority
JP
Japan
Prior art keywords
film
active matrix
electrode
conductive film
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63188462A
Other languages
English (en)
Inventor
Genshirou Kawachi
玄士朗 河内
Masao Yoshimura
雅夫 吉村
Kikuo Ono
記久雄 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63188462A priority Critical patent/JPH0239129A/ja
Publication of JPH0239129A publication Critical patent/JPH0239129A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶駆動用薄膜トランジスタが形成されたア
クティブマトリックス装置およびその製造方法に関する
〔従来の技術〕
近年、ガラスなどの絶縁基板上に低温で形成した半導体
膜を用いて薄膜トランジスタ(以下TPTと記す)をマ
トリックス状に形成し、これにより液晶を駆動して画像
表示を行なう装置の開発が活発になっている。このよう
な液晶表示装置においては、その装置構成上、液晶駆動
用のTPTは強い光照射下での使用が避けられないが、
このような強い光照射下においてTPTを駆動すると、
能動層内で光励起された電子や正孔によって、TPTの
オフ電流が上昇し、液晶駆動上重大な障害となる。
この問題を解決する手段として従来、例えばプロシーデ
ィング オフ ザ ニスアイデー VoQl2 5/1
 1984年11頁〜16頁(Proceedings
 of the SID VoQl 25/ 1198
4゜11“A220X240 PIXIEL a−3i
 TFT MATRIXTRANSMISSON LI
QUIDCRYSTAL DISPLAY” )に記載
のようにTPTの上部或いは下部に絶縁膜を介して金層
膜を設け、遮光する方法が知られている。
〔発明が解決しようとする課題〕
しかしなから、このような従来の方法でTPTの遮光を
行なうと、遮光を行なわない場合に比べ金層膜堆積、ホ
ト、エツチングの3つの新らたな工程が加わるためにプ
ロセスが複雑化し製造コストを引き上げかつ歩留りの低
下をまねく。更に、ホトリソグラフィーのルールから、
TPTを確実に遮光するために遮光膜は’1” F T
の素子領域よりもマスク合わせの余裕分だけ大きくなる
必要があるが、これは画素の開口率の低下をもたらす。
開口率の低下は特に高精細な画像を得るために測索面積
を小さくした時に表示品質に大きな影響をtlえること
となる。
本発明の目的は以上のような製造プロセスの複雑化や開
口率の低下を招くことなく、簡mでかつ確実に’1” 
F Tを遮光し得る構造を提供することにある。
〔課題を解決するための手段〕
上記の目的は、画素電極や電荷保持用付加8址の電極と
して用いられる水素還元により失透する性質を有する透
明導電1摸をあらかじめT P Tの」二部または下部
に絶縁膜を介して延在さlておき。
しかる後に、この延在させた部分の透明導電1摸を水素
プラズマ、水素の同相拡散、水素イオン注入などの方法
で還元し失透させ遮光膜として用いることにより達成さ
れる。
〔作用〕
本発明においては第1図に示すように、TPT形成後に
透明導電膜をTPTの上側に絶縁膜を介して延在するよ
うにパターニングした後、透明導電膜を保護するためA
Qなどの水素を通しにくい金属を全面に堆積し遮光した
い領域の金属膜をホ1〜エツチングにより除去した後に
、水素プラズマ中での熱処理によって露出した透明導電
膜を還元し失透させることにより、遮光膜と画素電極を
自己整合的に同一の膜から形成する事ができる。また、
遮光膜をTPTの下側に設ける場合は、TPT形成前に
あらかじめ透明導電膜を形成しこの上に絶縁j模を介し
て、素子の保護膜として水素を含有するa −S i 
N : Hを用いてTPTを形成し、これを熱処理して
a−3iN:Hから水素を選択拡散させて素子の下側の
透明導電膜のみを還元し失透させて遮光膜とする。この
場合も遮光膜の形成は素子領域に対して自己整合的に行
なうことができ、プロセスの複雑化や開口率の低下を防
止できる。
〔実施例〕
以下、本発明の一実施例を第2図により説明する。
絶縁基板1上に多結晶シリコン膜を減圧CVD法により
膜厚1000人堆積しパターニングして素子領域2を得
る。次にSiO2膜を常圧CVD法により膜厚1000
人に形成する。続いて、多結晶シリコンを減圧CVD法
により、膜J”X1500人堆積しパターニングしてゲ
ート絶縁膜3.およびゲート電極4とする。次に、p+
イオンを加速電圧30 KV、ドーズfJ I X 1
0 ”cln−”で注入しソースドレイン領域21を形
成し、層間絶縁膜5を常圧CVD法により6000人堆
積し不純物活性化のための熱処理を行なった後、コンタ
クトスルーホールを開口する。次にインジウム−スズ酸
化膜(ITO)を反応性スパッタ法により堆積し、素子
上にもITO膜が延在するようにパターニングして画素
電極6とする。続いて、AQ7をスパッタ法により堆積
し、パターニングして遮光膜を設けたい領域のAQのみ
を除去する。次に水素プラズマ中で熱処理して、多結晶
シリコン中の欠陥の補償と露出したI T○の還元を同
時に行なう。
これにより素子上に遮光膜9を形成できる。
最後にITOの保護に用いたAQ膜をパターニングして
ソース、ドレインのコンタクト電極8として第1図のア
クティダマ1〜リツクス基板を得る。
次に本発明の別の実施例を第3図により説明する。まず
、絶縁基板1上にI T○膜をスパッタ法により形成し
パターニングして電荷保持付加容量の電極10とし続い
て5iOz膜11を常圧CVD法により形成する。続い
て第1の実施例と同様に多結晶シリコン2.ゲート絶縁
膜3.ゲーi−電極4、ソース、ドレイン領域21を形
成し不純物活性化のための熱処理を行なった後、素子保
護膜としてプラズマCVD法によりa −S i N 
: I−151を形成する。次に350℃以上の温度で
熱処理しa −S i N 二H51中の水素を放出さ
せて多結晶シリコン中の欠陥の補償と素子下部のITO
のみを選択的に還元して失透させ遮光膜91とする。
次に、コンタクトスルーホールを開口しITO膜をスパ
ッタ法により堆積しパターニングして画素電極6とし、
最後にAQをスパッタ法により堆積しパターニングして
ソース、ドレイン電極8を形成してTPTの素子領域に
対して自己整合的に作製された遮光構造を有するアクテ
ィダマ1〜リツクス基板を得る。
」ユ記第2の実施例ではa −S i N : Hから
の脱離水素によりITO膜を還元したが、水素の供給源
としてはこれに限らず、能動層のシリコン膜中に含まれ
る水素も利用可能である。即ち、シリコン膜をプラズマ
CVD法により作製するIJcにより膜中に数at%以
」二の水素を含有させ、これを水素供給源としてもよい
また、水素を放出させる手段としては、熱処理のみに限
定されるものではなく、他の加熱手段。
例えばレーザ等の高エネルギービームを照)1すること
によって加熱してもよい。
更に、J:、記の2つの実施例では透明導電膜としてイ
ンジウム−スズ酸化膜(ITO)を用いたが、これに限
らず、水素還元反応により失透する透明導電膜であれば
よ<、ITO以外では例えば酸化スズ(Snow)など
が考えられる。
〔発明の効果〕
以上のように本発明によれば、製造プロセスの複雑化や
開口率の低下をまねくこと無く素子領域の遮光を確実に
行なうことができる効果がある。
【図面の簡単な説明】
第1図(a)は本発明の一実施例の平面図、第1図(b
)はx−x’線断面図である。 第2図(a)及至第2図(f)は第1図に示した実施例
の製造工程の概略を示したものである。 第3図(a)及至第3図(e)は本発明の第2の実施例
の製造工程の概略を示したものである。 2・・・半導体膜、3・・・ゲート絶縁膜、4・・・ゲ
ート電極、5・・・層間絶縁膜、6・・・画素電極、8
・・・ソース。 ドレイン電極、9・・・遮光膜。 早 j 幻 不 //

Claims (1)

  1. 【特許請求の範囲】 1、ゲート電極、ゲート絶縁膜、半導体膜、ソース、ド
    レイン及び透明電極からなる絶縁ゲート型薄膜電界効果
    トランジスタを、絶縁基板上にマトリックス状に配置し
    たアクティブマトリックス型液晶表示装置の基板におい
    て、所定の導電膜が薄膜電界効果トランジスタに絶縁膜
    を介して隣接し、かつ隣接する部分の導電膜のみが可視
    光に対して不透明でかつそれ以外の部分が可視光に対し
    て透明であることを特徴とするアクティブマトリックス
    装置。 2、上記導電膜は、不透明な部分においてインジウム、
    スズ、インジウム−スズ合金からなり、透明な部分にお
    いてこれらの金属の酸化物からなることを特徴とする特
    許請求の範囲第1項記載のアクティブマトリックス装置
    。 3、所定基板上に形成された透明導電材により該電極を
    構成し、これに選択的に水素を導入することにより透明
    導電材を還元し選択的に不透明にすることを特徴とする
    アクティブマトリックス装置の製造方法。 4、所定基板上に形成された不透明導電材により電極を
    構成し、これに選択的に酸素を導入することにより導電
    材を選択的に酸化し透明にすることを特徴とするアクテ
    ィブマトリックス装置の製造方法。
JP63188462A 1988-07-29 1988-07-29 アクテイブマトリツクス装置およびその製造方法 Pending JPH0239129A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63188462A JPH0239129A (ja) 1988-07-29 1988-07-29 アクテイブマトリツクス装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63188462A JPH0239129A (ja) 1988-07-29 1988-07-29 アクテイブマトリツクス装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0239129A true JPH0239129A (ja) 1990-02-08

Family

ID=16224132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63188462A Pending JPH0239129A (ja) 1988-07-29 1988-07-29 アクテイブマトリツクス装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0239129A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330591A (ja) * 1995-05-30 1996-12-13 Nec Corp 薄膜トランジスタ
US5811866A (en) * 1995-09-12 1998-09-22 Nec Corporation Active-matrix board having top and bottom light shielding films

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330591A (ja) * 1995-05-30 1996-12-13 Nec Corp 薄膜トランジスタ
US5811866A (en) * 1995-09-12 1998-09-22 Nec Corporation Active-matrix board having top and bottom light shielding films

Similar Documents

Publication Publication Date Title
JP3274081B2 (ja) 薄膜トランジスタの製造方法および液晶表示装置の製造方法
JP2003203919A (ja) 薄膜トランジスタ装置及びその製造方法
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
JPH0311744A (ja) 薄膜トランジスタの製造方法
JPH0454375B2 (ja)
KR100595456B1 (ko) 액정표시소자의 제조방법
KR101013715B1 (ko) 액정표시소자 및 그 제조방법
US7015122B2 (en) Method of forming polysilicon thin film transistor
JPH0239129A (ja) アクテイブマトリツクス装置およびその製造方法
JPH0792491A (ja) アクティブマトリクス表示装置用薄膜トランジスタ基板
US5466618A (en) Method for fabricating a thin film transistor for a liquid crystal display
JP3438178B2 (ja) 薄膜トランジスタアレイとこれを用いた液晶表示装置
JP2639980B2 (ja) 液晶表示装置
KR20100130523A (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
JPH04369229A (ja) 薄膜トランジスタ及びその製造方法
JP2630195B2 (ja) 薄膜電界効果トランジスタとその製造方法
JP2905641B2 (ja) 薄膜トランジスタの製造方法
JP3331642B2 (ja) 薄膜トランジスタの製造方法
JPH0267757A (ja) 薄膜トランジスタの製造方法
KR20060019130A (ko) 액정표시소자 및 그 제조방법
JPS63155766A (ja) 薄膜トランジスタ
JPH08204200A (ja) 薄膜トランジスタ
JPH0568709B2 (ja)
JP2000058843A (ja) 多結晶シリコン薄膜トランジスタの製造方法
JPH04233512A (ja) アクティブマトリクス基板の製造方法