JP2905641B2 - 薄膜トランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜トランジスタ及びそ
の製造方法に関し、更に詳しくはシャッターアレー、液
晶表示装置などに使用されるアクティブマトリックス基
板に対し、スッチング素子として形成される薄膜トラン
ジスタ及びその製造方法に関する。

【０００２】

【従来の技術】薄型・低消費電力という特徴を有してい
る液晶表示装置は、ＣＲＴに代わる表示装置として注目
をあつめている。中でも、スイッチング素子として薄膜
トランジスタ（以下ＴＦＴと記す）を用いたアクティブ
マトリックス駆動方式の液晶表示装置は、液晶の応答速
度が速く、表示品位が高い等の利点を持っている。

【０００３】図１４、図１５は、従来のイオン注入によ
る薄膜トランジスタ（ＴＦＴ）の構造を示す。このＴＦ
Ｔ５０は、例えば透明な絶縁性の基板５１の上にその基
板５１の側から順に、ゲート電極５２、金属酸化膜５３
ａ、ゲート絶縁膜５３ｂが形成されている。そして、ゲ
ート電極５２の上方部分に相当するゲート絶縁膜５３ｂ
には、半導体層５４と、この半導体層５４の両側にコン
タクト層５６ａ、５６ｂが形成されている。

【０００４】図１５に示すように、半導体層５４、コン
タクト層５６ａ及び５６ｂは、半導体層５４よりも広
く、後の処理でコンタクト層５６ａ及び５６ｂに形成さ
れる範囲にわたって半導体からなる層が形成される。中
央部に残される半導体層５４の上にはチャネル保護膜５
５が形成される。また、半導体層５４の上以外の残部で
あってチャネル保護膜５５で覆われていない部分には、
上記コンタクト層５６ａ、５６ｂが形成される。

【０００５】次いで図１４に示すように、チャネル保護
膜５５の一部、コンタクト層５６ａ及び５６ｂ、ゲート
絶縁膜５３ｂの一部の上には、ソース電極５７及びドレ
イン電極５８がそれぞれ分離して積層される。このよう
な製造工程を経て図１３に示すように、ドレイン電極５
８が絵素電極５９に電気的に接続される。

【０００６】

【発明が解決しようとする課題】最近、液晶やエレクト
ロルミネセンス（ＥＬ）を用いた表示装置として、ＨＤ
ＴＶやグラフィックディスプレイ等を指向した大容量で
高密度のアクティブマトリクス型表示装置が製造されて
いる。このアクティブマトリクス型表示装置は、大面
積、大容量、高密度の実用化や生産時の不良率を下げた
りする為に、製造方法の簡略化が必要とされる。つま
り、この製造方法に用いられるデポ工程又はスパッタ工
程、エッチング工程、フォトマスクと露光工程は出来る
限り減らされた方が良い。

【０００７】図１４、図１５に示したＴＦＴ５０の形成
にはイオン注入を用い、従来のＰ−ＣＶＤ装置によりａ
−Ｓｉからなるコンタクト層５６ａ、５６ｂのデポ工程
が簡略化される。しかし、ＴＦＴ５０の形成には、５回
のデポ工程又はスパッタ工程と、５回のエッチング工程
が必要であり、また、各パターンの形成の際にフォトマ
スクとパターニング工程が必要である。ＴＦＴ５０の完
成までには、フォトマスクは５枚、パターニング工程は
５回が必要である。

【０００８】大面積の基板５１ではエッチングの均一性
が問題となり、ソース電極５７とドレイン電極５８や絵
素電極５９のエッチング不良等による導電性薄膜の残渣
はリーク電流の原因となる。

【０００９】他方、イオン注入法を用いた従来の薄膜ト
ランジスタ５０の場合には、次のような問題点がある。
即ち、図１５に示すように、チャネル保護膜５５をマス
クにして半導体層５４にイオン注入を行うが、ＳｉＮ_x
膜等からなるチャネル保護膜５５の厚さはせいぜい厚く
ても３００ｎｍ程度である。この場合、イオン注入の加
速電圧を大きくすると半導体層５４にイオン注入がチャ
ネル保護膜５５を突き抜けて打ち込まれてしまい、リー
ク電流の原因となる。

【００１０】質量分離を行わないでイオンを注入する方
式の場合、低い加速電圧でも水素イオン等の軽いイオン
は、チャネル保護膜５５を簡単に突き抜けてしまう。こ
のため、半導体層５４に悪影響を与えてしまうのでチャ
ネル保護膜５５は厚い程よい。

【００１１】イオン注入法を用いた薄膜トランジスタ５
０の特性や信頼性を向上させる方法として、ＬＤＤ（Ｌ
ｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造が知られ
ている。しかし、このＬＤＤ構造は工程数が増加するの
で、上述の工程の簡略化に反する。

【００１２】本発明は、このような従来技術の課題を解
決するために成されたものであり、その目的はイオン注
入法を用いて工程を簡略化し、不良の発生を抑制して薄
膜トランジスタの特性や信頼性を向上し、高精細で歩留
まりの良い表示装置に適用できる薄膜トランジスタ及び
その製造方法を提供することにある。

【００１３】

【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、基板上に、ゲート電極と、ゲート絶縁
膜と、第１の領域及び第２の領域を有する半導体層と、
をこの順で形成する工程と、前記半導体層の第１の領域
を覆うように、マスクパターンを形成する工程と、前記
マスクパターンを注入マスクとして、前記半導体層の上
方からイオンを注入することによって、前記半導体層の
第２の領域にコンタクト層を形成する工程と、前記コン
タクト層に電気的に接続するソース・ドレイン電極を形
成する工程と、を包含しており、前記マスクパターンは
テーパ状のエッジ部を有し、該エッジ部は、前記半導体
層の第２の領域に含まれる、前記第１の領域に隣接する
第３の領域上に位置しており、前記イオン注入工程によ
って、前記第３の領域における不純物濃度が、前記第２
の領域から第１の領域に向かって徐々に減少することを
特徴とするものであり、そのことにより上記目的が達成
される。

【００１４】

【００１５】

【００１６】

【００１７】

【００１８】

【００１９】

【００２０】

【作用】本発明の製造方法は、次のように従来の製造工
程が簡略化される。即ち、通常はＰ−ＣＶＤ装置等でデ
ポされたＳｉＮ_x膜等からなるチャネル保護膜を形成し
ないで、半導体層の上に直接、感光性樹脂膜等のイオン
注入用マスクによりチャネル保護膜が形成される。これ
により、デポ工程、エッチング工程がそれぞれ１回ずつ
省略される。この際、イオン注入用マスクをゲート電極
による裏面露光を用いてパターンを形成すればデポ工程
を１回、エッチング工程を１回、フォトマスクを１枚省
略できる。

【００２１】上記の工程ではイオンを注入した後イオン
注入用マスクは剥離される。少なくともイオンを注入し
たのち導電性薄膜を形成し、イオン注入用マスクを剥離
してソース電極とドレイン電極とをそれぞれ分離して形
成する。この工程と、通常のソース電極とドレイン電極
や絵素電極を形成する工程とを併用すれば、ソース電極
とドレイン電極の間で起こるリーク電流は無くなる。

【００２２】薄膜トランジスタの特性不良を抑える為に
は、イオン注入の際チャネル部分へのイオンの侵入を減
らさねばならない。感光性樹脂膜等のイオン注入用マス
クによりチャネル保護膜を形成できるので、容易に膜厚
を１μｍ以上にできチャネル部分への侵入を抑え得る。
このため、薄膜トランジスタの不良は抑制される。

【００２３】イオン注入法を用いた薄膜トランジスタの
特性や信頼性を向上する方法として、ＬＤＤ構造が知ら
れている。イオン注入用マスクによりチャネル保護膜を
形成する際、その側面は傾斜して形成される。傾斜した
斜面の下の半導体層にも、わずかであるがチャネル保護
膜を突き抜けたイオンが打ち込まれる。半導体層とコン
タクト層との間の部分に、低濃度にイオンが打ち込まれ
たコンタクト層を形成でき、容易にＬＤＤ構造の薄膜ト
ランジスタを形成できる。上記の製造方法を用いれば、
薄膜トランジスタの特性や信頼性は向上される。

【００２４】

【実施例】以下、本発明薄膜トランジスタ及びその製造
方法の実施例について説明する。図１は本発明薄膜トラ
ンジスタの実施例１の一部を示す。また、図５は図１の
Ｂ−Ｂ線に於ける断面矢視図である。このＴＦＴ１０
は、基板１１の上に形成されたゲート電極１２と、ゲー
ト電極１２を被覆する金属酸化膜１３ａ及びゲート絶縁
膜１３ｂと、ゲート絶縁膜１３ｂの上に形成された半導
体層１４と、半導体層１４の両側にそれぞれ分離して形
成されたコンタクト層１６ａ及び１６ｂと、コンタクト
層１６ａ及び１６ｂの一部とゲート絶縁膜１３ｂの一部
を被覆し両側にそれぞれ分離して形成されたソース電極
１７並びにドレイン電極１８とを具備する。

【００２５】以下、本発明薄膜トランジスタの製造方法
について説明する。このＴＦＴ１０の製造方法は、まず
ガラス等の透明な絶縁性の基板１１の上にゲート電極１
２が形成される。ゲート電極１２はＴａ、Ｔｉ、Ａｌ、
Ｃｒ等の単層又は多層の金属をスパッタリングにより透
明な絶縁性の基板１１の上に厚さ２００ｎｍ〜４００ｎ
ｍ、望ましくは３００ｎｍ程度堆積し、その後にパター
ニングして作製される。この際同時に、途中で分岐した
ゲート電極１２を有するゲートバスライン１２ａが形成
される。

【００２６】ゲート電極１２が形成された基板１１の上
には、金属酸化膜１３ａ、ゲート絶縁膜１３ｂ、ａ−Ｓ
ｉからなる半導体層１４’が形成される。金属酸化膜１
３ａは、例えば陽極酸化法によって厚さ２００ｎｍ〜５
００ｎｍ、望ましくは４００ｎｍに形成される。金属酸
化膜１３ａの上のゲート絶縁膜１３ｂは、たとえばＰ−
ＣＶＤ法によってＳｉＮ_xを厚さ２００ｎｍ〜５００ｎ
ｍ、望ましくは３００ｎｍ程堆積したものである。ゲー
ト絶縁膜１３ｂの上の半導体層１４’は、外側から順に
コンタクト層１６ａ、１６ｂ及び半導体層１４が形成さ
れる。これらは、前記半導体層１４’にイオンの注入を
行うことによって形成される。

【００２７】図６は、本発明薄膜トランジスタのイオン
注入時の構造を示す。具体的には図６に示すように、Ｔ
ＦＴ１０はゲート絶縁膜１３ｂの上に上記半導体層１
４’を、例えばＰ−ＣＶＤ法によって厚さ２０ｎｍ〜１
００ｎｍ、望ましくは５０ｎｍ程堆積してパターニング
し、さらに半導体層１４’の上に感光性樹脂膜１５を同
様に厚さ約１μｍ程度塗布し、パターニングして形成さ
れる。

【００２８】次いで、感光性樹脂膜１５の上から例えば
Ｖ族元素又はその化合物や、III族元素又はその化合物
の不純物を、半導体層１４’に加速電圧１ｋｅＶ〜１０
０ｋｅＶ、望ましくは１０ｋｅＶ〜３０ｋｅＶでイオン
を注入する。このとき、感光性樹脂膜１５で覆われてい
ない半導体層１４’の部分は、不純物が打ち込まれたコ
ンタクト層１６ａ、１６ｂとなる。

【００２９】続いて、このＴＦＴ１０はイオンの注入が
行われた後、感光性樹脂膜１５を剥離液等を用いて剥離
する。基板１１の上にはソース電極１７とドレイン電極
１８とが分離して形成される。これらソース電極１７と
ドレイン電極１８とは、Ｔｉ、Ａｌ、Ｍｏ、Ｃｒ等を用
いて、それぞれ厚さ２００ｎｍ〜４００ｎｍ、望ましく
は３００ｎｍに形成される。

【００３０】続いて、基板１１の上にはドレイン電極１
８に電気的に接続された絵素電極１９が形成される。絵
素電極１９はインジウム錫酸化膜ＩＴＯを用いて、厚さ
５０ｎｍ〜１００ｎｍ、望ましくは８０ｎｍに形成され
る。

【００３１】本発明の薄膜トランジスタはこのように構
成されているので、図５に示すようにチャネル保護膜１
５が存在しない状態となる。このため、デポ工程、エッ
チング工程が１回省略される。

【００３２】図２、図３、図４は本発明薄膜トランジス
タの実施例１の変形例である実施例２、３、４の一部を
示す。図７は図２に示す実施例２のＣ−Ｃ線に於ける断
面図であり、図１１は図４に示す実施例４のＤ−Ｄ線に
於ける断面図である。実施例２が実施例１と異なる点
は、ゲート電極１２、ゲート絶縁膜１３ｂが、コンタク
ト層１６ａ、１６ｂよりも幅狭に形成されていることで
ある。また、実施例４が実施例１と異なる点は、半導体
層１４とコンタクト層１６ａ及びコンタクト層１６ｂと
の間に、低濃度にイオンが打ち込まれたコンタクト層１
６’ａ、１６ｂ’が各々形成されていることである。

【００３３】感光性樹脂膜１５’等のイオン注入用マス
クによるチャネル保護膜１５のパターン形成は、ゲート
電極１２による裏面露光でも可能である。その結果、デ
ポ工程を１回、エッチング工程を１回、フォトマスクを
１枚省略でき、工程の簡略化が可能となる。

【００３４】図１０は、本発明薄膜トランジスタの裏面
露光時の製造工程に於ける構造を示す。従来の製造工程
ではイオンを注入した後感光性樹脂膜１５を剥離する
が、本発明の製造工程ではイオンを注入した後感光性樹
脂膜１５を剥離しないで金属薄膜１７’を形成する。そ
して、通常のソース電極１７とドレイン電極１８を形成
する工程を行う。

【００３５】次に、感光性樹脂膜１５を剥離しないで導
電性薄膜１９’を全面に形成した後絵素電極１９を形成
し、イオン注入用マスク１５を剥離することによりソー
ス電極１７とドレイン電極１８とをそれぞれ分離して形
成する。つまり、ソース電極１７とドレイン電極１８や
絵素電極１９のエッチング不良などによる導電性薄膜の
残渣を剥離する。この結果、ソース電極１７とドレイン
電極１８の間で起こるリーク電流を無くすることができ
る。

【００３６】感光性樹脂膜１５等のイオン注入用マスク
によるチャネル保護膜１５は、容易に厚さを１μｍ以上
にできる。ここで、イオン注入のときのチャネル部分へ
のイオンの侵入を十分に抑えることができるので、ＴＦ
Ｔ１０の特性は向上する。感光性樹脂膜１５等のイオン
注入用マスクによりチャネル保護膜１５を形成する際
に、チャネル保護膜１５の側面は傾斜して形成される。
この側面の傾斜角度は５°〜６０°、望ましくは３０°
位とする。傾斜した側面は、感光性樹脂膜１５の粘度、
焼成温度、露光強度等の条件を調整することにより形成
される。

【００３７】次いで、その上から同様に例えばＶ族元素
又はその化合物や、III族元素又はその化合物の不純物
を半導体層１４’に加速電圧１ｋｅＶ〜１００ｋｅＶ、
望ましくは１０ｋｅＶ〜３０ｋｅＶでイオンを注入す
る。このとき、感光性樹脂膜１５で覆われていない半導
体層１４’の部分は、不純物が打ち込まれたコンタクト
層１６ａ、１６ｂとなる。

【００３８】図１１は図４に示す実施例４のイオン注入
時の構造の断面図であり、図１２は薄膜トランジスタに
イオンを注入する製造工程時の構造を示す。図１２に示
すように、感光性樹脂膜１５の傾斜した側面の下の半導
体層２４にも、わずかであるがチャネル保護膜２５を突
き抜けたイオンが打ち込まれ、低濃度にイオンが打ち込
まれたコンタクト層１６ａ’、１６ｂ’が形成される。
その結果、容易にＬＤＤ構造のＴＦＴ１０が形成され
る。

【００３９】なお、上記実施例４の製造方法では、イオ
ン注入法を用いてコンタクト層１６ａ’、１６ｂ’を形
成しているが、本発明の薄膜トランジスタの製造方法は
上記の製造方法に限定されるものではない。上記イオン
注入法以外の他の方法を用いて同一部分にコンタクト層
１６ａ’、１６ｂ’を形成してもよい。

【００４０】

【発明の効果】本発明の薄膜トランジスタの製造方法で
は、感光性樹脂膜等のイオン注入用マスクによるチャネ
ル保護膜のパターン形成はゲート電極による裏面露光で
も可能である。その結果、デポ工程を１回、エッチング
工程を１回、フォトマスクを１枚省略でき、製造工程の
簡略化が可能となる。

【００４１】上記製造方法による構造によれば、パター
ニングした時のアライメントずれによるマージンを設計
上考えないでよいので、パターンの高精細化も可能であ
る。導電性膜を形成した後に、感光性樹脂膜等のイオン
注入用マスクによるチャネル保護膜を剥離して、ソース
電極とドレイン電極の間のリーク電流を無くすることが
できる。イオン注入用マスクによるチャネル保護膜はそ
の側面が傾斜して形成され、容易にＬＤＤ構造の薄膜ト
ランジスタを形成でき、特性や信頼性が向上する。

【００４２】この製造方法を用いれば、製造工程やフォ
トマスクの数を増やすことなく、上記構造の薄膜トラン
ジスタを製造することが可能となる。この結果、高精細
で歩留まりが要求されたアクティブマトリクス型の表示
装置に適用できる。

【図面の簡単な説明】

【図１】本発明薄膜トランジスタの実施例１の構造を示
す平面図。

【図２】本発明薄膜トランジスタの実施例２の構造を示
す平面図。

【図３】本発明薄膜トランジスタの実施例３の構造を示
す平面図。

【図４】本発明薄膜トランジスタの実施例４の構造を示
す平面図。

【図５】図１のＢ−Ｂ線に於ける断面矢視図。

【図６】本発明のイオン注入時の薄膜トランジスタの構
造を示す断面図。

【図７】図２のＣ−Ｃ線に於ける断面矢視図。

【図８】本発明薄膜トランジスタの裏面露光時の構造を
示す断面図。

【図９】本発明薄膜トランジスタのイオン注入時の構造
を示す断面図。

【図１０】本発明薄膜トランジスタの裏面露光時の構造
を示す断面図。

【図１１】図４のＣ−Ｃ線に於ける断面矢視図。

【図１２】本発明薄膜トランジスタのイオン注入時の構
造を示す断面図。

【図１３】従来の薄膜トランジスタのイオン注入による
構造を示す平面図。

【図１４】従来の薄膜トランジスタのイオン注入による
構造を示す断面図。

【図１５】従来の薄膜トランジスタのイオン注入時の構
造を示す断面図。

【符号の説明】

１０、 ＴＦＴ １１、 基板 １２、 ゲート電極 １２ａ、 ゲートバスライン １３ａ、 金属酸化膜 １３ｂ、 ゲート絶縁膜 １４、 半導体層 １４’、 イオンを注入する前の半導体層 １５、 イオン注入用マスクからなるチャ
ネル保護膜 １５’ 感光した感光性樹脂膜 １６ａ、１６ｂ、 コンタクト層 １６ａ’、１６ｂ’ 低濃度にイオンが打ち込まれたコ
ンタクト層 １７、 ソース電極 １７ａ、 ソースバスライン １８、 ドレイン電極 １７’、 金属薄膜 １９、 絵素電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森本 弘 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭58−21864（ＪＰ，Ａ) 特開 平３−231473（ＪＰ，Ａ) 特開 平５−129330（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/136 500

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 基板上に、ゲート電極と、ゲート絶縁膜
   と、第１の領域及び第２の領域を有する半導体層と、を
   この順で形成する工程と、 前記半導体層の第１の領域を覆うように、マスクパター
   ンを形成する工程と、 前記マスクパターンを注入マスクとして、前記半導体層
   の上方からイオンを注入することによって、前記半導体
   層の第２の領域にコンタクト層を形成する工程と、 前記コンタクト層に電気的に接続するソース・ドレイン
   電極を形成する工程と、を包含しており、 前記マスクパターンはテーパ状のエッジ部を有し、該エ
   ッジ部は、前記半導体層の第２の領域に含まれる、前記
   第１の領域に隣接する第３の領域上に位置しており、 前記イオン注入工程によって、前記第３の領域における
   不純物濃度が、前記第２の領域から第１の領域に向かっ
   て徐々に減少することを特徴とする薄膜トランジスタの
   製造方法。