JP2634505B2 - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法

Info

Publication number
JP2634505B2
JP2634505B2 JP3144914A JP14491491A JP2634505B2 JP 2634505 B2 JP2634505 B2 JP 2634505B2 JP 3144914 A JP3144914 A JP 3144914A JP 14491491 A JP14491491 A JP 14491491A JP 2634505 B2 JP2634505 B2 JP 2634505B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
thin film
channel
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3144914A
Other languages
English (en)
Other versions
JPH04369229A (ja
Inventor
康弘 三谷
克昌 井窪
広久 田仲
弘 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP3144914A priority Critical patent/JP2634505B2/ja
Priority to DE69125260T priority patent/DE69125260T2/de
Priority to EP91312014A priority patent/EP0493113B1/en
Priority to US07/813,385 priority patent/US5286659A/en
Priority to KR1019910025097A priority patent/KR950003939B1/ko
Priority to TW081104711A priority patent/TW222715B/zh
Priority to EP19920305529 priority patent/EP0519692A3/en
Priority to KR1019920010701A priority patent/KR100288368B1/ko
Publication of JPH04369229A publication Critical patent/JPH04369229A/ja
Priority to US08/154,116 priority patent/US5474941A/en
Application granted granted Critical
Publication of JP2634505B2 publication Critical patent/JP2634505B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばシャッターアレ
ー、液晶表示装置などに使用されるアクティブマトリク
ス基板に対しスイッチング素子として形成される薄膜ト
ランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】上述した薄膜トランジスタは、従来、図
４（平面図）及び図５（図４のＡ−Ａ線による断面図）
に示すように形成されたものが知られている。この薄膜
トランジスタは、例えば透明な絶縁性基板１１の上にゲ
ート電極１２、ゲート絶縁膜１３がこの順に形成され、
上記ゲート絶縁膜１３のゲート電極１２の上方部分に
は、アモルファスシリコン（ａ−Ｓｉ）から成る半導体
層１４、コンタクト層（ｎ+・ａ−Ｓｉ）１６ａ、１６
ｂが形成されている。これら半導体層１４、コンタクト
層１６ａ、１６ｂの形成は、図６に示すように上記半導
体層１４よりも広く、後の処理でコンタクト層１６ａ、
１６ｂに形成される範囲にわたって半導体からなる層を
形成し、その中央部の半導体層１４として残す部分の上
をチャネル保護膜１５にて覆い、その上からイオン注入
を行ってチャネル保護膜１５にて覆われていない部分
に、上記コンタクト層１６ａ、１６ｂを形成することに
て行われる。
【０００３】次いで、図５に示すように、その上にソー
ス電極１７及びドレイン電極１８が、チャネル保護膜１
５の上で分断された状態に形成され、ドレイン電極１８
が絵素電極１９に電気的に接続されている（図４参
照）。
【０００４】
【発明が解決しようとする課題】ところで、図４、図５
で上述した従来の薄膜トランジスタの場合には、次のよ
うな問題点があった。即ち、図５に示すように、半導体
層１４とソース電極１７とが、間にチャネル保護膜１５
の一端部を介装しただけであって接近している。また、
半導体層１４とドレイン電極１８も、間にチャネル保護
膜１５の他端部を介装しただけであって接近しているた
め、ソース電極１７とドレイン電極１８との間にリーク
が発生し、正常に動作し難いという問題点があった。リ
ークが発生する箇所は図中に矢印で示す位置であり、こ
の部分はコンタクト層（ａ−Ｓｉ）がほとんどなく、リ
ーク電流を阻止することができない。
【０００５】特に、最近においては液晶やエレクトロル
ミネッセンス（ＥＬ）を用いた表示装置として、ＨＤ
（High Definition）ＴＶやグラフィックディスプレイ
等を指向した大容量で高密度のアクティブマトリクス型
表示装置の開発及び実用化が推進されているが、このよ
うな現況下で従来の薄膜トランジスタを使用した場合に
は、１０-9〜１０-11Ａ程度のリーク電流が発生して、
使用不能となることがあった。
【０００６】上記問題点に関し、リーク電流を取り除く
ために、半導体層とソース・ドレイン電極の間に、低濃
度の不純物分布をもつコンタクト層がある構造の薄膜ト
ランジスタが提案されているが、プロセスやフォトマス
クの数が増えるために歩留りや信頼性が悪くなる。これ
はイオン注入を用いて、薄膜トランジスタのソース・ド
レイン領域での電極と半導体層のコンタクトにより発生
する非線形電流及びホールをキャリアとするＯＦＦ電流
を取り除き、トランジスタの短チャネル化を行うもので
ある（特開平３−４５６６号）。
【０００７】本発明は、このような課題を解決するため
になされたものであり、リークの発生を抑制することが
でき、しかも大電流を用いるアクティブマトリクス型表
示装置にも使用できる薄膜トランジスタ及びその製造方
法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の薄膜トランジス
タは、基板上に形成されたゲート電極を覆ってゲート絶
縁膜が設けられ、該ゲート絶縁膜の上にチャネル領域を
形成する半導体層が堆積され、該半導体層上の中央付近
にはチャネル保護層が形成され、該チャネル保護層の左
右位置より前記半導体層表面に沿って左右方向へソース
電極とドレイン電極とがそれぞれ延在されてなる薄膜ト
ランジスタにおいて、前記チャネル保護層は左右側の側
面が傾斜面で構成され、前記ソース電極とドレイン電極
それぞれに接する前記半導体層領域及び前記チャネル保
護層の前記傾斜面の裾領域直下の前記半導体層領域には
リーク電流を抑制し、かつオーミックコンタクトを得る
不純物がドーピングされており、そのことによって上記
目的が達成される。
【０００９】また、本発明の薄膜トランジスタの製造方
法は、基板上にゲート電極、該ゲート電極を覆ってゲー
ト絶縁膜、該ゲート絶縁膜上にチャネル領域を形成する
半導体層、該半導体層上の中央付近に左右側の側面が傾
斜面から成る山形のチャネル保護層を順次堆積した後、
オーミックコンタクトを得る不純物をイオン注入して前
記半導体層の露呈面直下及び前記チャネル保護層の前記
傾斜面の裾領域直下の前記半導体層内にイオンドーピン
グ領域を形成し、前記チャネル保護層の左右位置より前
記半導体層の露呈面に沿って左右方向へ延在されるソー
ス電極とドレイン電極を形成するようにしており、その
ことによって上記目的が達成される。
【００１０】
【作用】本発明にあっては、チャネル保護膜がその側面
を傾斜させて形成されていると共に、該チャネル保護膜
の傾斜面の下部からチャネル保護膜を外れた半導体層の
露呈面にわたってコンタクト層が形成され、チャネル保
護膜の下であって該コンタクト層を避けた部分に半導体
層が形成されている。即ち、チャネル保護膜の下にもコ
ンタクト層が存在する。このため、半導体層とソース電
極との間及び半導体層とドレイン電極との間に充分な厚
さのコンタクト層が存在し、このコンタクト層を介して
半導体層とソース電極の離隔距離、及び半導体層とドレ
イン電極の離隔距離がそれぞれ長くなり、ソース電極と
ドレイン電極との間で生じるリーク電流を抑制すること
ができる。
【００１１】
【実施例】本発明の実施例について以下に説明する。
【００１２】図１は本発明の薄膜トランジスタの一部を
示す平面図、図２は図１のＢ−Ｂ線による断面図であ
る。この薄膜トランジスタは、ガラス等の透明絶縁性基
板１の上にゲート電極２が形成されている。このゲート
電極２は、Ｔａ、Ｔｉ、Ａｌ、Ｃｒ等の単層又は多層の
金属をスパッタリング法により透明絶縁性基板１上に２
００オングストローム〜４０００オングストローム堆積
し、その後にパターニングして作製される。このとき、
同時に途中で分岐した前記ゲート電極２を有するゲート
バスライン２ａが形成される（図１参照）。
【００１３】上記ゲート電極２が形成された基板１の上
には、ゲート絶縁膜３、アモルファスシリコンからなる
半導体層４´が形成されている。上記ゲート絶縁膜３
は、例えばプラズマＣＶＤ法によってＳｉＮxを２００
０オングストローム〜５０００オングストロームの厚み
で堆積したものである。その上の半導体層４´は、外側
からコンタクト層６ａ、６ｂ、低濃度の不純物が打ち込
まれたコンタクト層６ａ´、６ｂ´及び半導体層４が形
成されている。これら５層は、前記半導体層４´にイオ
ン注入を行い、そのイオン注入程度に応じて形成されて
いる。
【００１４】具体的には、図３に示すように、ゲート絶
縁膜３の上に上記半導体層４´を、例えばプラズマＣＶ
Ｄ法によって２００オングストローム〜５００オングス
トロームの厚みで堆積してパターニングし、更にその半
導体層４´の上にＳｉＮx等からなるチャネル保護膜５
を同様にして１０００オングストローム〜３０００オン
グストロームの厚みで形成する。この形成の際、ドライ
エッチング、ウエットエッチングの手法を用いてチャネ
ル保護膜５の側面を傾斜させて形成する。側面の傾斜角
については、図３に示す断面がほぼ山形（この例では台
形状）をしたチャネル保護膜５において上辺を下辺より
も短くするが、その傾斜角度θは９０°未満、望ましく
は４０°〜７０°とする。要は、傾斜させることにより
下部での厚みを薄くして不純物をチャネル保護膜５の下
の層に注入させることができるような角度とする。
【００１５】次いで、その上から、例えばＰ+、ＰＨ+、
ＰＨ２+、Ｂ+、Ａｓ-等の５族元素またはその化合物や
３族元素またはその化合物の不純物を半導体層４´に、
加速電圧１ｋｅＶ〜１０ｋｅＶでイオン注入する。本実
施例ではＰ+イオンを注入した。このとき、チャネル保
護膜５にて覆われていない半導体層４´部分は、高濃度
で不純物が打ち込まれたコンタクト層６ａ、６ｂとな
る。一方、チャネル保護膜５の側面にて覆われた部分で
は、傾斜させた側面の下部が薄肉であるので不純物が打
ち込まれて、低濃度に不純物が打ち込まれたコンタクト
層６ａ´、６ｂ´となり、チャネル保護膜５の下の中央
部ではそのままの状態を保持して半導体層４が形成され
る。
【００１６】かかる基板１の上には、チャネル保護膜５
の上に端部を載せてソース電極７とドレイン電極８とが
形成されている。これらソース電極７とドレイン電極８
とは、それぞれ２０００オングストロームから４０００
オングストロームの厚みを有し、Ｔｉ、Ａｌ、Ｍｏ、Ｃ
ｒ等が用いられている。
【００１７】更に、基板１上には、前記ドレイン電極８
と電気的に接続させて絵素電極９が形成されている。こ
の絵素電極９は、インジウム錫酸化膜（ＩＴＯ）からな
り、５００オングストローム〜１０００オングストロー
ムの厚みとなっている。
【００１８】このように本実施例の薄膜トランジスタは
構成されているので、図２に示すようにチャネル保護膜
５の下に低濃度に不純物が打ち込まれたコンタクト層６
ａ´、６ｂ´が存在する状態となる。このため、半導体
層４とソース電極７との間及び半導体層４とドレイン電
極８との間が、低濃度に不純物が打ち込まれたコンタク
ト層６ａ´、６ｂ´の存在により離隔され、ソース電極
７とドレイン電極８との間でのリークの発生を抑制する
ことができる。
【００１９】なお、上記実施例ではイオン注入法を用い
てチャネル保護膜５の側面の下にもコンタクト層を形成
しているが、本発明はこれに限らず、他の方法を用いて
同一部分にコンタクト層を形成してもよい。
【００２０】
【発明の効果】本発明の薄膜トランジスタは、チャネル
保護膜の側面の下に低濃度に不純物が打ち込まれたコン
タクト層が存在するので、ソース電極とドレイン電極と
の間に発生するリーク電流を１〜２桁程度減少させるこ
とができ、リークの発生を抑制することが可能となる。
また、本発明の製造方法を用いることによりプロセスや
フォトマスクの数を増やすことなく、上記の構造の薄膜
トランジスタを形成することが可能となり、この結果と
して大電流が要求されるアクティブマトリクス型表示装
置に適用させることができるという優れた効果を有す
る。
【図面の簡単な説明】
【図１】本発明の薄膜トランジスタの一部を示す平面
図。
【図２】図１のＢ−Ｂ線による断面図。
【図３】本発明におけるイオン注入状態を示す断面図。
【図４】従来の薄膜トランジスタの一部を示す平面図。
【図５】図４のＡ−Ａ線による断面図。
【図６】従来におけるイオン注入状態を示す断面図。
【符号の説明】
１ 透明絶縁性基板 ２ ゲート電極 ３ ゲート絶縁膜 ４ 半導体層 ５ チャネル保護膜 ６ａ コンタクト層 ６ｂ コンタクト層 ６ａ´ 低濃度に不純物が打ち込まれたコンタクト層 ６ｂ´ 低濃度に不純物が打ち込まれたコンタクト層 ７ ソース電極 ８ ドレイン電極 ９ 絵素電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森本 弘 大阪市阿倍野区長池町22番22号 シャー プ株式会社内 (56)参考文献 特開 昭63−158875（ＪＰ，Ａ) 特開 平３−296274（ＪＰ，Ａ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に形成されたゲート電極を覆って
    ゲート絶縁膜が設けられ、該ゲート絶縁膜の上にチャネ
    ル領域を形成する半導体層が堆積され、該半導体層上の
    中央付近にはチャネル保護層が形成され、該チャネル保
    護層の左右位置より前記半導体層表面に沿って左右方向
    へソース電極とドレイン電極とがそれぞれ延在されてな
    る薄膜トランジスタにおいて、前記チャネル保護層は左
    右側の側面が傾斜面で構成され、前記ソース電極とドレ
    イン電極それぞれに接する前記半導体層領域及び前記チ
    ャネル保護層の前記傾斜面の裾領域直下の前記半導体層
    領域にはリーク電流を抑制し、かつオーミックコンタク
    トを得る不純物がドーピングされていることを特徴とす
    る薄膜トランジスタ。
  2. 【請求項２】 基板上にゲート電極、該ゲート電極を覆
    ってゲート絶縁膜、該ゲート絶縁膜上にチャネル領域を
    形成する半導体層、該半導体層上の中央付近に左右側の
    側面が傾斜面から成る山形のチャネル保護層を順次堆積
    した後、オーミックコンタクトを得る不純物をイオン注
    入して前記半導体層の露呈面直下及び前記チャネル保護
    層の前記傾斜面の裾領域直下の前記半導体層内にイオン
    ドーピング領域を形成し、前記チャネル保護層の左右位
    置より前記半導体層の露呈面に沿って左右方向へ延在さ
    れるソース電極とドレイン電極を形成することを特徴と
    する薄膜トランジスタの製造方法。
JP3144914A 1990-12-28 1991-06-17 薄膜トランジスタ及びその製造方法 Expired - Fee Related JP2634505B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP3144914A JP2634505B2 (ja) 1991-06-17 1991-06-17 薄膜トランジスタ及びその製造方法
DE69125260T DE69125260T2 (de) 1990-12-28 1991-12-24 Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen
EP91312014A EP0493113B1 (en) 1990-12-28 1991-12-24 A method for producing a thin film transistor and an active matrix substrate for liquid crystal display devices
US07/813,385 US5286659A (en) 1990-12-28 1991-12-26 Method for producing an active matrix substrate
KR1019910025097A KR950003939B1 (ko) 1990-12-28 1991-12-28 액티브매트리스 기판의 제조 방법
TW081104711A TW222715B (ja) 1991-06-17 1992-06-16
EP19920305529 EP0519692A3 (en) 1991-06-17 1992-06-17 Thin film transistor and method for manufacturing the same
KR1019920010701A KR100288368B1 (ko) 1991-06-17 1992-06-17 박막트랜지스터와이것을제조하기위한방법
US08/154,116 US5474941A (en) 1990-12-28 1993-11-18 Method for producing an active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3144914A JP2634505B2 (ja) 1991-06-17 1991-06-17 薄膜トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH04369229A JPH04369229A (ja) 1992-12-22
JP2634505B2 true JP2634505B2 (ja) 1997-07-30

Family

ID=15373196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3144914A Expired - Fee Related JP2634505B2 (ja) 1990-12-28 1991-06-17 薄膜トランジスタ及びその製造方法

Country Status (4)

Country Link
EP (1) EP0519692A3 (ja)
JP (1) JP2634505B2 (ja)
KR (1) KR100288368B1 (ja)
TW (1) TW222715B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135475A (ja) 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6076626B2 (ja) * 2012-06-14 2017-02-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP2014038911A (ja) * 2012-08-13 2014-02-27 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置および電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394182A (en) * 1981-10-14 1983-07-19 Rockwell International Corporation Microelectronic shadow masking process for reducing punchthrough

Also Published As

Publication number Publication date
TW222715B (ja) 1994-04-21
KR100288368B1 (ko) 2001-10-24
EP0519692A2 (en) 1992-12-23
JPH04369229A (ja) 1992-12-22
KR930001502A (ko) 1993-01-16
EP0519692A3 (en) 1993-07-21

Similar Documents

Publication Publication Date Title
US6475837B2 (en) Electro-optical device
US6746905B1 (en) Thin film transistor and manufacturing process therefor
US5712494A (en) Thin film field effect transistor having an extension portion acting as a light shield and back gate
KR101272488B1 (ko) 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법
KR100343307B1 (ko) 박막 트랜지스터의 제조방법
JP2634505B2 (ja) 薄膜トランジスタ及びその製造方法
JP2719252B2 (ja) 薄膜トランジスタ
JPH0618921A (ja) マトリックス型表示装置
JP3210196B2 (ja) 薄膜トランジスタとその製造方法
JP2694912B2 (ja) アクティブマトリクス基板の製造方法
JP2709214B2 (ja) 薄膜トランジスタの製造方法
JP2905641B2 (ja) 薄膜トランジスタの製造方法
JP2661672B2 (ja) 薄膜トランジスタおよびその製造方法
JPH053318A (ja) 薄膜トランジスタと薄膜トランジスタの製造方法
JP3419073B2 (ja) 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子
JP2903759B2 (ja) 薄膜トランジスタ及びその製造方法
JP2919369B2 (ja) 液晶表示装置及びその製造方法
JP2630195B2 (ja) 薄膜電界効果トランジスタとその製造方法
JPH09326493A (ja) 薄膜トランジスタおよびその製法
KR950003942B1 (ko) 액정표시장치의 박막트랜지스터의 제조방법
JP3322978B2 (ja) 薄膜トランジスタの製造方法
JP3895517B2 (ja) アクティブマトリクス基板の製造方法、及び電気光学装置の製造方法
JPH0555254A (ja) 薄膜トランジスタおよびその製造方法
JPH0786606A (ja) 薄膜トランジスタ及びその製造方法
JPH07221309A (ja) 薄膜トランジスタ装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970306

LAPS Cancellation because of no payment of annual fees