JPH0786606A - 薄膜トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 この発明は、光が照射されても実用上問題な
い程度の光リーク電流の耐光性を有する薄膜トランジス
タ及びその製造方法を提供することを目的とする。 【構成】 この発明は、ゲート電極に対応して配置され
る保護膜を、第１の無機保護膜、金属膜、第２の無機保
護膜から構成し、チャネル部以外の非晶質硅素薄膜部分
は全て低抵抗半導体層化することにより、光感応性の非
常に強い非晶質硅素薄膜領域に照射される光を効果的に
阻止し、光リーク電流を極めて小さくすることができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、薄膜トランジスタ及
びその製造方法に係わり、例えば、アクティブマトリク
ス型液晶表示装置のアクティブ素子として用いられる薄
膜トランジスタ及びその製造方法に関する。

【０００２】

【従来の技術】液晶表示装置を用いた画像表示装置は、
それぞれの基板上に所定のピッチで配列された行および
列電極を互いに直交するように対向配置し、これらの行
および列電極で区画された最小領域を画素とし、これら
の間にネマチック型などの液晶組成物を挟持したマトリ
クス型のものが一般に用いられている。中でも、テレビ
画像やグラフィックディスプレイなどを指向した大容量
で高精度の液晶表示装置としては、クロストークのない
高コントラスト表示が行えるように、各画素の駆動と制
御手段として各画素ごとに半導体スイッチング素子を配
置したアクティブマトリクス型のものが実用化されてい
る。

【０００３】このようなスイッチング素子としては、透
過型表示が可能であり、大面積化も容易であることから
薄膜トランジスタが通常用いられている。さらに、大面
積基板上に形成でき、且つ低温プロセスが可能であるこ
とから非晶質硅素薄膜を用いた３端子型の薄膜トランジ
スタが最も一般的である。

【０００４】また、３端子型の薄膜トランジスタの構造
は、ゲート電極、半導体薄膜層、ソース、ドレイン電極
の相対的な位置関係により、コプラナ型とスタガード型
に大別される。非晶質硅素薄膜トランジスタの場合、製
造プロセス的に有為な面が多いスタガード型を用いる場
合が多く、中でも、絶縁基板上にゲート電極、ゲート絶
縁膜層、非晶質硅素薄膜層、低抵抗半導体薄膜層、ソー
ス、ドレイン電極の順に形成される構造の逆スタガード
型が一般的である。

【０００５】また、このような逆スタガード型非晶質硅
素薄膜トランジスタの一例として、図６に示すような非
晶質硅素薄膜４と低抵抗半導体薄膜層９との間に、例え
ば、窒化硅素からなる保護膜８を形成し、これを所定の
形状に加工形成することによって低抵抗半導体薄膜層９
の加工性を向上させる構造のものも採用されている。

【０００６】この種の薄膜トランジスタは、図６に示す
ように、非晶質硅素薄膜層４とソース電極層12あるいは
ドレイン電極層13との間に低抵抗半導体薄膜層９を形成
するのが一般的である。この低抵抗半導体薄膜層９は、
非晶質硅素薄膜層４とソース電極12あるいはドレイン電
極13とをオーミック状態で電気的に接続する機能を担っ
ている。

【０００７】図６に示すような低抵抗半導体薄膜層９
は、例えば、プラズマＣＶＤ法により燐のような硅素に
対してドナーとなり得る元素を含むガスを原料として用
いて非晶質硅素薄膜層の上部に積層形成する方法が一般
的である。しかしながら、この方法に用いられるプラズ
マＣＶＤ法は、ダストを発生し易い、稼働率が悪い、な
どの問題点を有している。

【０００８】これに対して、IEEE TRANSACTION ON ELEC
TRON DEVICE,VOL.ED-32,No9,1985の技術文献にも開示さ
れているように、イオン注入法による低抵抗半導体薄膜
層の形成方法も提案されている。図５にこのイオン注入
法による低抵抗半導体薄膜層の形成例を示す。絶縁基板
１上にゲート電極層２を通常のフォトリソグラフィ法に
より所定の形状に加工形成する。次いで、このゲート電
極層２を被覆するようにゲート絶縁膜３としてプラズ
マ、常圧、減圧といったＣＶＤ法により、モノシランを
原料として窒化硅素膜をゲート電極上に4000オングスト
ロームの厚さに成膜する。引き続き、例えば、500 オン
グストロームの厚さの非晶質硅素薄膜層４と2000オング
ストロームの厚さの保護膜８を成膜する。

【０００９】次に、保護膜８上にフォトレジスト（図示
せず）を塗布し、絶縁基板１の裏面側から露光してゲー
ト電極２に整合させ、通常のフォトマスクにより基板表
面から再度露光して不要な領域のフォトレジストを除去
し、保護膜８を所定の形状に加工形成する。その後、非
晶質硅素薄膜層４を通常のフォトリソグラフィ法により
所定の形状に加工形成する。

【００１０】さらに、ドナーとなり得る元素のイオン、
例えば、燐イオンを加速電圧10KV、ドーズ量 1×10¹⁶／
cm² で注入する。この時、前述の保護膜８は燐イオン注
入の際ストッパーとなり得るため、薄膜トランジスタの
チャンネル部イオンは打ち込まれず、保護膜８に対して
整合した低抵抗半導体薄膜層９が形成される。そして、
ソース12およびドレイン電極13となる、例えば、Moを20
00オングストロームの厚さに成膜し、通常のフォトリソ
グラフィ法により所定の形状に加工形成する。

【００１１】このようなイオン注入法は、前工程で形成
された非晶質硅素薄膜層自体をイオン注入により低抵抗
半導体薄膜層に改質するため、プラズマＣＶＤ法に見ら
れるような問題は生じない。また、イオン注入が非晶質
硅素薄膜層上に形成され、所定の形状に加工された保護
膜８をマスクとして自己整合的に行えるため、低抵抗半
導体薄膜層が予めソースおよびドレイン領域に分離され
ている特徴を有する。従って、図６に示すような低抵抗
半導体薄膜層をソースおよびドレイン領域に分離する工
程が不要であり、薄膜トランジスタの形成工程が簡略化
できる。

【００１２】

【発明が解決しようとする課題】ところで、上記の薄膜
トランジスタの平面パターンは、図７に示すような形状
と位置関係を有している。即ち、保護膜８、非晶質硅素
薄膜４は共に島状で、ソース電極12およびドレイン電極
13ならびには低抵抗半導体薄膜はチャネル方向に対して
平行に形状加工され、チャネルを挟むように位置する。
この時、島状の保護膜８の外形は島状の非晶質硅素薄膜
４の外形からはみ出さない構成が一般的である。また、
ソース電極12およびドレイン電極13と保護膜８との位置
関係についても、ソース電極12およびドレイン電極13の
チャネル方向に垂直な方向の外形幅δは保護膜８の同方
向の外形幅εよりも小さく、位置的にも内側にある。

【００１３】しかしながら、このようなパターンを有す
る薄膜トランジスタは、一般的に耐光性が悪い。例え
ば、薄膜トランジスタの上方から光が照射されると、光
が照射された領域の非晶質硅素薄膜中に光キャリアを生
じ、これが光リーク電流となって薄膜トランジスタの非
選択時に電流が流れることになる。即ち、スイッチング
素子としての薄膜トランジスタのオフ電流不良を生ずる
問題を有している。これを回避するために、薄膜トラン
ジスタ上に別途光遮蔽膜を設ければよいが、製造工程的
にはこの光遮蔽膜の成膜とパターン形状加工工程が余分
に必要となり不利である。

【００１４】

【課題を解決するための手段】この発明は、絶縁基板上
に所定の形状で形成されたゲート電極と、このゲート電
極を被覆するゲート絶縁膜と、このゲート絶縁膜上に前
記ゲート電極に対応して所定の形状で形成された非晶質
硅素薄膜と、この非晶質硅素薄膜上に前記ゲート電極に
対応して所定の形状で形成され第１の無機保護膜、金属
膜、第２の無機保護膜からなる保護膜と、前記非晶質硅
素薄膜の両端部に接触し前記保護膜とは非接触で所定の
形状に形成されたソース電極およびドレイン電極と、前
記非晶質硅素薄膜の前記保護膜に覆われていない領域に
反応層およびイオン注入により形成された低抵抗半導体
層とを備えた薄膜トランジスタであり、また、絶縁基板
上にゲート電極を成膜し所定の形状に加工形成する工程
と、前記ゲート電極を含む前記絶縁基板上にゲート絶縁
膜を形成する工程と、前記ゲート絶縁膜上に非晶質硅素
薄膜を形成する工程と、前記非晶質硅素薄膜上に少なく
とも第１の無機保護膜、金属膜、第２の無機保護膜から
なる保護膜を順次積層し前記ゲート電極に対応して所定
の形状に加工形成する工程と、前記非晶質硅素薄膜を両
端部のソース領域およびドレイン領域に分離する形状に
加工形成する工程と、前記保護膜に被覆されていない前
記非晶質硅素薄膜の領域に不純物元素を含むイオンを注
入して低抵抗半導体層を形成する工程と、ソース電極お
よびドレイン電極を成膜し前記低抵抗半導体層と前記ソ
ース電極およびドレイン電極との界面に反応層を形成す
る工程と、前記ソース電極およびドレイン電極を前記保
護膜と分離するように加工形成する工程とを備えた薄膜
トランジスタの製造方法であり、さらに、前記非晶質硅
素薄膜を加工形成する工程が前記保護膜の成膜工程の前
である薄膜トランジスタの製造方法である。

【００１５】

【作用】本発明は以上の問題に鑑みてなされたもので、
ゲート電極に対応して配置される保護膜を、第１の無機
保護膜、金属膜、第２の無機保護膜から構成することに
より、光感応性の非常に強い非晶質硅素薄膜領域に照射
される光を効果的に阻止することができる。また、チャ
ネル層部分の非晶質硅素薄膜領域以外に光が照射されて
も、これらのチャネル層部以外の非晶質硅素薄膜部分は
全て低抵抗半導体層化されているため、光リーク電流は
極めて小さく、実用上問題のない高性能な薄膜トランジ
スタとすることができる。さらに、製造工程上からも、
保護膜の復層積層化は連続成膜が可能であり、特に新た
なフォトリソグラフィ工程は必要としないので有利であ
る。

【００１６】

【実施例】以下に本発明の実施例について詳細に説明す
る。図１に本発明の実施例による薄膜トランジスタの概
略構成を、図２(A) 乃至(D) にその製造工程を説明する
ための工程図をそれぞれ示す。

【００１７】絶縁基板１上にゲート電極層を形成し、通
常のフォトリソグラフィ法によりゲート電極２を所定の
形状に加工形成する。このゲート電極２を覆うように、
プラズマ、常圧、減圧といったＣＶＤ法により、モノシ
ランを原料に用いて窒化硅素膜を4000オングストローム
の厚さに成膜し、ゲート絶縁膜３を形成する。続いて50
0 オングストロームの厚さの非晶質硅素薄膜４を成膜す
る。

【００１８】その後、第１の無機保護膜５として、例え
ば窒化硅素を1000オングストロームの厚さに成膜し、引
き続き金属膜６として、例えばMoを500 オングストロー
ムの厚さに成膜し、その後、第２の無機保護膜７とし
て、例えば窒化硅素を500 オングストロームの厚さに成
膜する。このようにして連続成膜された第１の無機保護
膜５、金属膜６、第２の無機保護膜７を通常のフォトリ
ソグラフィ法により、図２(A) に示すように所定の形状
に加工形成して保護膜８を形成する。尚、保護膜８の構
造並びに積層数および用いる絶縁膜、金属膜の材質種類
は本発明の構成要件を充足していればよく、上記に限定
されないことは言うまでもない。

【００１９】その後、ドナーとなり得る元素のイオン、
例えば燐イオンを図２(B) の矢印の方向から、加速電圧
10KV、ドーズ量１×10¹⁶／cm² で注入する。この時、保
護膜８は燐イオン注入の際注入ストッパーとなるので、
薄膜トランジスタのチャンネル部にはイオンは打ち込ま
れず、保護膜８に対して整合した低抵抗半導体層９が形
成される。尚、イオン注入条件については上記の条件に
限らず適宜選択することができる。

【００２０】次に、低抵抗半導体層９部分を通常のフォ
トリソグラフィ法により加工形成し、ソース電極および
ドレイン電極材として、例えばMoを3000オングストロー
ムの厚さに成膜する。そして、低抵抗半導体層９とソー
ス電極およびドレイン電極材との間に反応層を形成する
ために、例えば、200 ℃で１時間の加熱処理を施し、図
２(C) に示すように反応層11を形成する。尚、このソー
ス電極およびドレイン電極材としては、薄膜トランジス
タの電極として機能し、低抵抗半導体層９と反応層を形
成できるものであればよく、例えばAl、Cr、Niなども用
いることができる。また、単一層でなくとも異なる材料
の２層以上の復層としてもよい。

【００２１】続いて、図２(D) に示すように、ソース電
極およびドレイン電極用成膜を通常のフォトリソグラフ
ィ法により加工形成し、ソース電極12およびドレイン電
極13を形成する。この時、ソース電極12およびドレイン
電極13は保護膜８と分離されてオーバーラップしないよ
うに形成される。

【００２２】図４(A) に、この実施例の図１および図２
の薄膜トランジスタの平面構成を示す。非晶質硅素薄膜
の形状加工時に、非晶質硅素薄膜４が保護膜８によりソ
ース電極12領域およびドレイン電極13領域に分離される
ようにパターニングされている。これは、例えば塩素ガ
スを用いたエッチングのように窒化硅素と非晶質硅素と
の間に充分な選択比のあるエッチング方法を用いれば充
分容易に可能である。この結果、チャネル幅εは保護膜
８幅に規定される。これにより、遮光層となる保護膜８
がチャネル領域の非晶質硅素薄膜４上に位置することに
なり、外部から照射された光がチャネル領域の非晶質硅
素薄膜４に照射されることは効果的に阻止される。

【００２３】次に、図３に本発明の第２の実施例を示
す。前述の図２に示す実施例では、ゲート電極２を所定
の形状に加工形成後、ゲート絶縁膜３、非晶質硅素薄
膜、保護膜を順次成膜し、フォトリソグラフィ法によ
り、まず保護膜８を、次いで非晶質硅素薄膜４をそれぞ
れ所定の形状に加工形成している。

【００２４】これに対して、図３に示す実施例では、ゲ
ート電極２を所定の形状に加工形成後、窒化硅素からな
る厚さ4000オングストロームのゲート絶縁膜３及び厚さ
500オングストロームの非晶質硅素薄膜を図２の実施例
と同様の方法にて成膜する。そして、非晶質硅素薄膜を
通常のフォトリソグラフィ法により所定の形状の非晶質
硅素薄膜４を形成する。次いで、図２の実施例と同様
に、第１の無機保護膜５層、金属膜６層および第２の無
機保護膜７層からなる保護膜８層を連続成膜し、フォト
リソグラフィ法により所定の形状の保護膜８を加工形成
する。従って、この実施例では、保護膜８の加工形成時
点で予め非晶質硅素薄膜４をソース領域およびドレイン
領域に分離することが可能となる。

【００２５】図４(B) にこの実施例の図３の薄膜トラン
ジスタの平面構成を示す。図４(B)に示すように、保護
膜８の幅εがチャネル幅δよりも広いため、非晶質硅素
薄膜４はソース領域およびドレイン領域に完全に分離さ
れていることがわかる。従って、外部から照射された光
がチャネル領域の非晶質硅素薄膜４に照射されることは
効果的に阻止される。

【００２６】次に、以上の実施例による薄膜トランジス
タと従来の薄膜トランジスタについての耐光性の比較を
行った。これらの比較に用いた薄膜トランジスタの実効
的なチャネル寸法はほぼ同一で、本発明の特徴部分に関
する部分以外の構造および作製条件も同じである。耐光
性比較測定は、薄膜トランジスタのソース、ドレイン間
の電圧を15Ｖとした状態で、ゲート電圧（Ｖg ）を−15
Ｖから＋20Ｖまで変化させた時のソース、ドレイン間に
流れる電流（Ｉds）を測定する（Ｉds−Ｖg ）特性測定
により行った。また、光照射には白色光を用い、薄膜ト
ランジスタの上方より800 ルクスの光量とし、測定雰囲
気は大気中、温度25℃である。これらの測定結果を表１
に示す。

【００２７】

【表１】

【００２８】表１は、Ｖg ＝0 Ｖの時にソース、ドレイ
ン間に流れるリーク電流（Ｉoff ）と、薄膜トランジス
タ特性曲線から求めたＶthについて比較したものであ
る。表１より、本発明の実施例の薄膜トランジスタの光
を照射した時のリーク電流値のＩoff は、従来の薄膜ト
ランジスタよりもはるかに小さく、従って耐光性が優れ
ていることが明らかである。

【００２９】

【発明の効果】以上のように本発明によれば、ゲート電
極に対応して配置される保護膜を、第１の無機保護膜、
金属膜、第２の無機保護膜から構成することにより、光
感応性の非常に強い非晶質硅素薄膜領域に照射される光
を効果的に阻止することができる。また、チャネル層部
分の非晶質硅素薄膜領域以外に光が照射されても、これ
らのチャネル層部以外の非晶質硅素薄膜部分は全て低抵
抗半導体層化されているため、光リーク電流は極めて小
さく、実用上問題のない高性能な薄膜トランジスタとす
ることができる。さらに、製造工程上からも、保護膜の
復層積層化は連続成膜が可能であり、特に新たなフォト
リソグラフィ工程は必要としないので有利である。

【図面の簡単な説明】

【図１】この発明の実施例の薄膜トランジスタの構造を
示す概略構成図。

【図２】(A) 乃至(D) は図１の薄膜トランジスタの製造
方法を説明するための工程図。

【図３】この発明の第２の実施例の製造方法を説明する
ための工程図。

【図４】(A) 及び(B) はこの発明の実施例の薄膜トラン
ジスタの構造を示す平面図。

【図５】従来の薄膜トランジスタの構造を示す概略構成
図。

【図６】従来の薄膜トランジスタの構造を示す概略構成
図。

【図７】従来の薄膜トランジスタの構造を示す平面図。

【符号の説明】

１…絶縁基板 ２…ゲート電極 ３…ゲート絶縁膜 ４…非晶質硅素薄膜 ５…第１の無機保護膜 ６…金属膜 ７…第２の無機保護膜 ８…保護膜 ９…低抵抗半導体層 11…反応層 12…ソース電極 13…ドレイン電極

Claims (3)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に所定の形状で形成されたゲ
   ート電極と、このゲート電極を被覆するゲート絶縁膜
   と、このゲート絶縁膜上に前記ゲート電極に対応して所
   定の形状で形成された非晶質硅素薄膜と、この非晶質硅
   素薄膜上に前記ゲート電極に対応して所定の形状で形成
   され第１の無機保護膜、金属膜、第２の無機保護膜から
   なる保護膜と、前記非晶質硅素薄膜の両端部に接触し前
   記保護膜とは非接触で所定の形状に形成されたソース電
   極およびドレイン電極と、前記非晶質硅素薄膜の前記保
   護膜に覆われていない領域に反応層およびイオン注入に
   より形成された低抵抗半導体層とを備えたことを特徴と
   する薄膜トランジスタ。
2. 【請求項２】 絶縁基板上にゲート電極を成膜し所定の
   形状に加工形成する工程と、前記ゲート電極を含む前記
   絶縁基板上にゲート絶縁膜を形成する工程と、前記ゲー
   ト絶縁膜上に非晶質硅素薄膜を形成する工程と、前記非
   晶質硅素薄膜上に少なくとも第１の無機保護膜、金属
   膜、第２の無機保護膜からなる保護膜を順次積層し前記
   ゲート電極に対応して所定の形状に加工形成する工程
   と、前記非晶質硅素薄膜を両端部のソース領域およびド
   レイン領域に分離する形状に加工形成する工程と、前記
   保護膜に被覆されていない前記非晶質硅素薄膜の領域に
   不純物元素を含むイオンを注入して低抵抗半導体層を形
   成する工程と、ソース電極およびドレイン電極を成膜し
   前記低抵抗半導体層と前記ソース電極およびドレイン電
   極との界面に反応層を形成する工程と、前記ソース電極
   およびドレイン電極を前記保護膜と分離するように加工
   形成する工程とを備えたことを特徴とする薄膜トランジ
   スタの製造方法。
3. 【請求項３】 請求項２記載の薄膜トランジスタの製造
   方法において、前記非晶質硅素薄膜を加工形成する工程
   が前記保護膜の成膜工程の前であることを特徴とする薄
   膜トランジスタの製造方法。