JPH0555254A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH0555254A JPH0555254A JP21556191A JP21556191A JPH0555254A JP H0555254 A JPH0555254 A JP H0555254A JP 21556191 A JP21556191 A JP 21556191A JP 21556191 A JP21556191 A JP 21556191A JP H0555254 A JPH0555254 A JP H0555254A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- thin film
- film transistor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 光照射下においてもＯＦＦ電流の増加が少な
く、かつ良好なトランジスタ特性を有する薄膜トランジ
スタおよびその製造方法を実現する。 【構成】 絶縁性基板１上にゲート電極２を形成し、続
いてこのゲート電極２を覆うようにして絶縁製基板１上
にゲート絶縁膜３を堆積し、その上に半導体層４ａを形
成する。次いで、半導体層４ａの中央部上方にチャネル
保護膜５を形成し、その上から加速電圧１０ｋＶ〜５０
ｋＶの条件下でイオンを注入する。これにより、半導体
層４ａのチャネル保護膜５で覆われていない幅方向両端
部にコンタクト層６ａ、６ｂを形成する。このコンタク
ト層６ａ、６ｂは半導体層４、４ａの膜厚方向の全てに
わたって形成される。このような構成により、半導体層
４とコンタクト層６ａ、６ｂとのジャンクション近傍Ｊ
が占める領域を半導体層４の断面程度の大きさにでき
る。
く、かつ良好なトランジスタ特性を有する薄膜トランジ
スタおよびその製造方法を実現する。 【構成】 絶縁性基板１上にゲート電極２を形成し、続
いてこのゲート電極２を覆うようにして絶縁製基板１上
にゲート絶縁膜３を堆積し、その上に半導体層４ａを形
成する。次いで、半導体層４ａの中央部上方にチャネル
保護膜５を形成し、その上から加速電圧１０ｋＶ〜５０
ｋＶの条件下でイオンを注入する。これにより、半導体
層４ａのチャネル保護膜５で覆われていない幅方向両端
部にコンタクト層６ａ、６ｂを形成する。このコンタク
ト層６ａ、６ｂは半導体層４、４ａの膜厚方向の全てに
わたって形成される。このような構成により、半導体層
４とコンタクト層６ａ、６ｂとのジャンクション近傍Ｊ
が占める領域を半導体層４の断面程度の大きさにでき
る。
Description
【０００１】
【産業上の利用分野】本発明は、例えばシャッターアレ
イや液晶表示装置等に使用されるアクティブマトリクス
基板に対してスイッチング素子として形成される薄膜ト
ランジスタおよびその製造方法に関する。
イや液晶表示装置等に使用されるアクティブマトリクス
基板に対してスイッチング素子として形成される薄膜ト
ランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】図４および図５はこの種の薄膜トランジ
スタの一従来例（以下第１従来例という）を示す。透明
ガラス基板からなる絶縁性基板１１の上にはゲート電極
１２およびゲート絶縁膜１３がこの順に形成される。更
に、ゲート絶縁膜１３のゲート電極１２の上方に相当す
る部分には、半導体層１４が形成され、その上に該半導
体層１４の幅方向中央部を覆うようにしてチャネル保護
膜１５が形成される。
スタの一従来例（以下第１従来例という）を示す。透明
ガラス基板からなる絶縁性基板１１の上にはゲート電極
１２およびゲート絶縁膜１３がこの順に形成される。更
に、ゲート絶縁膜１３のゲート電極１２の上方に相当す
る部分には、半導体層１４が形成され、その上に該半導
体層１４の幅方向中央部を覆うようにしてチャネル保護
膜１５が形成される。
【０００３】チャネル保護膜１５の上面両端部から半導
体層１４の幅方向両端部に達する部分にはコンタクト層
１６ａ、１６ｂが形成される。該コンタクト層１６ａ、
１６ｂはチャネル保護膜１５によって分断されている。
コンタクト層１６ａ、１６ｂは、半導体層４の上に、例
えばｎ+−ＳｉのようなIII族元素やＶ族元素等の不純物
を含む半導体薄膜を堆積して形成される。
体層１４の幅方向両端部に達する部分にはコンタクト層
１６ａ、１６ｂが形成される。該コンタクト層１６ａ、
１６ｂはチャネル保護膜１５によって分断されている。
コンタクト層１６ａ、１６ｂは、半導体層４の上に、例
えばｎ+−ＳｉのようなIII族元素やＶ族元素等の不純物
を含む半導体薄膜を堆積して形成される。
【０００４】更に、コンタクト層１６ａ、１６ｂの上に
は、一端部を該コンタクト層１６ａ、１６ｂの上端部に
整合させた状態でソース電極１７およびドレイン電極１
８が形成される。ソース電極１７およびドレイン電極１
８は同様にチャネル保護膜１５によって分断された形で
形成されている。図４に示すように、ドレイン電極１８
の他端側は絵素電極１９に電気的に接続されている。
は、一端部を該コンタクト層１６ａ、１６ｂの上端部に
整合させた状態でソース電極１７およびドレイン電極１
８が形成される。ソース電極１７およびドレイン電極１
８は同様にチャネル保護膜１５によって分断された形で
形成されている。図４に示すように、ドレイン電極１８
の他端側は絵素電極１９に電気的に接続されている。
【０００５】図６および図７は薄膜トランジスタの他の
従来例（以下第２従来例という）を示す。この第２従来
例はコンタクト層１６ａ、１６ｂの形成領域が異なる他
は上記第１従来例の薄膜トランジスタと同様の構造であ
るので、対応する部分については同一の番号を付して説
明を省略し、以下異なる部分についてのみ説明する。こ
の第２従来例において、コンタクト層１６ａ、１６ｂお
よび半導体層１４は以下のようにして形成される。
従来例（以下第２従来例という）を示す。この第２従来
例はコンタクト層１６ａ、１６ｂの形成領域が異なる他
は上記第１従来例の薄膜トランジスタと同様の構造であ
るので、対応する部分については同一の番号を付して説
明を省略し、以下異なる部分についてのみ説明する。こ
の第２従来例において、コンタクト層１６ａ、１６ｂお
よび半導体層１４は以下のようにして形成される。
【０００６】即ち、半導体層１４よりも広く、後の処理
でコンタクト層１６ａ、１６ｂに形成される範囲全体に
わたって半導体層１４ａをまず形成し、続いて、その幅
方向中央部に相当し、後に半導体層１４として残す部分
の上をチャネル保護膜１５で覆い、その上からイオン注
入を行う。これにより、チャネル保護膜１５で覆われて
いない半導体層１４ａの幅方向両端部にコンタクト層１
６ａ、１６ｂが形成される。該コンタクト層１６ａ、１
６ｂは半導体層１４ａの表面近傍部位に形成される。
でコンタクト層１６ａ、１６ｂに形成される範囲全体に
わたって半導体層１４ａをまず形成し、続いて、その幅
方向中央部に相当し、後に半導体層１４として残す部分
の上をチャネル保護膜１５で覆い、その上からイオン注
入を行う。これにより、チャネル保護膜１５で覆われて
いない半導体層１４ａの幅方向両端部にコンタクト層１
６ａ、１６ｂが形成される。該コンタクト層１６ａ、１
６ｂは半導体層１４ａの表面近傍部位に形成される。
【０００７】
【発明が解決しようとする課題】ところで、上述した従
来の薄膜トランジスタの場合には、下記のような問題点
を有する。
来の薄膜トランジスタの場合には、下記のような問題点
を有する。
【０００８】薄膜トランジスタの半導体層１４は、光の
照射を受けることにより、半導体層１４中にｐｈｏｔｏ
ｇｅｎｅｒａｔｅｄ ｅｌｅｃｔｒｏｎ−ｈｏｌｅ対が
発生する。これらのｅｌｅｃｔｌｏｎｓやｈｏｌｅｓ
（以下、キャリアという）は、その平均自由行程が高々
数１０ｎｍ程度であり、半導体のバルク内においては局
在準位へのトラッピングや再結合、散乱等により消滅す
ると考えるため、薄膜トランジスタの特性に与える影響
は無視し得る。
照射を受けることにより、半導体層１４中にｐｈｏｔｏ
ｇｅｎｅｒａｔｅｄ ｅｌｅｃｔｒｏｎ−ｈｏｌｅ対が
発生する。これらのｅｌｅｃｔｌｏｎｓやｈｏｌｅｓ
（以下、キャリアという）は、その平均自由行程が高々
数１０ｎｍ程度であり、半導体のバルク内においては局
在準位へのトラッピングや再結合、散乱等により消滅す
ると考えるため、薄膜トランジスタの特性に与える影響
は無視し得る。
【０００９】しかし、半導体層１４とコンタクト層１６
ａ、１６ｂのジャンクション（交差部）近傍において
は、発生したキャリアが半導体層１４からコンタクト層
１６ａ、１６ｂへ流れ込むため、電流として検出され、
これは特に薄膜トランジスタのＯＦＦ電流の増加として
認識される。
ａ、１６ｂのジャンクション（交差部）近傍において
は、発生したキャリアが半導体層１４からコンタクト層
１６ａ、１６ｂへ流れ込むため、電流として検出され、
これは特に薄膜トランジスタのＯＦＦ電流の増加として
認識される。
【００１０】実際、上記第１、第２従来例の薄膜トラン
ジスタにおいては、該ジャンクション近傍Ｊの占める領
域は、それぞれ図８および図９に拡大して示すように、
広くコンタクト層１６ａ、１６ｂの形成されている絶縁
性基板１の平面方向全体にわたっている。このため、第
１従来例および第２従来例の構造では、光照射下におけ
るＯＦＦ電流の増加が、薄膜トランジスタの正常な動作
を妨げるという問題を有する。
ジスタにおいては、該ジャンクション近傍Ｊの占める領
域は、それぞれ図８および図９に拡大して示すように、
広くコンタクト層１６ａ、１６ｂの形成されている絶縁
性基板１の平面方向全体にわたっている。このため、第
１従来例および第２従来例の構造では、光照射下におけ
るＯＦＦ電流の増加が、薄膜トランジスタの正常な動作
を妨げるという問題を有する。
【００１１】また、薄膜トランジスタの特性上半導体層
１４の膜厚（層厚）を厚くすることが望ましいが、半導
体層１４の膜厚を厚くすると、光照射下において光が半
導体層１４を通過する距離が長くなるために、半導体層
１４における光の吸収量が増大する。その結果ＯＦＦ電
流の増加を招くので、薄膜トランジスタの半導体層１４
の膜厚は３０ｎｍ程度に抑える必要がある。
１４の膜厚（層厚）を厚くすることが望ましいが、半導
体層１４の膜厚を厚くすると、光照射下において光が半
導体層１４を通過する距離が長くなるために、半導体層
１４における光の吸収量が増大する。その結果ＯＦＦ電
流の増加を招くので、薄膜トランジスタの半導体層１４
の膜厚は３０ｎｍ程度に抑える必要がある。
【００１２】特に、最近では、表示媒体に液晶やエレク
トロルミネセンス（ＥＬ）を用いた表示装置として、Ｈ
Ｄ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）ＴＶやグラフィ
ックディスプレイ等を指向した大容量で高密度のアクテ
ィブマトリクス型表示装置の開発及び実用化が推進され
ているが、このような表示装置に上記従来構造の薄膜ト
ランジスタを使用すると、例えば液晶プロジェクターを
例にとって説明すると、薄膜トランジスタが強い光照射
下におかれる場合には、１０-9〜１０-11Ａ程度のＯＦ
Ｆ電流が発生して、使用不能となることがあった。
トロルミネセンス（ＥＬ）を用いた表示装置として、Ｈ
Ｄ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）ＴＶやグラフィ
ックディスプレイ等を指向した大容量で高密度のアクテ
ィブマトリクス型表示装置の開発及び実用化が推進され
ているが、このような表示装置に上記従来構造の薄膜ト
ランジスタを使用すると、例えば液晶プロジェクターを
例にとって説明すると、薄膜トランジスタが強い光照射
下におかれる場合には、１０-9〜１０-11Ａ程度のＯＦ
Ｆ電流が発生して、使用不能となることがあった。
【００１３】本発明は、このような従来技術の課題を解
決するものであり、光照射下においてもＯＦＦ電流の増
加が少なく、かつ良好なトランジスタ特性を有する薄膜
トランジスタおよびその製造方法を提供することを目的
とする。
決するものであり、光照射下においてもＯＦＦ電流の増
加が少なく、かつ良好なトランジスタ特性を有する薄膜
トランジスタおよびその製造方法を提供することを目的
とする。
【００１４】
【課題を解決するための手段】本発明の薄膜トランジス
タは、絶縁性基板上にゲート電極、ゲート絶縁膜、半導
体層およびチャネル保護膜がこの順に積層形成されると
共に、該半導体層の該チャネル保護膜の側面外側に位置
する部分に、層厚が該半導体層の層厚に等しいコンタク
ト層が形成されてなり、そのことにより上記目的が達成
される。
タは、絶縁性基板上にゲート電極、ゲート絶縁膜、半導
体層およびチャネル保護膜がこの順に積層形成されると
共に、該半導体層の該チャネル保護膜の側面外側に位置
する部分に、層厚が該半導体層の層厚に等しいコンタク
ト層が形成されてなり、そのことにより上記目的が達成
される。
【００１５】本発明の薄膜トランジスタの製造方法は、
絶縁性基板上にゲート電極、ゲート絶縁膜、半導体層お
よびチャネル保護膜をこの順に積層形成する工程と、該
チャネル保護膜の上方よりイオンを注入し、該半導体層
の該チャネル保護膜の側面外側に位置する部分に、層厚
が該半導体層の層厚に等しいコンタクト層を形成する工
程と、該ゲート絶縁膜および該コンタクト層上に、端部
が該チャネル保護膜にそれぞれ接するソース電極および
ドレイン電極を形成する工程とを含んでなり、そのこと
により上記目的が達成される。
絶縁性基板上にゲート電極、ゲート絶縁膜、半導体層お
よびチャネル保護膜をこの順に積層形成する工程と、該
チャネル保護膜の上方よりイオンを注入し、該半導体層
の該チャネル保護膜の側面外側に位置する部分に、層厚
が該半導体層の層厚に等しいコンタクト層を形成する工
程と、該ゲート絶縁膜および該コンタクト層上に、端部
が該チャネル保護膜にそれぞれ接するソース電極および
ドレイン電極を形成する工程とを含んでなり、そのこと
により上記目的が達成される。
【００１６】
【作用】上記のように、光照射下における薄膜トランジ
スタのＯＦＦ電流の増加は、光照射を受けることにより
半導体層とコンタクト層のジャンクション近傍において
発生したキャリアが、コンタクト層に流れ込むことが原
因と見られる。従って、該ジャンクション近傍の占める
領域の大きさは、ＯＦＦ電流に寄与するキャリアの数に
直接関係することになり、該ジャンクション近傍の占め
る領域を小さくすればＯＦＦ電流の増加を抑えることが
できると考えられる。
スタのＯＦＦ電流の増加は、光照射を受けることにより
半導体層とコンタクト層のジャンクション近傍において
発生したキャリアが、コンタクト層に流れ込むことが原
因と見られる。従って、該ジャンクション近傍の占める
領域の大きさは、ＯＦＦ電流に寄与するキャリアの数に
直接関係することになり、該ジャンクション近傍の占め
る領域を小さくすればＯＦＦ電流の増加を抑えることが
できると考えられる。
【００１７】そこで、本発明では、ジャンクション近傍
の占める領域を可及的に低減すべく、コンタクト層を半
導体層の膜厚方向の全てにわたって形成する。即ち、コ
ンタクト層の層厚を半導体層の層厚に等しくする。この
ような構造によれば、半導体層とコンタクト層のジャン
クション近傍の占める領域は、高々半導体層の断面程度
の大きさになる。
の占める領域を可及的に低減すべく、コンタクト層を半
導体層の膜厚方向の全てにわたって形成する。即ち、コ
ンタクト層の層厚を半導体層の層厚に等しくする。この
ような構造によれば、半導体層とコンタクト層のジャン
クション近傍の占める領域は、高々半導体層の断面程度
の大きさになる。
【００１８】ここで、半導体層の断面の大きさ、即ち厚
みはコンタクト層の基板平面方向の大きさに比べてはる
かに小さい。従って、本発明によれば、光照射下におけ
る薄膜トランジスタのＯＦＦ電流を上記従来例に比べて
格段に低減できる。
みはコンタクト層の基板平面方向の大きさに比べてはる
かに小さい。従って、本発明によれば、光照射下におけ
る薄膜トランジスタのＯＦＦ電流を上記従来例に比べて
格段に低減できる。
【００１９】
【実施例】本発明の実施例について以下に説明する。
【００２０】図１は本発明の薄膜トランジスタを示す。
この薄膜トランジスタは、以下のようにして作製され
る。まず、透明ガラスからなる絶縁性基板１の上にゲー
ト電極２を形成する。具体的には、Ｔａ、Ｔｉ、Ａｌ、
Ｃｒ等の単層又は多層の金属をスパッタリング法により
絶縁性基板１の上に２００ｎｍ〜４００ｎｍの厚みで堆
積し、続いてこれをパターニングして形成される。この
時、該ゲート電極２が途中で分岐されるゲートバスライ
ンが形成される。
この薄膜トランジスタは、以下のようにして作製され
る。まず、透明ガラスからなる絶縁性基板１の上にゲー
ト電極２を形成する。具体的には、Ｔａ、Ｔｉ、Ａｌ、
Ｃｒ等の単層又は多層の金属をスパッタリング法により
絶縁性基板１の上に２００ｎｍ〜４００ｎｍの厚みで堆
積し、続いてこれをパターニングして形成される。この
時、該ゲート電極２が途中で分岐されるゲートバスライ
ンが形成される。
【００２１】次いで、ゲート電極２が形成された絶縁性
基板１上に、ゲート絶縁膜３、アモルファスシリコン
（ａ−Ｓｉ）からなる半導体層４ａをこの順に形成す
る。ゲート絶縁膜３は、例えばプラズマＣＶＤ法によっ
てＳｉＮxを２００ｎｍ〜５００ｎｍの厚みで堆積して
形成される。その上の半導体層４ａは、幅方向中央部の
半導体層４の両側にコンタクト層６ａ、６ｂを有してな
る。これら半導体層４およびコンタクト層６ａ、６ｂは
前記半導体層４ａにイオンを注入して形成され、より具
体的には該イオンの注入程度に応じて形成される。
基板１上に、ゲート絶縁膜３、アモルファスシリコン
（ａ−Ｓｉ）からなる半導体層４ａをこの順に形成す
る。ゲート絶縁膜３は、例えばプラズマＣＶＤ法によっ
てＳｉＮxを２００ｎｍ〜５００ｎｍの厚みで堆積して
形成される。その上の半導体層４ａは、幅方向中央部の
半導体層４の両側にコンタクト層６ａ、６ｂを有してな
る。これら半導体層４およびコンタクト層６ａ、６ｂは
前記半導体層４ａにイオンを注入して形成され、より具
体的には該イオンの注入程度に応じて形成される。
【００２２】具体的には、半導体層４ａがａ−Ｓｉの場
合には、図２に示すように、ゲート絶縁膜３の上にａ−
Ｓｉ層を２０ｎｍ〜１５０ｎｍ、好ましくは２５ｎｍ〜
１００ｎｍ、更に好ましく２５ｎｍ〜５０ｎｍの厚みで
堆積し、続いて該ａ−Ｓｉ層をパターニングして半導体
層４ａをまず形成する。次いで、該半導体層４ａの上に
ＳｉＮx、ＳｉＯ2等からなるチャネル保護膜５を同様に
して１００ｎｍ〜３００ｎｍの厚みで形成する。
合には、図２に示すように、ゲート絶縁膜３の上にａ−
Ｓｉ層を２０ｎｍ〜１５０ｎｍ、好ましくは２５ｎｍ〜
１００ｎｍ、更に好ましく２５ｎｍ〜５０ｎｍの厚みで
堆積し、続いて該ａ−Ｓｉ層をパターニングして半導体
層４ａをまず形成する。次いで、該半導体層４ａの上に
ＳｉＮx、ＳｉＯ2等からなるチャネル保護膜５を同様に
して１００ｎｍ〜３００ｎｍの厚みで形成する。
【００２３】次に、チャネル保護膜５の上から、例えば
Ｖ族元素またはその化合物や、III族元素またはその化
合物の不純物を半導体層４ａに加速電圧１ｋＶ〜１００
ｋＶの条件下でイオン注入する。ここで、例えば半導体
層４ａが５０ｎｍの厚みを有する場合は、加速電圧１０
ｋＶ〜５０ｋＶでイオン注入すると、更に一層好ましい
ものになる。
Ｖ族元素またはその化合物や、III族元素またはその化
合物の不純物を半導体層４ａに加速電圧１ｋＶ〜１００
ｋＶの条件下でイオン注入する。ここで、例えば半導体
層４ａが５０ｎｍの厚みを有する場合は、加速電圧１０
ｋＶ〜５０ｋＶでイオン注入すると、更に一層好ましい
ものになる。
【００２４】上記のようにしてイオン注入を行うと、半
導体層４ａのチャネル保護膜５で覆われていない部分、
即ち半導体層４ａの幅方向両端部は高濃度で不純物が打
ち込まれたコンタクト層６ａ、６ｂとなる。一方、半導
体層４ａのチャネル保護膜５の真下に位置する部分はチ
ャネル保護膜５により遮蔽されているため、そのままの
状態を保持して半導体層４が形成される。
導体層４ａのチャネル保護膜５で覆われていない部分、
即ち半導体層４ａの幅方向両端部は高濃度で不純物が打
ち込まれたコンタクト層６ａ、６ｂとなる。一方、半導
体層４ａのチャネル保護膜５の真下に位置する部分はチ
ャネル保護膜５により遮蔽されているため、そのままの
状態を保持して半導体層４が形成される。
【００２５】加えて、本発明において、該コンタクト層
６ａ、６ｂは半導体層４ａの膜厚方向の全てにわたって
形成される。即ち、コンタクト層６ａ、６ｂの層厚は半
導体層４ａ、４の層厚と等しくなっている。
６ａ、６ｂは半導体層４ａの膜厚方向の全てにわたって
形成される。即ち、コンタクト層６ａ、６ｂの層厚は半
導体層４ａ、４の層厚と等しくなっている。
【００２６】上記のようにしてコンタクト層６ａ、６ｂ
が形成された絶縁性基板１上には、チャネル保護膜５の
上に一端部を載せてソース電極７とドレイン電極８とが
形成される。ソース電極７およびドレイン電極８は、Ｔ
ｉ、Ａｌ、Ｍｏ、Ｃｒ等の金属をそれぞれ２００ｎｍ〜
４００ｎｍの厚みで堆積し、続いてこれをパターニング
して形成される。以上のようにして本発明薄膜トランジ
スタが作製される。
が形成された絶縁性基板１上には、チャネル保護膜５の
上に一端部を載せてソース電極７とドレイン電極８とが
形成される。ソース電極７およびドレイン電極８は、Ｔ
ｉ、Ａｌ、Ｍｏ、Ｃｒ等の金属をそれぞれ２００ｎｍ〜
４００ｎｍの厚みで堆積し、続いてこれをパターニング
して形成される。以上のようにして本発明薄膜トランジ
スタが作製される。
【００２７】薄膜トランジスタが作製されると、次にド
レイン電極８に電気的に接続される絵素電極が形成され
る。該絵素電極は、インジウム錫酸化膜（ＩＴＯ）から
なり、５０ｎｍ〜１００ｎｍの厚みを有する。
レイン電極８に電気的に接続される絵素電極が形成され
る。該絵素電極は、インジウム錫酸化膜（ＩＴＯ）から
なり、５０ｎｍ〜１００ｎｍの厚みを有する。
【００２８】図３は上記のようにして作製された薄膜ト
ランジスタのコンタクト層６ａと半導体層４とのジャン
クション近傍を拡大して示しており、図から明かなよう
に、この場合のジャンクション近傍Ｊの占める領域は、
高々半導体層４の断面の厚み程度の大きさになる。従っ
て、本発明によれば、図３と図８および図９を比較すれ
ば明かなように、従来例に比べてジャンクション近傍Ｊ
の占める領域を大幅に低減できる。それ故、本発明によ
れば、光照射下における薄膜トランジスタのＯＦＦ電流
を上記従来例に比べて格段に低減できる利点がある。
ランジスタのコンタクト層６ａと半導体層４とのジャン
クション近傍を拡大して示しており、図から明かなよう
に、この場合のジャンクション近傍Ｊの占める領域は、
高々半導体層４の断面の厚み程度の大きさになる。従っ
て、本発明によれば、図３と図８および図９を比較すれ
ば明かなように、従来例に比べてジャンクション近傍Ｊ
の占める領域を大幅に低減できる。それ故、本発明によ
れば、光照射下における薄膜トランジスタのＯＦＦ電流
を上記従来例に比べて格段に低減できる利点がある。
【００２９】なお、上記実施例のチャネル保護膜５には
テーパーが形成されていないが、本発明はテーパーが形
成されたチャネル保護膜を用いる場合にも同様に適用で
きることはもちろんである。
テーパーが形成されていないが、本発明はテーパーが形
成されたチャネル保護膜を用いる場合にも同様に適用で
きることはもちろんである。
【００３０】
【発明の効果】このように、本発明の薄膜トランジスタ
は、半導体層の膜厚方向の全てにわたってコンタクト層
が存在するように作製されているので、半導体層とコン
タクト層のジャンクション近傍の占める領域を小さくで
きる。従って、本発明によれば、光照射下における薄膜
トランジスタのＯＦＦ電流を従来例に比べて１〜２桁程
度減少させることができる。この結果、本発明によれ
ば、光照射下においても安定した特性を示す薄膜トラン
ジスタを実現できる。
は、半導体層の膜厚方向の全てにわたってコンタクト層
が存在するように作製されているので、半導体層とコン
タクト層のジャンクション近傍の占める領域を小さくで
きる。従って、本発明によれば、光照射下における薄膜
トランジスタのＯＦＦ電流を従来例に比べて１〜２桁程
度減少させることができる。この結果、本発明によれ
ば、光照射下においても安定した特性を示す薄膜トラン
ジスタを実現できる。
【００３１】更には、光に対して安定した特性を示すこ
とから、薄膜トランジスタの半導体層の膜厚を５０ｎｍ
以上に厚くすることが可能であり、結果として、薄膜ト
ランジスタ特性の向上が図れる利点もある。
とから、薄膜トランジスタの半導体層の膜厚を５０ｎｍ
以上に厚くすることが可能であり、結果として、薄膜ト
ランジスタ特性の向上が図れる利点もある。
【図１】本発明薄膜トランジスタの断面図。
【図２】本発明薄膜トランジスタの製造工程を示す断面
図。
図。
【図３】本発明薄膜トランジスタのジャンクション近傍
を拡大して示す図面。
を拡大して示す図面。
【図４】薄膜トランジスタの第１従来例を示す平面図。
【図５】図４のＡ−Ａ線による断面図。
【図６】薄膜トランジスタの第２従来例を示す平面図。
【図７】図６のＢ−Ｂ線による断面図。
【図８】第１従来例におけるジャンクション近傍を拡大
して示す図面。
して示す図面。
【図９】第２従来例におけるジャンクション近傍を拡大
して示す図面。
して示す図面。
１ 絶縁性基板 ２ ゲート電極 ３ ゲート絶縁膜 ４、４ａ 半導体層 ５ チャネル保護膜 ６ａ、６ｂ コンタクト層 ７ ソース電極 ８ ドレイン電極 Ｊ 半導体層とコンタクト層のジャンクション近傍
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森本 弘 大阪市阿倍野区長池町22番22号 シヤープ 株式会社内
Claims (2)
- 【請求項１】絶縁性基板上にゲート電極、ゲート絶縁
膜、半導体層およびチャネル保護膜がこの順に積層形成
されると共に、該半導体層の該チャネル保護膜の側面外
側に位置する部分に、層厚が該半導体層の層厚に等しい
コンタクト層が形成された薄膜トランジスタ。 - 【請求項２】絶縁性基板上にゲート電極、ゲート絶縁
膜、半導体層およびチャネル保護膜をこの順に積層形成
する工程と、 該チャネル保護膜の上方よりイオンを注入し、該半導体
層の該チャネル保護膜の側面外側に位置する部分に、層
厚が該半導体層の層厚に等しいコンタクト層を形成する
工程と、 該ゲート絶縁膜および該コンタクト層上に、端部が該チ
ャネル保護膜にそれぞれ接するソース電極およびドレイ
ン電極を形成する工程とを含む薄膜トランジスタの製造
方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21556191A JPH0555254A (ja) | 1991-08-27 | 1991-08-27 | 薄膜トランジスタおよびその製造方法 |
| DE69125260T DE69125260T2 (de) | 1990-12-28 | 1991-12-24 | Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen |
| EP91312014A EP0493113B1 (en) | 1990-12-28 | 1991-12-24 | A method for producing a thin film transistor and an active matrix substrate for liquid crystal display devices |
| US07/813,385 US5286659A (en) | 1990-12-28 | 1991-12-26 | Method for producing an active matrix substrate |
| US08/154,116 US5474941A (en) | 1990-12-28 | 1993-11-18 | Method for producing an active matrix substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21556191A JPH0555254A (ja) | 1991-08-27 | 1991-08-27 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555254A true JPH0555254A (ja) | 1993-03-05 |
Family
ID=16674470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21556191A Pending JPH0555254A (ja) | 1990-12-28 | 1991-08-27 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555254A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679472A (en) * | 1979-12-04 | 1981-06-30 | Toshiba Corp | Preparing method of mos-type semiconductor device |
| JPS58168278A (ja) * | 1982-03-30 | 1983-10-04 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPH01235383A (ja) * | 1988-03-16 | 1989-09-20 | Matsushita Electric Ind Co Ltd | 薄膜電界効果トランジスターの製造方法 |
-
1991
- 1991-08-27 JP JP21556191A patent/JPH0555254A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679472A (en) * | 1979-12-04 | 1981-06-30 | Toshiba Corp | Preparing method of mos-type semiconductor device |
| JPS58168278A (ja) * | 1982-03-30 | 1983-10-04 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPH01235383A (ja) * | 1988-03-16 | 1989-09-20 | Matsushita Electric Ind Co Ltd | 薄膜電界効果トランジスターの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246453B1 (en) | Electro-optical device | |
| US4723838A (en) | Liquid crystal display device | |
| US4864376A (en) | Thin-film transistor and method of fabricating the same | |
| US5712494A (en) | Thin film field effect transistor having an extension portion acting as a light shield and back gate | |
| US6746905B1 (en) | Thin film transistor and manufacturing process therefor | |
| JP2635885B2 (ja) | 薄膜トランジスタ及びアクティブマトリクス液晶表示装置 | |
| US20030160240A1 (en) | Channel-etch thin film transistor | |
| JP2776378B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| US6905917B2 (en) | Thin film transistor array panel for liquid crystal display and method for manufacturing the same | |
| JP3425851B2 (ja) | 液晶表示装置用薄膜トランジスタ | |
| JP2634505B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2719252B2 (ja) | 薄膜トランジスタ | |
| JPH03153046A (ja) | 半導体装置 | |
| JPH0618921A (ja) | マトリックス型表示装置 | |
| JPH0555254A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2709214B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2661672B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH053318A (ja) | 薄膜トランジスタと薄膜トランジスタの製造方法 | |
| JP2905641B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09326493A (ja) | 薄膜トランジスタおよびその製法 | |
| JPH07131019A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3901925B2 (ja) | アクティブマトリクス型の液晶表示装置 | |
| JP3895517B2 (ja) | アクティブマトリクス基板の製造方法、及び電気光学装置の製造方法 | |
| JPH09270516A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JPH01162375A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971030 |