JPH03153046A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、縦形薄膜装置であって、限界（ｃｒｉｔｉｃ
ａｌ）ＩＪソゲラフイーを使用せずに形成した極めて短
い電流流れ経路を有し、大電流中電圧トランジスタもし
くは良好なダイナミックレンジを有する高利得光センサ
として互換的に使用可能である縦形薄膜装置に関する。

薄膜トランジスタ、光センサのいずれとして作動する場
合でも、オフ状態の洩れ電流は、ソース電極とドレイン
電極との間に介在する障壁素子によって抑止される。

薄膜トランジスタ　（ＴＰＴ）　　は、大面積の基板上
に形成することが比較的容易であるため、液晶表示装置
などの大形表示装置の画素を個別に駆動する目的でさか
んに研究が行なわれている。ＴＰＴは、通常、横方向に
分離して並べられたソース電極とドレイン電極とを有す
る。これらの電極は、それぞれ異なる電位に設定され、
ソース電極とドレイン電極との間でチャネルを形成する
半導体材料によって電気的に接続されている。これらの
電極間の電流の流れは、ゲート電極に電圧を印加するこ
とによって制御される。ゲート電極は、半導体チャネル
の一部に隣接し、かつこれより絶縁されている。ゲート
フィールドは、半導体材料の一部を反転もしくは蓄積す
る役目を果す。これによって、ソース電極とドレイン電
極とが電気的に結合される。

アモルファスシリコン技術は、元来光電池を目的として
開発されたが、近年、この技術のマイクロエレクトロニ
クスへの応用がますます重要となっている。この材料は
、大面積の配列にもっとも適している。理由は、この材
料の製凸における蒸着温度が低いことと、大面積用蒸着
／リソグラフィー装置の人手が容易であることである。

アモルファスシリコンの欠点のひとつは、その電子の移
動度が比較的低いことである。このためトランジスタの
動作速度が制限される。チャネル長（Ｌ）を短縮すれば
、動作速度を改善し、出力電流を増加することが可能で
ある。理由は、チャネルを通過する電子の走行時間はＬ
２　に比例し、出力電流はチャネル長に反比例する（１
／Ｌ）からである。

リソグラフィーによって製造されたアモルファスシリコ
ンのＴＰＴでは、チャネル長は、通常約１０μｍである
。当然ながら、チャネル長は、ＶＬＳＩの製造用に開発
された限界リソグラフィー法を使用すれば、相当短くす
ることが可能である。しかし、この方法は非常に経費が
かさみ、本発明の発明者が目標としている大面１（たと
えば、１フイ一ト平方以上）の場合には実用的ではない
。１ミクロンのフィーチャーサイズを大面積にわたって
正確に維持することは実質的に不可能である。

アモルファスシリコン装置に関してさらに留意すベキ点
は、アモルファスシリコンの電子嘗インド移動度が１０
〜２０ｃＩＩＩ／ボルト・秒であるにもかがわらず、上
記のＴＰＴは、約１ｃ／／ボルト・秒の電界効果移動度
で動作するという点である。これは、材料中に局部的な
テール状態として現れるトラップに起因する。これらの
ＴＰＴのチャネルに生じた電荷のごく一部（約１０〜２
０％）だけがテール状態によって移動キャリヤになる。

フィーチャーサイズが１０μｍであって、ゲートの幅対
長さの比が１０である場合、出力電流は１０〜５０μへ
のオーダーであり、走行時間はｌＯ〜２０Ｖの範囲の駆
動電圧（ＶＯＳ）に対して約１００ｎｓ　であると予測
される。

しかし実際には、切換え速度も回路のキャパシタンスに
よって低下する。電流駆動能力を向上させるためには、
チャネル長を短縮することが必要となる。アモルファス
シリコンは、ＴＦＴ用の半導体材料としてもっとも有望
とされてきたが、その多結晶状態または微結晶状態のシ
リコンも、大面積の用途に製造されて良好な結果をもた
らしている。他のＧｅ５ＧａＡｓ、ＣｄＳなどの半導体
材料も、上記の３種の状態において満足すべき結果を示
している。

縦形でチャネルの短い薄膜トランジスタが、本願と同じ
被壌渡人に譲渡された同時継続出願に開示されている。

この薄膜トランジスタの有効チャネル長は、製造時に使
用されるリソグラフィーによる従来の最小フィーチャー
サイズよりさらに短（なっている。ハック（Ｈａｃｋ）
他の［大電流薄膜トランジスタ（ｌｌｉｇｈ　Ｃｕｒｅ
ｎｔ　Ｔｈ１ｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）　
Ｊという名称であり、１９８８年３月２９日に出願番号
第０７／１７４．６５２号にて米国特許庁に出願された
この同時継続出願は、参考のためその全体を本願に含め
ている。

薄膜アモルファスシリコンセンサや光トランジスタは公
知の技術である。たとえば、光学走査配列のような、ト
ランジスタやセンサを同一の基板上に形成する大面債用
には、互換性のある製造技術を使用できるようにこれら
の素子を構成すると便利である。

したがって本発明の目的は、内部の障壁素子がトランジ
スタ及びセンサ装置双方のオン／オフ電流比を向上させ
る短チヤネル大電流の薄膜トランジスタもしくは高利得
の光センサとして動作する単一の縦形薄膜構造を提供す
ることにある。

本発明の他の目的は、横方向電界を導入してセンサの過
渡応答時間を向上するソース電極構造を提供することに
ある。

本発明は、一つの形態として、ゲート電極層、ゲート誘
電体層、いくつかのフィンガを包含するソース電極、ゲ
ート誘電体層に重なり且つソース電極を少なくとも部分
的に包囲する半導体層、半導体層に隣接しているドレイ
ン電極層を支持する基板を包含する垂直薄膜トランジス
タ及びセンサ装置を提供することにより実現される。障
壁素子が、ドレインフィールドがソース電極に達するこ
とを禁止するためにソース電極と半導体層との間に配置
され、光エネルギーを半導体層へ通過させるために透明
な導電性ドレイン接触層がドレイン電極に重ねられてい
る。

本発明の他の目的、特徴、利益は以下の詳細な説明に加
えて添付図面を参照すれば当業音に明らかになるであろ
う。

第１図に、縦形下部ゲート短チヤネル形の薄膜トランジ
スタ／センサを示す。「縦形」とは、電荷キャリヤの大
部分が移動する主要経路が、半導体層の厚みを通ってゲ
ートフィールドの方向と平行に形成されていることを意
味する。かかる方向は、ゲートフィールドに対して垂直
に延びる半導体層の狭いチャネル内での動きに対向する
方向である。本発明者らは、ソース電極とドレイン電極
との間の電流経路が、リソグラフィーではなく半導体層
の蒸着の厚さによって実質的に決定され、この電流経路
は短いためより大電流を流すことができるという理由か
ら、この垂直配置が好ましいことを見出した。薄膜層の
蒸着技術を使用すれば、数十オングストロームのオーダ
ーで複数層の正確な正角形成が可能であることが知られ
ているので、この縦形トランジスタ構造を採用すれば、
５〜ｌＯμｍ以上のリソグラフィーを使用して１ミクロ
ン以下のチャネル長が得られる。またこの構造によれば
、ゲート電極とドレイン電極とがチャネル長によって分
離されるため、両電極間における絶縁破壊を防止するこ
とができる。

ガラス等で形成された適当な基板１０上に、好ましくは
クロム等の金属からなる導電性のゲート電極層１２（厚
さ約５００〜１０００人）を蒸着によって形成する。電
極層１２上には、窒化シリコン、酸化シリコン、その他
の薄膜絶縁材料からなるゲート誘電体層１４（厚さ約１
００〜５０００人）を形成する。ゲート誘電体層１４上
にはソース電極フィンガ１６を形成する。各フィンガに
は、ｎ゛　にドープされた半導体ストライプ１８　（厚
さ約１００〜５００人）、隣接する層１４、チタン／タ
ングステン合金等からなる上層のソース金属ストライプ
２０（厚さ約１０００〜１０、０００人）、及び障壁素
子２２が含まれる。障壁素子２２は、わずかにｐにドー
プされた（ｐ−）半導体側壁部材（幅約１０００〜５０
００人）として形成される。通常、フィンガは、各幅３
〜５μｍ、中心から中心まで３〜５μｍであるため、リ
ソグラフィーによる標準的なパターン化処理に支障をき
たすことがない。第２図に示すように、半導体ストライ
プ１８と金属ストライプ２０とが電気的に並列な構成と
なるように、ソースフィンガ配列Ａがパターン化されて
いる。真性もしくはわずかにドープされたアモルファス
シリコンのような半導体電荷移動層２４（厚さ約２００
０〜４０．０００人）は、ソース電極フィンガ１６を三
方向から囲んでいる。またｎ゛にドープされ−た半導体
（厚さ約１０００〜２０．０００人）からなるドレイン
電極層２６が、電荷移動層２４上に重なって形成される
。ＩＴＯ等からなる透明で導電性のドレイン金属層２８
（厚さ約５００〜２０００人）、または蒸着されたクロ
ム（１７さ約５０〜１００　人）等からなる薄い半透明
金属層がドレイン電極層上に重なって形成される。もし
くは、トランジスタに使用するようなドレイン金属層（
たとえば厚さ約１０００〜ｉｏ、　ｏｏｏ人のアルミニ
ウムまたはクロム／アルミニウム合金）が、該層内に微
細なパーフオレーションヲ伴ってソースフィンガの間に
パターン化によって形成されて、（たとえば格子もしく
はストライプとして）、光が半導体電荷移動層へ通過で
きるようにする。上記の寸法は、本発明者らが目標とす
る範囲に該当する寸法であるか、もしくは本発明者らが
行なった実験やモデル製作に使用した寸法であって、当
該素子を他の実施例に適用する場合の範囲を限定するこ
とを意図するものではない。

第１図の装置をトランジスタとして動作させる場合、ソ
ース電極とドレイン電極との間には駆動電位が維持され
る。たとえば、ソース電極フィンガ１６は０ボルトに、
ドレイン電極は約１０ボルトに設定される。ゲート電位
は、たとえば−５〜Ｏボルトの低電位（オフ状態）から
、たとえば０〜１０ポルトの高電位（−Ａン状態）へと
切換えられる。

オフ状態では、ｐ−の側壁２２が、ソース電極半導体ス
トライブ１８から半導体７ｒｉ萄移動層２４への電荷キ
ャリアの移動を効果的に抑制する障壁を提供するため、
洩れ電流が発生しない。金ｒＬｊｉストライプ２０と半
導体電荷移動層２４との１ＩｒＪに形成されたショット
キー障壁により、金属ストライブとドレイン電極２６と
の間で直接流れる電流が抑制される。

ゲート電極の電位がオン状態に切換えられると、側壁の
障壁素子２２を貫通してゲートｖ、重体層１４に隣接す
るチャネル部３０（斜線部）が反転され、電流がこの部
位を流れる。電流は、図中の矢印の経路を通って流れる
。すなわち、最初にｎ゛のストライブ１８を横方向に出
て、側壁の障壁素子２２のチャネル部３０を通り、次に
、半導体電荷移動層２４を垂直に通過してドレイン電極
２６へと至る。留意すべき点は、半導体電荷移動層が真
性もしくはわずかにドープされたアモルファスンリコン
からなる場合、電位移動層２４を垂直に通過する電流の
流れは、空間電荷により制限される点である。本実施例
は良好なオン／オフ比を有するが、オン状態の電流は最
適値よりも少ない。理由は、チャネル部３０においてｐ
−にドープされた半導体を通過して移動する電子は、ド
ープされていない材料の場合より低い移動度を有するか
らである。

第１図の装置をセンサとして動作させる場合、ソース電
極とドレイン電極には、上記トランジスタに印加された
電位と同様な駆臥電位が印加される。ただし、ゲー）Ｅ
極には一定の電位が印加される。この一定電位は、トラ
ンジスタの低電位（オフ状態）にほぼ等しく、たとえば
約−５ボルト〜０ボルトである。暗状態（オフ状態）で
は、トランジスタのオフ状態と同様、電流の流れはｐ形
障望の側壁２２によって抑止される。受光状態（オン状
態）では、第３図に示すように、半導体層２４上に照射
された光エネルギー（矢印Ｂ）により、電子−正孔孔（
ｅ及びｈ）が半導体層２４内に生成される。受光によっ
て生成された電子は、ドレイン電極２６へと移動する。

一方、受光によって生成された正孔は、ｐ−側壁の障壁
素子２２をｉ！１通して、ｎ゛のソース電極１８へと至
り、そこでトラップされる。正札がｐ−素子中を通過す
る際、低抵抗経路がこの素子中に形成されるため、この
経路を介して電子がソース電極から外部へと移動する。

電子の寿命は、内部のドレイン−ソース−ドレインから
なる回路を電子が走行する時間より長い。このため、電
子はこの内部回路の近傍を（図示するように）効率的に
何度も流れ続ける。これによって、センサの光導電利得
が向上する。たとえば、受光によって生成された各電子
が、自分で該内部回路を１０回移動するか、もしくは他
の電子に該回路を１０回移動させると、利得は１０とな
る。

この場合、この装置をトランジスタとして動作させる場
合と同様、オン状営における電流の流れは最適ではない
。理由は、チャネル部３０においてｐ−にドープされた
半導体を移動する電子は、ドープされていない材料の場
合より低い移動度を有するからである。しかしながら、
このセンサ装置は、多数のアブリケーンヨンに十分に適
用可能な利得とダイナミックレンジきを有していること
に留意すべきである。

同一の構造をトランジスタ装置とセンサ装置の双方に使
用してよい。これらの装置を含む配列上に不透明なマス
クを形成することによって、トランジスタ装置、センサ
装置をそれぞれ規定できる。

ただし、製造工程において、トランジスタ上に不透明な
金属層を蒸着し、またセンサ上にＩＴＯ層を蒸着するこ
とが可能であることはいうまでもない。

第４図に、光生成された１個の隔離された正孔が２個の
ソース電極フィンガ１６の間の中央に位置している様子
を示す。ソース電極フィンガ（第２図にその構造を示す
）は、並列に接続されているため、すべてのフィンガの
電位は同一であり、正孔をいずれかのフィンガへと駆動
する横方向の電界は存在しない。ある正孔がこの中央の
低電界領域に入ると、正孔は捕集される前に高電界領域
へと徐々に拡散する。このため、第５ａ図と第５ｂ図に
比較して示すように、過渡応答時間は比較的遅くなる。

第５ａ図では光エネルギーパルスを示し、第５ｂ図では
光生成された電流の応答を示す。また、正孔が材料中に
十分長い時間とどまることによって、材料によってトラ
ップされる確率は高められる。復旧時間が極めて長いた
狛、応答時間はさらに長（なる。光エネルギーパルスの
停止後も、移動する正孔によって、信号の立ち下がり部
分で示されるように、電流はミリ秒のオーダーで流れ続
ける。かかる装置もアプリケーションによっては有効で
あろうが、過渡応答時間がマイクロ秒のオーダーにある
ことがより望ましい。

本発明者らは、第６図に示すように、相互にはめ込まれ
た１対のソース電極配列を形成することによって、過渡
応答時間を大幅に短縮することに成功した。配列Ｃには
第一の電位を印加し、配列りには第二の電位を印加する
。かかる電位差は十分に小さいため、装置の動作に悪影
百を及ぼすことはない。たとえば１〜２ボルトのオーダ
ーの電位差は許容される。２個のソース電極配列はほぼ
同一の電圧とするが、ゲート電極の電圧以上に設定され
なければならない。ソース電極フィンガの横方向間隔を
短縮することにより、電位差をさらに小さくすることが
可能である。トランジスタモードで使用すれば、２個の
配列を電気的に接続することができるため、この配列は
第２図に示すソース電極配列とまったく同一の動作を行
なう。

第１図に示す縦形の装置構造では、上記のように、ｐ−
にドープされた側壁の障壁素子が、トランジスタ装置、
センサ装置のいずれの場合にもオン電流を減少させる。

同様な要素が同様な参照番号にプライム符号（°）を付
加して指示された第７図と第８図に、オン電流をそれほ
ど低下させない阻止構造を示す。第７図の装置には、薄
い半導体層３２（厚さ約１００〜２０００人）が含まれ
ている。この半導体層は、真性もしくはわずかにドープ
されたアモルファスシリコン等からなり、ゲート誘電体
層１４°　に重なるように形成されている。ｐで大１に
ドープ（ｐｏ）された側壁の障壁素子３４が半導体層３
２に接して形成されている。ｐ３　障壁素子３４の近接
阻止効果によって、ドレインフィールドがｎｏのソース
電極１８°　に達することを防止し、また同フィールド
が電荷キャリヤを引出すことを防いでいる。ｐｏの障壁
素子３４は、正孔の薄い半導体層３２への流出（ｓｐｉ
ｌｌｏｖｅｒ）　、もしくはこの半導体層からの電子の
空乏（ｄｅｐｌｅｔｉｏｎ）　　による半導体層内の洩
れチャネルをピンチオフする。側壁の障壁素子の附近に
おいて、この層内にｐ形近接障壁領域が誘導される。こ
のｐ形近接障壁領域によって、障壁素子内の電子の移動
が阻止され、装置内におけるオフ状態の洩れ電流が抑止
される。オフ状態の洩れ電流を抑止する他の要因として
は、ｐ＋障壁素子のフィールドプレート効果がある。

この効果は、ソース電極の電位で維持され、ドレインフ
ィールドがソース電極に到達することを防いでいる。

正の電位がゲート電極１２°　に印加されて本形式のト
ランジスタ装置がオンとされると、ゲートフィールドが
シリコン／窒化シリコン境界面における正孔の流出を克
服するにしたがって、蓄積チャネル領域３６（図中斜線
で示す）が形成される。これによって、電子がこの境界
面を自由に通過することができる。同様に、センサ装置
が受光によってオンとされると、半導体層２４゛　　は
電子／正孔対を発生させて導電性となる。光生成された
電子は、ドレイン電極２６゛　　へと移動する。一方、
光生成された正孔は、ｐ形近接障壁領域からｎ・のソー
ス電極１８′　へと移動し、この電極内にトラップされ
る。正孔は、近接障壁領域を通過するにつれて、この領
域内に、電子がソース電極を離れ内部回路内へと至る低
抵抗経路を形成する。

第８図に、シールドプレートもしくはフィールドプレー
トを使用して本発明を実施した一例を示す。この実施例
では、薄い半導体層３２゛　　に欠陥を発生させずにオ
フ状態の洩れ電流を阻止している。

各側壁の障壁素子は、側壁３８及びアウトボードフラン
ジ４０を有する金属被覆層（クロム等）として形成され
ている。側壁３８は、ｎｏのソース電極フィンガ１８゛
の側面を通過する電荷キャリヤを阻止し、フランジは、
薄い半導体層１６゛°内の阻止トンネルすなわちガント
レット（ｇａｕｎｔ　１ｅｔ）３２を規定している。窒
化ンリコンまたはｐ形半導体からなるマスク部材４４は
、金属被覆層の外側に設置され、製造工程でのみ利用さ
れる。すなわち、この部材は、フランジの長さを規定す
ることによってトンネル４２の長さを規定する？＋　［
ｆＪを果す。

所望の阻止効果は、オフ状態において、２￥い半導体層
３２′　　内のトンネルすなわちガントレット領域によ
って提供される。この領域は、ゲート電極層１２”　　
（通常−５ボルト〜０ボルトに維持される）と金属フラ
ンジ４０（通常０ボルトであるソース電極電位に維持さ
れる）との間に位置する。金属フランジは、ソースをド
レイン電位から遮蔽することによりフィールドプレート
として機能する。トランジスタ装置としてのオン状態で
は、切換え電位がゲート電極に印加されると、薄い半導
体層３２゛とゲート誘電体層１４′°との間に境界面領
域が蓄積され、電荷キャリヤが移動することができる導
電性チャネル４６が形成される。センサ装置としてのメ
ン状態では、センサが受光すると、電子／正孔対を発生
させることにより電荷移動層２４゛°が導電性となる。

光生成された電子は、ドレイン電極２６°”へと移動し
、光生成された正札は、トンネル４２を通過してｎ゛の
ソース電極１８′°へと至り、そこでトラップされる。

正孔は、トンネルを通過するにつれて、トンネル内に、
電子がソース電極を離れ内部回路内へと至る低抵抗経路
を形成する。正孔からの電荷も、この領域をゲート電位
から遮蔽する役目を果している。

第９図に、第８図に示したセンサ装置のオン／オフ比を
示す。ここでは異なるゲート電圧に対するオン状態、オ
フ状態の特性曲線を図示している。

本発明者らは、約１０′４光子／　ｃｎｔ　７秒のλ１
度を有するモノクロマチックの赤色ＬＥＤ光源を使用し
た。

この輝度は、約１／１０００　Ａ　Ｍ　１　　（平均周
囲室内光）に相当する。ゲート電圧が約−４ボルトの場
合、オン／オフ比は３桁を若干上回る程度となり、測定
した光利得は約５であった。

第１０図に示すように、別な阻止層を追加すると、セン
サの暗電流をさらに抑制することができる。

この実施例は、第７図の装置の変形であるが、前述のい
ずれの装置にも適用可能である。わずかにドープされた
ｐ形阻止層５０（厚さ約２００　人）が、半導体電荷移
動に！　２４°°°　に重なるように形成される。図で
は、真性もしくはわずかにドープされた半導体（ｒ！−
さ約５００　人）からなる薄い層によって阻止層５０が
ｎ゛のドレイン電極層２６°′°　から隔離されている
。この阻止層は、半導体電荷移動層２４”　’内のいず
れの位置にあってもよい。この実施例の構造によれば、
光センサの性能は向上するが、トランジスタの性能はや
や低下する。

本発明の開示の説明はもっばら例として行なわれたもの
であって、特許請求の範囲の精神と範囲に反することな
くその構造の詳細や各部品の組合せ及び配列に多様な変
更を行なうことができることは自明である。

【図面の簡単な説明】

第１図は本発明による側壁の障壁素子を有するＭｉ　形
’ｆＤｊ　欣）ランジメタ／センサの側面断面図、第２
図は第１図のトランジスタ／センサで使用するソース電
極配列の平面図、第３図は光生成された電子／正孔対の
動きを示す第１図に類似した側面断面図、第４図は２個
の電極フィンガの中心にトラップされた正孔を示す第３
図に類似した側面断面図、第５ａ図は単パルスの照射時
の輝度を示すグラフ図、第５ｂ図は単パルスの照射に反
応したセンサを流れる電流を示すグラフ図、第６図は相
互にはめ込まれた１対のソース電極配列の平面図、第７
図は近接電流障壁手段の一様態を含む第１図のものに類
似した薄膜トランジスタの側面断面図、第８図は近接電
流障壁手段の他の様態を含む第１図のものに類似した薄
膜トランジスタの側面断面図、第９図は第７図の装置に
おける明出力特性と暗出力特性とを示す図、第１Ｏ図は
追加された阻止層を示す第７図に類似した拡大側面断面
図である。 １０：基板　　　　　　　１２：　ゲート電極層１４：
ゲート誘電体層　　１６：ソース電極フィンガ１８：半
導体ストライブ 二ソース金属ストライプ ：障壁素子　　　　　２４ ニドレイン電極層　　２８ ・チャネル部　　　　３２ °障壁ヌー子　　　　　３６ ：側壁　　　　　　　４０ 二トン２、ル　　　　　４４ ：導電性チャネル　　５０ ・半導体電荷移動層 ドレイン金属層 、薄型半導体層 ：蓄線チャネル領域 ゛フラン／ ：マスク部材 ｐ形陽止層

Claims (1)

【特許請求の範囲】
1. １、ゲート電極手段、ゲート誘電体手段、前記ゲート誘
   電体手段に重なるソース電極フィンガを包含するソース
   電極手段、前記ゲート誘電体手段に重なり且つ前記ソー
   ス電極手段を少なくとも部分的に包囲する半導体手段、
   ドレインフィールドが前記ソース電極手段に達すること
   を禁止するために前記ソース電極手段と前記半導体手段
   との間に配置された障壁手段、前記半導体手段に隣接し
   ているドレイン電極手段を支持する基板を包含する薄膜
   トランジスタ及びセンサ装置であって、導電性ドレイン
   接触部材が前記ドレイン電極手段に隣接しており、前記
   導電性ドレイン接触部材を介して光エネルギーを前記半
   導体手段へ通過させ、トランジスタもしくはセンサのい
   ずれかとして選択的に動作させることを特徴とする薄膜
   トランジスタ及びセンサ装置。