JP2635885B2 - 薄膜トランジスタ及びアクティブマトリクス液晶表示装置 - Google Patents
薄膜トランジスタ及びアクティブマトリクス液晶表示装置Info
- Publication number
- JP2635885B2 JP2635885B2 JP14785992A JP14785992A JP2635885B2 JP 2635885 B2 JP2635885 B2 JP 2635885B2 JP 14785992 A JP14785992 A JP 14785992A JP 14785992 A JP14785992 A JP 14785992A JP 2635885 B2 JP2635885 B2 JP 2635885B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor layer
- gate
- light
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 19
- 239000010409 thin film Substances 0.000 title claims description 12
- 239000011159 matrix material Substances 0.000 title claims description 8
- 239000010410 layer Substances 0.000 claims description 122
- 239000004065 semiconductor Substances 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 25
- 238000005215 recombination Methods 0.000 claims description 10
- 230000006798 recombination Effects 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 22
- 239000010408 film Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 7
- 210000004027 cell Anatomy 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Chemical group 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ及び
アクティブマトリクス液晶表示装置に関するものであ
る。具体的には、光の入射によってＴＦＴのソース電極
及びドレイン電極間に流れる光リーク電流を防止するこ
とに関するものである。
アクティブマトリクス液晶表示装置に関するものであ
る。具体的には、光の入射によってＴＦＴのソース電極
及びドレイン電極間に流れる光リーク電流を防止するこ
とに関するものである。
【０００２】
【従来の技術】一般に、薄膜トランジスタを用いたアク
ティブマトリクス液晶表示装置は、それぞれ横方向及び
縦方向に延びる複数の走査線（ゲート線）及び信号線
（データ線）、前記走査線及び信号線の交点における非
線形素子としての薄膜トランジスタ（ＴＦＴ）、前記各
薄膜トランジスタに接続された透明表示電極を有する一
方の透明絶縁性基板、共通電極、カラーフィルタ及び反
射性の金属ブラックマトリクスを有する他方の透明絶縁
性基板、これら２つの透明絶縁性基板の間に保持された
液晶材料、一方の透明絶縁性基板の裏面から他方の透明
絶縁性基板に向う方向に光を照射する光源、前記走査線
に走査電圧を印加する装置、及び前記信号線に信号電圧
を印加する装置を有する。そして、１画素を形成する液
晶セルごとにそれぞれ透明表示電極及びＴＦＴが形成さ
れており、前記走査電圧及び前記信号電圧の大きさによ
って画素ごとの光学特性が変調される。
ティブマトリクス液晶表示装置は、それぞれ横方向及び
縦方向に延びる複数の走査線（ゲート線）及び信号線
（データ線）、前記走査線及び信号線の交点における非
線形素子としての薄膜トランジスタ（ＴＦＴ）、前記各
薄膜トランジスタに接続された透明表示電極を有する一
方の透明絶縁性基板、共通電極、カラーフィルタ及び反
射性の金属ブラックマトリクスを有する他方の透明絶縁
性基板、これら２つの透明絶縁性基板の間に保持された
液晶材料、一方の透明絶縁性基板の裏面から他方の透明
絶縁性基板に向う方向に光を照射する光源、前記走査線
に走査電圧を印加する装置、及び前記信号線に信号電圧
を印加する装置を有する。そして、１画素を形成する液
晶セルごとにそれぞれ透明表示電極及びＴＦＴが形成さ
れており、前記走査電圧及び前記信号電圧の大きさによ
って画素ごとの光学特性が変調される。
【０００３】最近、チャネルとして働く半導体層の上
に、この半導体層がエッチングされるのを防止するチャ
ネル保護絶縁層を形成したＴＦＴが提案された。図７を
参照すると、本発明の発明者が作ったＴＦＴ構造の平面
拡大図及び断面図が示されている。薄膜トランジスタ１
は、前記走査線に接続されガラス基板のような絶縁性基
板２上に形成される遮光性ゲート電極３、該ゲート電極
３を被うゲート絶縁膜４、該ゲート絶縁膜４上に設けら
れチャネルとして動作する半導体層５、該半導体層５の
一部の上に設けられるチャネル保護絶縁膜６、及び前記
信号線に接続され前記半導体層５と電気的に接するソー
ス電極７及びドレイン電極８を含む。ソース電極７及び
ドレイン電極８は、Ａ１のような遮光性の金属層であっ
て、半導体層５との間に良好なオーム性接触を与えるた
めにＮ＋非晶質シリコン層９を有することもできる。半
導体層５の材料として、真性非晶質シリコン（ａ−Ｓ
ｉ）、多結晶シリコン（ｐ−Ｓｉ）、等が使用される。
チャネルの長さを決めるチャネル保護絶縁膜６は、薄い
半導体層５がエッチングされるのを防止するために必要
とされ、窒化膜等によって形成される。従来、光源から
液晶材料を通り他方の透明性絶縁基板の内面で反射して
透明な窒化膜を通る表面からの入射光によって真性非晶
質シリコンの半導体層５内にリーク電流が発生すること
が知られている。これは、真性非晶質シリコン層内に光
が入射すると、正孔及び電子が発生するからである。Ｔ
ＦＴがＯＮの時には、このリーク電流は問題とならな
い。しかしながら、ＴＦＴがＯＦＦ時にソース及びドレ
イン電極間にリーク電流が流れると、液晶に印加される
電圧が変化しその結果表示品質を著しく劣化させる。
に、この半導体層がエッチングされるのを防止するチャ
ネル保護絶縁層を形成したＴＦＴが提案された。図７を
参照すると、本発明の発明者が作ったＴＦＴ構造の平面
拡大図及び断面図が示されている。薄膜トランジスタ１
は、前記走査線に接続されガラス基板のような絶縁性基
板２上に形成される遮光性ゲート電極３、該ゲート電極
３を被うゲート絶縁膜４、該ゲート絶縁膜４上に設けら
れチャネルとして動作する半導体層５、該半導体層５の
一部の上に設けられるチャネル保護絶縁膜６、及び前記
信号線に接続され前記半導体層５と電気的に接するソー
ス電極７及びドレイン電極８を含む。ソース電極７及び
ドレイン電極８は、Ａ１のような遮光性の金属層であっ
て、半導体層５との間に良好なオーム性接触を与えるた
めにＮ＋非晶質シリコン層９を有することもできる。半
導体層５の材料として、真性非晶質シリコン（ａ−Ｓ
ｉ）、多結晶シリコン（ｐ−Ｓｉ）、等が使用される。
チャネルの長さを決めるチャネル保護絶縁膜６は、薄い
半導体層５がエッチングされるのを防止するために必要
とされ、窒化膜等によって形成される。従来、光源から
液晶材料を通り他方の透明性絶縁基板の内面で反射して
透明な窒化膜を通る表面からの入射光によって真性非晶
質シリコンの半導体層５内にリーク電流が発生すること
が知られている。これは、真性非晶質シリコン層内に光
が入射すると、正孔及び電子が発生するからである。Ｔ
ＦＴがＯＮの時には、このリーク電流は問題とならな
い。しかしながら、ＴＦＴがＯＦＦ時にソース及びドレ
イン電極間にリーク電流が流れると、液晶に印加される
電圧が変化しその結果表示品質を著しく劣化させる。
【０００４】そこで、本発明の発明者らは、リーク電流
がＴＦＴ内のどの経路を流れるかを追及するために、次
のような実験を行った。まず、暗箱にＴＦＴが設置さ
れ、ＴＦＴのオフ時の電流（Ｉｏｆｆ）が測定された。
このオフ電流は、通常のサイズのＴＦＴでは１０-12Ａ
程度である。次に、幅の狭いスリット状の光を図８に示
す位置Ｐ１から順に位置Ｐ１０まで移動させることによ
り、ソース電極及びドレイン電極間のオフ電流が測定さ
れた。図８は、この実験結果を示している。横軸は位
置、縦軸はオフ電流を示している。オフ電流Ｉｏｆｆの
値は、対数値で表されている。また、このオフ電流の値
は、投射する光の強度に依存する値であるので、任意目
盛りで表されているが、Ｉｏｆｆ＝０は１０-12Ａ、Ｉ
ｏｆｆ＝１は１０-11Ａ程度である。位置Ｐ６におい
て、オフ電流は約１桁増加したが、位置Ｐ１及びＰ９に
おけるオフ電流は低い値を示した。
がＴＦＴ内のどの経路を流れるかを追及するために、次
のような実験を行った。まず、暗箱にＴＦＴが設置さ
れ、ＴＦＴのオフ時の電流（Ｉｏｆｆ）が測定された。
このオフ電流は、通常のサイズのＴＦＴでは１０-12Ａ
程度である。次に、幅の狭いスリット状の光を図８に示
す位置Ｐ１から順に位置Ｐ１０まで移動させることによ
り、ソース電極及びドレイン電極間のオフ電流が測定さ
れた。図８は、この実験結果を示している。横軸は位
置、縦軸はオフ電流を示している。オフ電流Ｉｏｆｆの
値は、対数値で表されている。また、このオフ電流の値
は、投射する光の強度に依存する値であるので、任意目
盛りで表されているが、Ｉｏｆｆ＝０は１０-12Ａ、Ｉ
ｏｆｆ＝１は１０-11Ａ程度である。位置Ｐ６におい
て、オフ電流は約１桁増加したが、位置Ｐ１及びＰ９に
おけるオフ電流は低い値を示した。
【０００５】位置Ｐ１では、製造過程においてソース電
極及びゲート電極を形成するためのマスクの重ね合わせ
マージンが必要なので、チャネル保護絶縁膜６上にソー
ス電極７及びドレイン電極８が約２乃至３μｍ程度延設
されており、そしてこの距離が正孔−電子再結合距離、
即ち約１μｍよりも長い。従って、位置Ｐ１に光のスリ
ットが位置付けられる場合、前記ソース電極７及びドレ
イン電極８によって遮光された半導体領域では正孔−電
子は励起されず、前記ソース電極７及びドレイン電極８
によって遮光されていない半導体領域で正孔−電子が励
起されるが、この正孔−電子はソース電極７又はドレイ
ン電極８に到達する前に再結合し消滅するので、ソース
電極７及びドレイン電極８間でリーク電流は非常に小さ
い。この非常に小さい電流は暗電流であり、ＴＦＴの動
作に影響を与えない。位置Ｐ９では、光のスリットはソ
ース電極７及びドレイン電極８のエッジから、正孔及び
電子を再結合させる距離よりも長い距離だけ離れて位置
付けられているので、光のスリットが当る半導体領域に
おいて正孔−電子が励起されたとしても、この正孔−電
子はソース電極７及びドレイン電極８に到達する前に再
結合し、そして消滅し、その結果ソース電極７及びドレ
イン電極８間でリーク電流は非常に小さい。位置Ｐ６で
は、ソース電極７及びドレイン電極８のエッジが半導体
層５のエッジに重なっている。光のスリットが正孔−電
子再結合距離内にある位置Ｐ６に位置付けられる場合、
ソース電極７及びドレイン電極８によって遮光されてお
らずかつチャネル保護絶縁膜６に覆われていない、Ｙ１
及びＹ２の間の半導体領域の垂直壁並びにＹ３及びＹ４
の間の半導体領域の垂直壁において励起された正孔−電
子は、直ちにソース電極７及びドレイン電極８へ到達
し、またＹ２−Ｙ３間は入射光によって励起された正孔
−電子が存在するので、ドレイン電極８とソース電極７
との間にリーク電流の経路が形成される。
極及びゲート電極を形成するためのマスクの重ね合わせ
マージンが必要なので、チャネル保護絶縁膜６上にソー
ス電極７及びドレイン電極８が約２乃至３μｍ程度延設
されており、そしてこの距離が正孔−電子再結合距離、
即ち約１μｍよりも長い。従って、位置Ｐ１に光のスリ
ットが位置付けられる場合、前記ソース電極７及びドレ
イン電極８によって遮光された半導体領域では正孔−電
子は励起されず、前記ソース電極７及びドレイン電極８
によって遮光されていない半導体領域で正孔−電子が励
起されるが、この正孔−電子はソース電極７又はドレイ
ン電極８に到達する前に再結合し消滅するので、ソース
電極７及びドレイン電極８間でリーク電流は非常に小さ
い。この非常に小さい電流は暗電流であり、ＴＦＴの動
作に影響を与えない。位置Ｐ９では、光のスリットはソ
ース電極７及びドレイン電極８のエッジから、正孔及び
電子を再結合させる距離よりも長い距離だけ離れて位置
付けられているので、光のスリットが当る半導体領域に
おいて正孔−電子が励起されたとしても、この正孔−電
子はソース電極７及びドレイン電極８に到達する前に再
結合し、そして消滅し、その結果ソース電極７及びドレ
イン電極８間でリーク電流は非常に小さい。位置Ｐ６で
は、ソース電極７及びドレイン電極８のエッジが半導体
層５のエッジに重なっている。光のスリットが正孔−電
子再結合距離内にある位置Ｐ６に位置付けられる場合、
ソース電極７及びドレイン電極８によって遮光されてお
らずかつチャネル保護絶縁膜６に覆われていない、Ｙ１
及びＹ２の間の半導体領域の垂直壁並びにＹ３及びＹ４
の間の半導体領域の垂直壁において励起された正孔−電
子は、直ちにソース電極７及びドレイン電極８へ到達
し、またＹ２−Ｙ３間は入射光によって励起された正孔
−電子が存在するので、ドレイン電極８とソース電極７
との間にリーク電流の経路が形成される。
【０００６】このように、本発明の発明者は、半導体層
５と夫々重なるソース電極のエッジ及びドレイン電極の
エッジから正孔−電子再結合距離内にある半導体層５の
領域で発生してソース電極及びドレイン電極に到達する
正孔及び電子が、ＴＦＴのオフ時の大きなリーク電流の
原因であることを見い出した。
５と夫々重なるソース電極のエッジ及びドレイン電極の
エッジから正孔−電子再結合距離内にある半導体層５の
領域で発生してソース電極及びドレイン電極に到達する
正孔及び電子が、ＴＦＴのオフ時の大きなリーク電流の
原因であることを見い出した。
【０００７】従来のリーク電流を防止する第１の技術
は、半導体層全体に対する光の投影を遮断するものであ
り、例えば、特開昭５９−１１７２６７号は、ＴＦＴの
ソース及びドレイン電極間のチャネル領域上にこの領域
よりも大きな面積の余分の光遮断膜を形成することを開
示する。しかしながら、この技術を用いると、光遮断膜
形成のための工程が必要となり工程数が増加するため、
歩留りが低下するという欠点を有する。
は、半導体層全体に対する光の投影を遮断するものであ
り、例えば、特開昭５９−１１７２６７号は、ＴＦＴの
ソース及びドレイン電極間のチャネル領域上にこの領域
よりも大きな面積の余分の光遮断膜を形成することを開
示する。しかしながら、この技術を用いると、光遮断膜
形成のための工程が必要となり工程数が増加するため、
歩留りが低下するという欠点を有する。
【０００８】第２の技術は、特開平３−８５７６７号に
示されており、ここでは、ＴＦＴがＯＦＦの時に、入射
光によって発生された正孔及び電子を再結合させて消失
させる働きをする余分の厚い半導体層が、ＴＦＴのチャ
ネルとして動作する半導体層とソース・ドレイン電極と
の間に設けられている。ＴＦＴがＯＮの時には、ソース
電極から前記余分の半導体層に多量の電子が注入されて
導通路を形成する。この技術においても工程数が増加
し、歩留りの低下を招く。
示されており、ここでは、ＴＦＴがＯＦＦの時に、入射
光によって発生された正孔及び電子を再結合させて消失
させる働きをする余分の厚い半導体層が、ＴＦＴのチャ
ネルとして動作する半導体層とソース・ドレイン電極と
の間に設けられている。ＴＦＴがＯＮの時には、ソース
電極から前記余分の半導体層に多量の電子が注入されて
導通路を形成する。この技術においても工程数が増加
し、歩留りの低下を招く。
【０００９】
【発明が解決しようとする課題】本発明の目的は、表示
品質の高いＴＦＴアクティブマトリクス液晶表示装置を
提供することである。
品質の高いＴＦＴアクティブマトリクス液晶表示装置を
提供することである。
【００１０】本発明の他の目的は、半導体層への入射光
に起因するリーク電流の経路を断つことによって、リー
ク電流を防止する方法を提供することである。
に起因するリーク電流の経路を断つことによって、リー
ク電流を防止する方法を提供することである。
【００１１】本発明の他の目的は、新たな工程を必要と
せず、従来の構成要素の構造変更のみによるリーク電流
の削減方法を提供することである。
せず、従来の構成要素の構造変更のみによるリーク電流
の削減方法を提供することである。
【００１２】
【課題を解決するための手段】本発明に従う薄膜トラン
ジスタは、絶縁性透明基板上に形成された遮光性ゲート
電極、ゲート電極の上に形成されたゲート絶縁層、ゲー
ト絶縁層上に形成された半導体層、並びにチャネル領域
を規定するように半導体層に接続された遮光性のソース
電極及びドレイン電極を有し、ソース電極及びドレイン
電極の少なくも一方の電極のエッジのうち半導体層と重
なる全てのエッジから、正孔−電子再結合距離よりも長
い距離に亘って絶縁層が一方の電極及び半導体層の間に
形成されている。そして絶縁層は、半導体層のチャネル
領域の上に延長されている。
ジスタは、絶縁性透明基板上に形成された遮光性ゲート
電極、ゲート電極の上に形成されたゲート絶縁層、ゲー
ト絶縁層上に形成された半導体層、並びにチャネル領域
を規定するように半導体層に接続された遮光性のソース
電極及びドレイン電極を有し、ソース電極及びドレイン
電極の少なくも一方の電極のエッジのうち半導体層と重
なる全てのエッジから、正孔−電子再結合距離よりも長
い距離に亘って絶縁層が一方の電極及び半導体層の間に
形成されている。そして絶縁層は、半導体層のチャネル
領域の上に延長されている。
【００１３】
【実施例】アクティブマトリクス液晶表示装置は、２つ
の透明絶縁基板及びこれらの間に支持されている液晶材
料を有する。一方の透明絶縁基板上には、水平方向に配
列された複数のゲート線、垂直方向に配列された複数の
信号線並びにゲート線及び信号線の各交点に形成された
液晶表示セルを有する。他方の透明絶縁基板上には共通
電極が形成される。ゲート信号源がゲート線に接続され
てゲート信号を印加し、そしてデータ信号源が信号線に
接続されてデータ信号を信号線に印加する。図１は、本
発明に従う完成された液晶表示セルの第１実施例の構造
の平面及び断面を示す。上記他方の透明基板は、これが
この分野で周知であるので示されていない。液晶表示セ
ルはゲート線及び信号線の各交点に形成されそして薄膜
トランジスタ（ＴＦＴ）１及び表示電極１０を有する。
図２に液晶表示セルの等価回路が示されている。ゲート
線にゲートパルスが印加されそして信号線に例えば＋Ｖ
のデータ信号が印加されると、ＴＦＴ１がターン・オン
されてデータ信号＋Ｖが表示電極１０に印加されて表示
を行なう。データ信号＋Ｖは１フレームの間貯蔵コンデ
ンサＣＳに貯蔵され、その結果表示は１フレームの間維
持される。貯蔵コンデンサＣＳは図１に示されていな
い。再び図１の断面構造を参照すると、ＴＦＴ１は透明
絶縁性基板例えばガラス基板２の表面に形成された遮光
性ゲート電極３、酸化シリコン又は窒化シリコン等のゲ
ート絶縁層４、ＴＦＴのチャネル領域を形成する真性非
晶質シリコン、多結晶シリコン等の半導体層５、チャネ
ルの上に形成されたチャネル保護絶縁層６、半導体層５
の両端に接続されたソース電極７及びドレイン電極９、
ソース電極７及びドレイン電極８と半導体層５の間に形
成されたＮ+非晶質シリコン層９、並びに保護層１１を
有する。図１のガラス基板１の背面には光源が設けられ
ており、上方に向う光を生じる。光源はこの分野で周知
であるので示されていない。
の透明絶縁基板及びこれらの間に支持されている液晶材
料を有する。一方の透明絶縁基板上には、水平方向に配
列された複数のゲート線、垂直方向に配列された複数の
信号線並びにゲート線及び信号線の各交点に形成された
液晶表示セルを有する。他方の透明絶縁基板上には共通
電極が形成される。ゲート信号源がゲート線に接続され
てゲート信号を印加し、そしてデータ信号源が信号線に
接続されてデータ信号を信号線に印加する。図１は、本
発明に従う完成された液晶表示セルの第１実施例の構造
の平面及び断面を示す。上記他方の透明基板は、これが
この分野で周知であるので示されていない。液晶表示セ
ルはゲート線及び信号線の各交点に形成されそして薄膜
トランジスタ（ＴＦＴ）１及び表示電極１０を有する。
図２に液晶表示セルの等価回路が示されている。ゲート
線にゲートパルスが印加されそして信号線に例えば＋Ｖ
のデータ信号が印加されると、ＴＦＴ１がターン・オン
されてデータ信号＋Ｖが表示電極１０に印加されて表示
を行なう。データ信号＋Ｖは１フレームの間貯蔵コンデ
ンサＣＳに貯蔵され、その結果表示は１フレームの間維
持される。貯蔵コンデンサＣＳは図１に示されていな
い。再び図１の断面構造を参照すると、ＴＦＴ１は透明
絶縁性基板例えばガラス基板２の表面に形成された遮光
性ゲート電極３、酸化シリコン又は窒化シリコン等のゲ
ート絶縁層４、ＴＦＴのチャネル領域を形成する真性非
晶質シリコン、多結晶シリコン等の半導体層５、チャネ
ルの上に形成されたチャネル保護絶縁層６、半導体層５
の両端に接続されたソース電極７及びドレイン電極９、
ソース電極７及びドレイン電極８と半導体層５の間に形
成されたＮ+非晶質シリコン層９、並びに保護層１１を
有する。図１のガラス基板１の背面には光源が設けられ
ており、上方に向う光を生じる。光源はこの分野で周知
であるので示されていない。
【００１４】この第１実施例においては、ＴＦＴ１のソ
ース電極７及びドレイン電極８のエッジのうち、半導体
層５と重なる全てのエッジから正孔−電子再結合距離よ
りも長い距離Ｄに亘って絶縁層６が、ソース電極７と半
導体層５との間そしてドレイン電極８と半導体層５との
間に形成されている。更に具体的に説明すると、ソース
電極７のエッジのうち半導体層５と重なる全てのエッジ
は７１、７２及び７３であり、そしてドレイン電極８の
エッジのうち半導体層５と重なる全てのエッジは８１、
８２及び８３である。図１の断面Ａ−Ａにエッジ８２及
び７２が示されている。ＴＦＴ１がオフの間に、矢印１
５の方向に光が照射されると、半導体層５のうち遮光性
ソース及びドレイン電極７及び８により覆われていない
領域１２に正孔及び電子が励起されそしてソース電極７
及び半導体層５の接続領域並びにドレイン電極８及び半
導体層５の接続領域に向って移動する。しかしながらこ
れらの領域と領域１２との間の距離Ｄに亘って絶縁層６
が半導体層５及びソース電極７の間そして半導体層５及
びドレイン電極８の間に設けられており、その結果正孔
及び電子は距離Ｄ内で再結合してソース電極７及びドレ
イン電極８に到達しない。
ース電極７及びドレイン電極８のエッジのうち、半導体
層５と重なる全てのエッジから正孔−電子再結合距離よ
りも長い距離Ｄに亘って絶縁層６が、ソース電極７と半
導体層５との間そしてドレイン電極８と半導体層５との
間に形成されている。更に具体的に説明すると、ソース
電極７のエッジのうち半導体層５と重なる全てのエッジ
は７１、７２及び７３であり、そしてドレイン電極８の
エッジのうち半導体層５と重なる全てのエッジは８１、
８２及び８３である。図１の断面Ａ−Ａにエッジ８２及
び７２が示されている。ＴＦＴ１がオフの間に、矢印１
５の方向に光が照射されると、半導体層５のうち遮光性
ソース及びドレイン電極７及び８により覆われていない
領域１２に正孔及び電子が励起されそしてソース電極７
及び半導体層５の接続領域並びにドレイン電極８及び半
導体層５の接続領域に向って移動する。しかしながらこ
れらの領域と領域１２との間の距離Ｄに亘って絶縁層６
が半導体層５及びソース電極７の間そして半導体層５及
びドレイン電極８の間に設けられており、その結果正孔
及び電子は距離Ｄ内で再結合してソース電極７及びドレ
イン電極８に到達しない。
【００１５】図１の断面Ｂ−Ｂにドレイン電極８のエッ
ジ８１及び８３が示されている。ＴＦＴ１がオフの間に
矢印１５の方向に光が照射されると、半導体層５のうち
遮光性ドレイン電極８により覆われていない領域１３及
び１４に正孔及び電子が発生され、そしてドレイン領域
８及び半導体層５の接続領域に向って移動する。しかし
ながら、この接続領域と領域１３及び１４との間の距離
Ｄに亘って絶縁層６が半導体層５及びドレイン電極８の
間に設けられており、その結果正孔及び電子は、距離Ｄ
内で再結合してドレイン電極８に到達しない。ソース電
極７も同様な断面を有し、そして上と同じ効果が達成さ
れる。このように、ＴＦＴ１のソース電極７及びドレイ
ン電極８のエッジのうち半導体層５と重なる全エッジ即
ち７１、７２及び７３並びに８１、８２及び８３から正
孔−電子再結合距離よりも長い距離Ｄに亘って絶縁層６
が、ソース電極７と半導体層５との間そしてドレイン電
極８と半導体層５との間に形成されているのでＴＦＴ１
がオフの間のソース電極７及びドレイン電極８の間のリ
ーク電流は防止される。ソース及びドレイン電極７及び
８に１０−１５Ｖの電圧が印加される場合には、正孔−
電子再結合距離は１μｍよりも短かいので距離Ｄはこの
距離よりも長くなるように選択される。
ジ８１及び８３が示されている。ＴＦＴ１がオフの間に
矢印１５の方向に光が照射されると、半導体層５のうち
遮光性ドレイン電極８により覆われていない領域１３及
び１４に正孔及び電子が発生され、そしてドレイン領域
８及び半導体層５の接続領域に向って移動する。しかし
ながら、この接続領域と領域１３及び１４との間の距離
Ｄに亘って絶縁層６が半導体層５及びドレイン電極８の
間に設けられており、その結果正孔及び電子は、距離Ｄ
内で再結合してドレイン電極８に到達しない。ソース電
極７も同様な断面を有し、そして上と同じ効果が達成さ
れる。このように、ＴＦＴ１のソース電極７及びドレイ
ン電極８のエッジのうち半導体層５と重なる全エッジ即
ち７１、７２及び７３並びに８１、８２及び８３から正
孔−電子再結合距離よりも長い距離Ｄに亘って絶縁層６
が、ソース電極７と半導体層５との間そしてドレイン電
極８と半導体層５との間に形成されているのでＴＦＴ１
がオフの間のソース電極７及びドレイン電極８の間のリ
ーク電流は防止される。ソース及びドレイン電極７及び
８に１０−１５Ｖの電圧が印加される場合には、正孔−
電子再結合距離は１μｍよりも短かいので距離Ｄはこの
距離よりも長くなるように選択される。
【００１６】図３を参照すると、ここには第１実施例の
構造を製造するための工程が示されている。図３は図１
の線Ａ−Ａにより示される断面を示す。ガラス基板２上
にモリブデン／タンタル合金（Ｍｏ／Ｔａ）が付着さ
れ、図１のゲート線及びゲート電極の形のマスクを用い
てエッチングされることによって、ガラス基板上にゲー
ト線及びゲート電極３が形成される（図３（ａ））。次
に、ゲート絶縁膜（酸化膜）４、真性非晶質シリコン
（ｉ／ａ−Ｓｉ）半導体層５及びチャネル保護絶縁膜
（窒化膜）６が、全面付着される（図３（ｂ））。図１
のチャネル保護絶縁膜６の形のマスクを用いてエッチン
グすることによりチャネル保護絶縁層６が形成される
（図３（ｃ））。Ｎ＋非晶質シリコン層９が、前記チャ
ネル保護絶縁膜６が形成された基板の全面に付着される
（図３（ｄ））。そして、図３の工程（ｅ）において、
図５の太い線で示されたマスク５０を用いてエッチング
することによりＮ+非晶質シリコン層９及び半導体層５
が形成される。Ｎ+非晶質シリコン層９はマスク５０の
形にエッチングされる。しかしながら、半導体層５の上
にはチャネル保護絶縁層６が存在してそしてこれがマス
クとして働くので、半導体層５は図５に示すようにエッ
チングされる。マスク５０のエッジ５１はチャネル保護
絶縁層６のエッジ５２を越えてはならない。もしもエッ
ジ５１がエッジ５２を越えると、電極のエッジにおいて
半導体層５からＮ+非晶質シリコン層９を経て電極に至
る導電路が形成されてリーク電流の通路が発生される。
透明表示電極の材料であるＩＴＯ（インジウム・ティン
・オキサイド）が全面に付着され（図３（ｆ））、そし
てマスクを用いたエッチングによって、表示電極１０が
形成される（図３（ｇ））。
構造を製造するための工程が示されている。図３は図１
の線Ａ−Ａにより示される断面を示す。ガラス基板２上
にモリブデン／タンタル合金（Ｍｏ／Ｔａ）が付着さ
れ、図１のゲート線及びゲート電極の形のマスクを用い
てエッチングされることによって、ガラス基板上にゲー
ト線及びゲート電極３が形成される（図３（ａ））。次
に、ゲート絶縁膜（酸化膜）４、真性非晶質シリコン
（ｉ／ａ−Ｓｉ）半導体層５及びチャネル保護絶縁膜
（窒化膜）６が、全面付着される（図３（ｂ））。図１
のチャネル保護絶縁膜６の形のマスクを用いてエッチン
グすることによりチャネル保護絶縁層６が形成される
（図３（ｃ））。Ｎ＋非晶質シリコン層９が、前記チャ
ネル保護絶縁膜６が形成された基板の全面に付着される
（図３（ｄ））。そして、図３の工程（ｅ）において、
図５の太い線で示されたマスク５０を用いてエッチング
することによりＮ+非晶質シリコン層９及び半導体層５
が形成される。Ｎ+非晶質シリコン層９はマスク５０の
形にエッチングされる。しかしながら、半導体層５の上
にはチャネル保護絶縁層６が存在してそしてこれがマス
クとして働くので、半導体層５は図５に示すようにエッ
チングされる。マスク５０のエッジ５１はチャネル保護
絶縁層６のエッジ５２を越えてはならない。もしもエッ
ジ５１がエッジ５２を越えると、電極のエッジにおいて
半導体層５からＮ+非晶質シリコン層９を経て電極に至
る導電路が形成されてリーク電流の通路が発生される。
透明表示電極の材料であるＩＴＯ（インジウム・ティン
・オキサイド）が全面に付着され（図３（ｆ））、そし
てマスクを用いたエッチングによって、表示電極１０が
形成される（図３（ｇ））。
【００１７】次に、アルミニウムが全面付着される（図
３（ｈ））。前記アルミニウムがマスクを用いてエッチ
ングされ、図１のソース電極７及びドレイン電極８が形
成される（図３（ｉ））。このソース電極７を介して、
前記表示電極１０がＴＦＴに接続される。最後に、前記
ソース電極７及びドレイン電極８をマスクとして用い
て、これら電極に覆われていないＮ＋非晶質シリコン層
９がエッチングされ（図３（ｊ））、窒化膜等の保護膜
１１が全面付着されて、更に配向層（図示せず）が附着
される。図３（Ｊ）の工程において、半導体層５の上に
チャネル保護絶縁層６が存在するので半導体層５はエッ
チングされない。図４は、本発明に従う完成された液晶
表示セルの第２実施例の構造の平面及び断面を示す。Ｔ
ＦＴ１がオフの時にソース電極７及びドレイン電極８の
間を流れるリーク電流を防止するためには、リーク電流
通路を少なくとも１箇所で切断すればよいので、第２実
施例では、ＴＦＴ１の一方の電極例えばドレイン電極８
のエッジのうち半導体層５と重なる全てのエッジ８１、
８２及び８３から正孔−電子再結合距離よりも長い距離
Ｄに亘って絶縁層６が、ドレイン電極８及び半導体層５
との間に形成されている。図４では図１と同じ参照数字
が用いられている。ＴＦＴ１がオフの間に矢印１５の方
向に光が照射されると、ドレイン電極８に隣接する半導
体層５のうち遮光性のドレイン電極８により覆われてい
ない領域１２、１３及び１４に正孔及び電子が発生さ
れ、そしてドレイン電極８及び半導体層５の接続領域に
向って移動する。しかしながら、この接続領域と領域１
２、１３及び１４との間の距離Ｄに亘って絶縁層６が半
導体層５及びドレイン電極８の間に形成されており、そ
の結果正孔及び電子は距離Ｄ内で再結合してドレイン電
極に到達せず従ってリーク電流は流れない。
３（ｈ））。前記アルミニウムがマスクを用いてエッチ
ングされ、図１のソース電極７及びドレイン電極８が形
成される（図３（ｉ））。このソース電極７を介して、
前記表示電極１０がＴＦＴに接続される。最後に、前記
ソース電極７及びドレイン電極８をマスクとして用い
て、これら電極に覆われていないＮ＋非晶質シリコン層
９がエッチングされ（図３（ｊ））、窒化膜等の保護膜
１１が全面付着されて、更に配向層（図示せず）が附着
される。図３（Ｊ）の工程において、半導体層５の上に
チャネル保護絶縁層６が存在するので半導体層５はエッ
チングされない。図４は、本発明に従う完成された液晶
表示セルの第２実施例の構造の平面及び断面を示す。Ｔ
ＦＴ１がオフの時にソース電極７及びドレイン電極８の
間を流れるリーク電流を防止するためには、リーク電流
通路を少なくとも１箇所で切断すればよいので、第２実
施例では、ＴＦＴ１の一方の電極例えばドレイン電極８
のエッジのうち半導体層５と重なる全てのエッジ８１、
８２及び８３から正孔−電子再結合距離よりも長い距離
Ｄに亘って絶縁層６が、ドレイン電極８及び半導体層５
との間に形成されている。図４では図１と同じ参照数字
が用いられている。ＴＦＴ１がオフの間に矢印１５の方
向に光が照射されると、ドレイン電極８に隣接する半導
体層５のうち遮光性のドレイン電極８により覆われてい
ない領域１２、１３及び１４に正孔及び電子が発生さ
れ、そしてドレイン電極８及び半導体層５の接続領域に
向って移動する。しかしながら、この接続領域と領域１
２、１３及び１４との間の距離Ｄに亘って絶縁層６が半
導体層５及びドレイン電極８の間に形成されており、そ
の結果正孔及び電子は距離Ｄ内で再結合してドレイン電
極に到達せず従ってリーク電流は流れない。
【００１８】第２実施例の構造を製造するための工程を
第３図を参照して説明する。図３の工程（ａ）におい
て、ガラス基板２の上にモリブデン／タンタル（Ｍｏ／
Ｔａ）が附着され、図４のゲート線及びゲート電極３の
形のマスクを用いることによりゲート線及びゲート電極
３が形成される。図３の工程（ｂ）において、ゲート絶
縁層（酸化膜）４、真性非晶質シリコン（ｉ／ａ−Ｓ
ｉ）半導体層５及びチャネル保護絶縁層（窒化膜）６が
全面に附着される。図３の工程（ｃ）において、図４の
絶縁層６の形のマスクを用いることにより絶縁層がエッ
チングされて、図４のチャネル保護絶縁層６が形成され
る。ドレイン電極８を半導体層５に電気時に接続するた
めに開口が絶縁層６に形成される。この開口の断面は図
４の断面Ａ−Ａ及び断面Ｂ−Ｂを示す図において示され
ている。図３の工程（ｄ）において、Ｎ+非晶質シリコ
ン層９が附着される。そして図３の工程（ｅ）におい
て、図６の太い線で示されたマスク６０を用いてエッチ
ングすることによりＮ+非晶質シリコン層９及び半導体
層５が形成される。Ｎ+非晶質シリコン層９はマスク６
０の形にエッチングされる。しかしながら、半導体層５
の上にはチャネル保護絶縁層６が存在してそしてこれが
マスクとして働くので、半導体層５は図６に示すように
エッチングされる。マスク６０のエッジ６１はチャネル
保護絶縁層６のエッジ６２を越えてはならない。もしも
エッジ６１がエッジ６２を越えると、ドレイン電極８の
エッジにおいて半導体層５からＮ+非晶質シリコン層９
を経てドレイン電極８に至る導電路が形成されてリーク
電流の通路が発生される。
第３図を参照して説明する。図３の工程（ａ）におい
て、ガラス基板２の上にモリブデン／タンタル（Ｍｏ／
Ｔａ）が附着され、図４のゲート線及びゲート電極３の
形のマスクを用いることによりゲート線及びゲート電極
３が形成される。図３の工程（ｂ）において、ゲート絶
縁層（酸化膜）４、真性非晶質シリコン（ｉ／ａ−Ｓ
ｉ）半導体層５及びチャネル保護絶縁層（窒化膜）６が
全面に附着される。図３の工程（ｃ）において、図４の
絶縁層６の形のマスクを用いることにより絶縁層がエッ
チングされて、図４のチャネル保護絶縁層６が形成され
る。ドレイン電極８を半導体層５に電気時に接続するた
めに開口が絶縁層６に形成される。この開口の断面は図
４の断面Ａ−Ａ及び断面Ｂ−Ｂを示す図において示され
ている。図３の工程（ｄ）において、Ｎ+非晶質シリコ
ン層９が附着される。そして図３の工程（ｅ）におい
て、図６の太い線で示されたマスク６０を用いてエッチ
ングすることによりＮ+非晶質シリコン層９及び半導体
層５が形成される。Ｎ+非晶質シリコン層９はマスク６
０の形にエッチングされる。しかしながら、半導体層５
の上にはチャネル保護絶縁層６が存在してそしてこれが
マスクとして働くので、半導体層５は図６に示すように
エッチングされる。マスク６０のエッジ６１はチャネル
保護絶縁層６のエッジ６２を越えてはならない。もしも
エッジ６１がエッジ６２を越えると、ドレイン電極８の
エッジにおいて半導体層５からＮ+非晶質シリコン層９
を経てドレイン電極８に至る導電路が形成されてリーク
電流の通路が発生される。
【００１９】図３の工程（ｆ）において、透明表示電極
の材料であるＩＴＯ（インジウム・ティン・オキサイ
ド）が全面に附着される。図３の工程（ｇ）において、
マスクを用いてエッチングすることにより表示電極１０
が形成される。図３の工程（ｈ）において、アルミニウ
ムが附着される。図３の工程（ｉ）において、図４のド
レイン電極８及びソース電極７の形のマスクを用いるこ
とによりアルミニウムがエッチングされて、ドレイン電
極８及びソース電極７が形成される。そして図３の工程
（ｊ）において、ドレイン電極８及びソース電極７をマ
スクとして用いることにより、これら電極により覆われ
ていないＮ+非晶質シリコン層９及び半導体層５がエッ
チングされる。そして窒化膜等の保護膜１１が附着さ
れ、そして配向層（図示せず）が附着される。
の材料であるＩＴＯ（インジウム・ティン・オキサイ
ド）が全面に附着される。図３の工程（ｇ）において、
マスクを用いてエッチングすることにより表示電極１０
が形成される。図３の工程（ｈ）において、アルミニウ
ムが附着される。図３の工程（ｉ）において、図４のド
レイン電極８及びソース電極７の形のマスクを用いるこ
とによりアルミニウムがエッチングされて、ドレイン電
極８及びソース電極７が形成される。そして図３の工程
（ｊ）において、ドレイン電極８及びソース電極７をマ
スクとして用いることにより、これら電極により覆われ
ていないＮ+非晶質シリコン層９及び半導体層５がエッ
チングされる。そして窒化膜等の保護膜１１が附着さ
れ、そして配向層（図示せず）が附着される。
【００２０】第２実施例のソース電極は、透明材料例え
ばＩＴＯにより形成されることができる。この場合に
は、図３の工程（ｇ）において、表示電極１０と一体に
ソース電極７が形成される。この構造の利点は、表示面
積が大きくなるので開口率が改善される。本発明の構造
は、光源の代わりに反射板を有する反射型のアクティブ
マトリクス液晶表示装置に用いられることができる。
ばＩＴＯにより形成されることができる。この場合に
は、図３の工程（ｇ）において、表示電極１０と一体に
ソース電極７が形成される。この構造の利点は、表示面
積が大きくなるので開口率が改善される。本発明の構造
は、光源の代わりに反射板を有する反射型のアクティブ
マトリクス液晶表示装置に用いられることができる。
【００２１】
【発明の効果】本発明に従う絶縁層６は、図３の工程
（ｊ）においてＮ+非晶質シリコン層がＴＦＴのチャネ
ル領域の上から除去される時に、このチャネルとして働
く半導体層５がエッチングされるのを防止すると共に、
光に基づいて生じる正孔及び電子によるリーク電流を防
止する。
（ｊ）においてＮ+非晶質シリコン層がＴＦＴのチャネ
ル領域の上から除去される時に、このチャネルとして働
く半導体層５がエッチングされるのを防止すると共に、
光に基づいて生じる正孔及び電子によるリーク電流を防
止する。
【図１】本発明のＴＦＴの第１実施例の平面及び断面を
示す図である。
示す図である。
【図２】液晶表示セルの回路を示す図である。
【図３】本発明のＴＦＴの製造工程を示す図である。
【図４】本発明のＴＦＴの第２実施例の平面及び断面を
示す図である。
示す図である。
【図５】第１実施例のＴＦＴを製造するために図３の工
程（ｅ）で用いられるマスクを示す図である。
程（ｅ）で用いられるマスクを示す図である。
【図６】第２実施例のＴＦＴを製造するために図３の工
程（ｅ）で用いられるマスクを示す図である。
程（ｅ）で用いられるマスクを示す図である。
【図７】従来のＴＦＴの平面及び断面を示す図である。
【図８】図７のＴＦＴのリーク電流の測定結果を示す図
である。
である。
１…ＴＦＴ ２…透明絶縁性基板 ３…ゲート電極 ４…ゲート絶縁層 ５…真性非晶質シリコン層 ６…チャネル保護絶縁層 ７…ソース電極 ８…ドレイン電極 ９…Ｎ+非晶質シリコン層 １０…表示電極 １１…保護層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 健 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (72)発明者 吉田 俊彦 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (56)参考文献 特開 昭62−226668（ＪＰ，Ａ)
Claims (2)
- 【請求項１】絶縁性透明基板上に形成された遮光性ゲー
ト電極、該ゲート電極の上に形成されたゲート絶縁層、
該ゲート絶縁層上に形成された半導体層、並びにチャネ
ル領域を規定するように上記半導体層に接続された遮光
性のソース電極及びドレイン電極を有する薄膜トランジ
スタにおいて、 上記ソース電極及びドレイン電極の少なくとも一方の電
極のエッジのうち上記半導体層と重なる全てのエッジか
ら、正孔−電子再結合距離よりも長い距離に亘って絶縁
層が上記少なくとも一方の電極及び上記半導体層の間に
形成されている薄膜トランジスタ。 - 【請求項２】第１方向に配列された複数のゲート線、上
記第１方向と交差する方向に配列された複数の信号線、
上記ゲート線及び信号線の交点に接続され薄膜トランジ
スタ及び表示電極を有する第１の透明絶縁性基板と、共
通電極を有する第２の透明絶縁性基板と、上記第１及び
第２の透明絶縁性基板の間に維持された液晶材料と、上
記ゲート線に接続され上記ゲート線にゲート信号を印加
する手段と、上記信号線に接続され上記信号線にデータ
信号を印加する手段とからなり、 上記薄膜トランジスタは、上記第１の透明絶縁基板上に
形成された遮光性ゲート電極、該ゲート電極の上に形成
されたゲート絶縁層、該ゲート絶縁層の上に形成された
半導体層並びにチャネル領域を規定するように上記半導
体層に接続された遮光性のソース電極、及びドレイン電
極を有し、上記ソース電極及びドレイン電極の少なくと
も一方の電極のエッジのうち上記半導体層と重なる全て
のエッジから、正孔−電子再結合距離よりも長い距離に
亘って絶縁層が上記少なくとも一方の電極及び上記半導
体層の間に形成されているアクティブマトリクス液晶表
示装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14785992A JP2635885B2 (ja) | 1992-06-09 | 1992-06-09 | 薄膜トランジスタ及びアクティブマトリクス液晶表示装置 |
| TW081110128A TW289106B (ja) | 1992-06-09 | 1992-12-17 | |
| KR1019930007768A KR970003918B1 (ko) | 1992-06-09 | 1993-05-06 | 박막트랜지스터 및 능동 매트릭스 액정표시장치 |
| CN93105682A CN1031373C (zh) | 1992-06-09 | 1993-05-07 | 薄膜晶体管和有源矩阵液晶显示器件 |
| DE69300154T DE69300154T2 (de) | 1992-06-09 | 1993-06-03 | Dünnfilmtransistor und Flüssigkristallanzeigevorrichtung mit aktiver Matrix. |
| EP93304331A EP0574186B1 (en) | 1992-06-09 | 1993-06-03 | Thin film transistor and active matrix liquid crystal display device |
| US08/071,746 US5416340A (en) | 1992-06-09 | 1993-06-09 | Thin film transistor and active matrix liquid crystal display device having reduced photoelectric leakage current due to incident light |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14785992A JP2635885B2 (ja) | 1992-06-09 | 1992-06-09 | 薄膜トランジスタ及びアクティブマトリクス液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0651343A JPH0651343A (ja) | 1994-02-25 |
| JP2635885B2 true JP2635885B2 (ja) | 1997-07-30 |
Family
ID=15439868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14785992A Expired - Lifetime JP2635885B2 (ja) | 1992-06-09 | 1992-06-09 | 薄膜トランジスタ及びアクティブマトリクス液晶表示装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5416340A (ja) |
| EP (1) | EP0574186B1 (ja) |
| JP (1) | JP2635885B2 (ja) |
| KR (1) | KR970003918B1 (ja) |
| CN (1) | CN1031373C (ja) |
| DE (1) | DE69300154T2 (ja) |
| TW (1) | TW289106B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3307150B2 (ja) * | 1995-03-20 | 2002-07-24 | ソニー株式会社 | アクティブマトリクス型表示装置 |
| JP3512849B2 (ja) * | 1993-04-23 | 2004-03-31 | 株式会社東芝 | 薄膜トランジスタおよびそれを用いた表示装置 |
| CN1904707B (zh) * | 1995-08-11 | 2010-10-13 | 夏普株式会社 | 透射型液晶显示器件及其制造方法 |
| KR100430798B1 (ko) * | 1995-12-29 | 2004-07-19 | 삼성전자주식회사 | 액정표시장치용박막트랜지스터기판 |
| KR100495794B1 (ko) * | 1997-10-17 | 2005-09-28 | 삼성전자주식회사 | 액정표시장치용박막트랜지스터 |
| JP3607016B2 (ja) * | 1996-10-02 | 2005-01-05 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター |
| JP3425851B2 (ja) * | 1997-06-30 | 2003-07-14 | 日本電気株式会社 | 液晶表示装置用薄膜トランジスタ |
| JP3308498B2 (ja) * | 1998-07-31 | 2002-07-29 | 富士通株式会社 | 液晶表示パネル |
| JP2000111952A (ja) * | 1998-10-07 | 2000-04-21 | Sony Corp | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
| US6323034B1 (en) | 1999-08-12 | 2001-11-27 | Industrial Technology Research Institute | Amorphous TFT process |
| JP3420201B2 (ja) * | 1999-12-22 | 2003-06-23 | 日本電気株式会社 | 液晶表示装置 |
| US20080299778A1 (en) * | 2007-05-30 | 2008-12-04 | Casio Computer Co., Ltd. | Silicon film dry etching method |
| KR101475299B1 (ko) * | 2008-08-20 | 2014-12-23 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그의 제조 방법 |
| TWI413839B (zh) | 2009-03-24 | 2013-11-01 | Hannstar Display Corp | 液晶顯示器的畫素結構與其形成方法 |
| US9312156B2 (en) * | 2009-03-27 | 2016-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| JP5532803B2 (ja) * | 2009-09-30 | 2014-06-25 | ソニー株式会社 | 半導体デバイスおよび表示装置 |
| CN102005389A (zh) * | 2010-10-15 | 2011-04-06 | 信利半导体有限公司 | 降低背沟道刻蚀型tft漏电率的方法 |
| KR101835525B1 (ko) * | 2011-02-17 | 2018-04-20 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| JP6035734B2 (ja) * | 2011-06-20 | 2016-11-30 | ソニー株式会社 | 半導体素子、表示装置および電子機器 |
| WO2013073635A1 (ja) * | 2011-11-18 | 2013-05-23 | シャープ株式会社 | 半導体装置及び表示装置 |
| CN103022150B (zh) * | 2012-12-25 | 2015-05-20 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
| JP5860517B2 (ja) * | 2014-09-22 | 2016-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59204274A (ja) * | 1983-05-06 | 1984-11-19 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| DE3640174A1 (de) * | 1985-11-27 | 1987-06-04 | Sharp Kk | Duennfilm-transistor-anordnung |
| JPS62171160A (ja) * | 1986-01-22 | 1987-07-28 | Sharp Corp | 薄膜トランジスタ |
| DE3714164A1 (de) * | 1986-04-30 | 1987-11-05 | Sharp Kk | Fluessigkristallanzeige |
| JP2523679B2 (ja) * | 1987-09-14 | 1996-08-14 | 松下電器産業株式会社 | 薄膜トランジスタおよびその製造方法 |
| JPH01217421A (ja) * | 1988-02-26 | 1989-08-31 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法 |
| JP2740813B2 (ja) * | 1988-02-26 | 1998-04-15 | セイコープレシジョン株式会社 | 非晶質シリコン薄膜トランジシタアレイ基板 |
| JPH01219825A (ja) * | 1988-02-29 | 1989-09-01 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタ |
| US5187551A (en) * | 1988-04-30 | 1993-02-16 | Sharp Kabushiki Kaisha | Thin film semiconductor device and liquid crystal display apparatus thereof for preventing irradiated light from reaching the semiconductor layers |
| GB2220792B (en) * | 1988-07-13 | 1991-12-18 | Seikosha Kk | Silicon thin film transistor and method for producing the same |
| JPH0283981A (ja) * | 1988-09-21 | 1990-03-26 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JPH02271576A (ja) * | 1989-04-13 | 1990-11-06 | Nippon Steel Corp | 高耐圧薄膜トランジスター |
| US5053347A (en) * | 1989-08-03 | 1991-10-01 | Industrial Technology Research Institute | Amorphous silicon thin film transistor with a depletion gate |
| JPH0830825B2 (ja) * | 1990-04-20 | 1996-03-27 | シャープ株式会社 | アクティブマトリクス表示装置 |
| JPH0475030A (ja) * | 1990-07-17 | 1992-03-10 | Sharp Corp | アクティブマトリクス表示装置 |
-
1992
- 1992-06-09 JP JP14785992A patent/JP2635885B2/ja not_active Expired - Lifetime
- 1992-12-17 TW TW081110128A patent/TW289106B/zh not_active IP Right Cessation
-
1993
- 1993-05-06 KR KR1019930007768A patent/KR970003918B1/ko not_active IP Right Cessation
- 1993-05-07 CN CN93105682A patent/CN1031373C/zh not_active Expired - Lifetime
- 1993-06-03 DE DE69300154T patent/DE69300154T2/de not_active Expired - Fee Related
- 1993-06-03 EP EP93304331A patent/EP0574186B1/en not_active Expired - Lifetime
- 1993-06-09 US US08/071,746 patent/US5416340A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW289106B (ja) | 1996-10-21 |
| DE69300154D1 (de) | 1995-06-22 |
| DE69300154T2 (de) | 1995-12-07 |
| KR970003918B1 (ko) | 1997-03-22 |
| CN1081023A (zh) | 1994-01-19 |
| EP0574186A1 (en) | 1993-12-15 |
| JPH0651343A (ja) | 1994-02-25 |
| US5416340A (en) | 1995-05-16 |
| EP0574186B1 (en) | 1995-05-17 |
| KR940001457A (ko) | 1994-01-11 |
| CN1031373C (zh) | 1996-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2635885B2 (ja) | 薄膜トランジスタ及びアクティブマトリクス液晶表示装置 | |
| US7542103B2 (en) | Electro-optical device | |
| US5712494A (en) | Thin film field effect transistor having an extension portion acting as a light shield and back gate | |
| US7605875B2 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| US4723838A (en) | Liquid crystal display device | |
| US20020024622A1 (en) | Light shielding structure of a substrate for a liquid crystal device, liquid crystal device and projection type display device | |
| US5614731A (en) | Thin-film transistor element having a structure promoting reduction of light-induced leakage current | |
| JP3149793B2 (ja) | 反射型液晶表示装置及びその製造方法 | |
| CN110808276A (zh) | 一种oled显示面板及其制备方法、oled显示装置 | |
| JP3425851B2 (ja) | 液晶表示装置用薄膜トランジスタ | |
| US20050073620A1 (en) | Active matrix substrate and display device having the same | |
| KR100272266B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| US7388625B2 (en) | Thin-film transistor array substrate and liquid crystal display device | |
| JP2859785B2 (ja) | アクティブマトリクス基板 | |
| JP3093314B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6624856B2 (en) | Liquid crystal display device having thin film transistors for reducing leak current | |
| JP3340782B2 (ja) | 薄膜半導体素子 | |
| JP2004012726A (ja) | 表示装置およびその製造方法 | |
| JPH08166598A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH11282007A (ja) | 液晶表示装置 | |
| JPH07181517A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH05134271A (ja) | 液晶表示装置 | |
| JP3901925B2 (ja) | アクティブマトリクス型の液晶表示装置 | |
| JPH0787242B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0555254A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 16 |