DE69300154T2 - Dünnfilmtransistor und Flüssigkristallanzeigevorrichtung mit aktiver Matrix. - Google Patents

Dünnfilmtransistor und Flüssigkristallanzeigevorrichtung mit aktiver Matrix.

Info

Publication number
DE69300154T2
DE69300154T2 DE69300154T DE69300154T DE69300154T2 DE 69300154 T2 DE69300154 T2 DE 69300154T2 DE 69300154 T DE69300154 T DE 69300154T DE 69300154 T DE69300154 T DE 69300154T DE 69300154 T2 DE69300154 T2 DE 69300154T2
Authority
DE
Germany
Prior art keywords
semiconductor layer
electrode
source
gate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69300154T
Other languages
English (en)
Other versions
DE69300154D1 (de
Inventor
Masakazu Atsumi
Takeshi Matsumoto
Toshihiko Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE69300154D1 publication Critical patent/DE69300154D1/de
Publication of DE69300154T2 publication Critical patent/DE69300154T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78663Amorphous silicon transistors
    • H01L29/78669Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf einen Dünnfilmtransistor, abgekürzt als DFT, und eine Flüssigkristallanzeigevorrichtung mit aktiver Matrix und insbesondere auf ein Verfahren zum Verhindern von fotoelektrischem Leckstrom, der zwischen Source- und Drainelektroden eines DFT aufgrund von einfallendem Licht erzeugt wird.
  • Im allgemeinen enthält eine Flüssigkristallanzeigevorrichtung mit aktiver Matrix, die einen Dünnfilmtrasistor aufweist, eien Anzahl von Abtast-Leitungen (Gate-Leitungen) und eine Anzahl von Signalleitungen (Datenleitungen), die in der horizontalen bzw. der vertikalen Richtung angeordnet sind, einen Dünnfilmtrasistor (DTF) als nichtlineares Element an jedem der Schnittpunkete der Abtast- und Signalleitungen, ein transprarentes, isolierendes Substrat, das eine transparents Anzeige-Elektrode aufweist, die mit jedem Dünnfilmtransistor verbunden ist, wobei das andere transparente, isolierende Substrat ein Farbfilter aufweist, eine gemeinsame Elektrode und eine schwarze Matrix aus einem reflektierenden Metall, Flüssigkristallmaterialien, die sich zwischen diesen zwei transparenten, isolierenden Substraten befinden, eine Lichtquelle, die Licht von der Rückseite eines transparenten, isolierenden Substrates zu dem anderen transparenten, isolierenden Substrat abstrahlt, eine Einrichtung zum Anlegen einer Abtastspannung an die Abtastleitungen und eine Einrichtung zum Anlegen der Signalspannung an die Signalleitungen. Die transparente Anzeige-Elektrode und der DFT werden für jede Flüssigkristallzelle gebildet, die ein Bildelement bildet, und die optischen Kenndaten für jedes Bildelemetn werden gemäß der Größe der Abtast- und Signalspannung moduliert.
  • Ein DFT ist kürzlich vorgeschlagen worden, bei dem eine den Kanal schützende Isolierschicht auf einer Halbleiterschicht gebildet wird, um zu verhindern, daß die Halbleiterschicht geätzt wird. FIG. 7 zeigt eine vergrößerte Draufsicht und eine Schnittansicht solch einer DFT-Struktur, die durch die Erfinder der vorliegenden Erfindung hergestellt wird. Ein Dünnfilmtransistor 1 schließt eine lichtabschirmende Gate- Elektrode 3 ein, die mit den Abtastleitungen verbunden ist und auf einem isolierenden Substrat 2, wie zum Beispiel einem Glassubstrat, gebildet wird, einen Gate-Isolierfilm 4, der gebildet wird, um die Gate-Elektrode 3 zu bedecken, eine Halbleiterschicht 5, die auf dem Gate-Isolierfilm 4 gebildet wird, um als ein Kanal betreiben zu werden, ein den Kanal schützender Isolierfilm 6, der auf einem Teil der Halbleiterschicht 5 gebildet wird, un deien Source-Elektrode 7 und eine Drain-Elektrode 8, die mit den Signalleitungen verbunden sind und die Halbleiterschicht 5 elektrisch kontaktieren. Die Source-Elektrode 7 und die Drain-Elektrode 8 sind lichtabschirmende Metallschichten, wie zum Beispiel A1, und können auch eine amorphe N&spplus;-Siliziumschicht 9 aufweisen, um einen guten ohmschen Kontakt mit der Halbleiterschicht 5 aufrechtzuerhalten. Intrinsiches, amorphes Silizium (a-Si), polykristallines Silizium (p-Si) und dergleichen werden als Materialien für die Halbleiterschicht 5 benutzt. Der den Kanal schützende Isolierfilm 6, der die Länge eines Kanals bestimmt, wird benötigt, um zu verhindern, daß die dünne Halbleiterschicht 5 geätzt wird, und wird gebildet durch enen nitridbildenden Film oder dergleichen. Bei typischen DFTen nach dem Stand der Technik wird der Leckstrom verursacht durch die intrinsische, amorphe Siliziumhalbleiterschicht 5 aufgrund von auf eine Fläche einfallendem Licht, das von einer Lichtquelle ausgesandt wird, die Flüssigkristallmaterialien durchläuft, an der inneren Fläche des anderen transparenten, isolierenden substrates reflektiert wird und einen transparenten, nitridbildenden Film durchläuft. Dies deshalb, weil Löcher und Elektronen erzeugt werden, wenn Licht in eine intrinsische, amorphe Siliziumschicht projiziert wird. Dieser Leckstrom bereitet kein Problem, wenn der DFT eingeschaltet wird. Wenn jedoch der Leckstrom zwischen Source- und Drain-Elektroden während der Aussschaltdauer des DFT fließt, wird die an den Flüssigkristall angelegte Spannung geändert und folglich wird die Anzeigequalität merklich verschlechtert.
  • Demgemäß führten die Erfinder der vorliegenden Erfindung das folgende Experiment aus, um zu verfolgen, über welchen Weg in dem DFT der Leckstrom fließt. Zuerst wurde der DFT in einem schwarzen Kasten plaziert und der Strom (Iaus) wurde während der Aussschaltdauer gemessen. Dieser Strom im AUSSCHALT- Zustand beträgt etwa 10&supmin;¹² A in dem DFT von normaler Größe. Dann wurde der Strom im AUSSCHALT-Zustand zwischen den Source- und Drain-Elektroden gemessen beim Bewegen eines schmalen Lichtbandes von einer Position P 1 der Reihe nach zu einer Position P 10, wie das in FIG. 8 dargestellt ist. FIG. 8 zeigt das Ergebnis des Experimentes. Eine Abszisse zeigt Positionen und eine Ordinate zeigt den Strom im AUSSCHALT-Zustand. Ein Wert des Stromes im AUSSCHALT-Zustand Iaus ist durch einen logarithmischen Wert dargestellt. Darüberhinaus ist der Wert des Stromes im AUSSCHALT-Zustand in einem freiegestellten Maßstab dargestellt, da er von der Intensitärt des projizierten beträgt etwa 10&supmin;¹¹ A. Der Strom im AUSSCHALT-Zustand wuchs um etwa eine Stelle in der Position P6 an, während der Strom im AUSSCHALT-Zustand an den Positionen P1 und P9 kleine Werte zeigte.
  • In der Position P1 setzen sich, da der Überlappungsspielraum einer Maske zur Bildung der Source- und Gate-Elektroden während des Herstellungsprozesses benötigt wird, die Source- Elektrode 7 und die Drain-Elektrode 8 fort, um den den Kanal schützenden Isolierfilm 6 in einer Strecke von etwa 2 bis 3 um zu bedecken, was länger ist als die Strecke für eine Loch- Elektron-Rekombination (etwa 1 um). Wenn daher ein Lichtband an der Posisiton P1 positioniert wird, werdem Löcher und Elektronen in einem Halbleiterbereich nicht erzeugt, in dem das Licht durch die Source-Elektrode 7 und die Drain-Elektrode 8 abgeschirmt wird, und Löcher und Elektronen werden in einem Halbleiterbereich erzeugt, in dem das Licht nicht durch die Source-Elektrode 7 und die Drain-Elektrode 8 abgeschirmt wird. Da diese Löcher und Elektronen rekombinieren und vor dem Errreichen der Source-Elektrode 7 und der Drain-Elektrode 8 zerstört werden, ist der Leckstrom zwischen der Source- Elektrode 7 und der Drain-Elektrode 8 sehr niedrig. Dieser sehr niedrige Strom inst Dunkelstrom und hat keine Wirkung auf die Arbeitsweise des DFT.
  • Da in der Position P9 ein Lichtband von den Rändern der Source-Elektrode 7 und der Drain-Elektrode 8 weg in einer Entfernung positioniert wird, die größer ist als eine Strecke für das Rekombinieren von Löchern und Elektronen, selbst wenn Löcher und Elektronen in einem Halbleiterbereich erzeugt werden, in den ein Lichtband projiziert wird, rekombinieren diese Löcher und Elektronen und werden von dem Erreichen der Source-Elektrode 7 und der Dreinelektrode 8 zerstört, und folglich wird der Leckstrom zwischen der Source-Elektrode 7 und der Drain-Elektrode 8 sehr niedrig. In der Position P6 überlappen die Ränder der Source-Elektrode 7 und der Drain- Elektrode 8 die Ränder der Halbleiterschicht 5. Wenn ein Lichtband an der Position P6 innerhalb enier Strecke für die Loch-Elektron-Rekombination postioniert wird, erreichen Löcher und Elektronen, die auf einer vertikalen Wand in einem Halbleiterbereich zwischen Y1 und Y2 und auf einer vertikalen Wand in einem Halbleiterbereich zwischen Y3 und Y4 (,in dem Licht nicht durch die Source-Elektrode 7 und die Drain-Elektrode 8 abgeschirmt wird und der den Kanal schützende Isolierfilm 6 nicht gebildet wird, um sie zu bedecken,) unmittelbar die Source-Elektrode 7 und die Drain-Elektrode 8. Darüberhinaus wird, da Löcher und Elektroden, die aufgrund von einfallendem Licht erzeugt werden, zwischen Y2 und Y3 vorhanden sind, ein Pfad für den Leckstrom zwischen der Drain- Elektrode 8 und der Source-Elektrode 7 gebildet.
  • Daher fanden die Erfinder der vorliegenden Erfindung heraus, daß Löcher und Elektronen, die in einem Bereich der Halbleiterschicht 5 innerhalb der Strecke für eine Loch-Elektron- Rekombination von den Rändern einer Source-Elektrode aus wezeugt werden, und diejenigen einer Drain-Elektrode, die die Halbleiterschicht 5 überlappt, und die die Source- und Drain- Elektroden erreichen, zu einem hohen Leckstrom beitragen, der während der Aussschaltdauer des DFT gebildet wird.
  • Ein erstes Verfahren nach dem Stand der Technik zum Verhindern von Leckstrom besteht darin, die Projektion von Licht auf die gesamte Halbleiterschicht zu unterbrechen. Zum Beispiel offenbart die japanische veröffentlichte, ungeprüfte Patentanmeldung, abgekürzt als (VUPA), No.59-117267, die einen DFT und eine Flüssigkristallanzeigevorrichtung mit aktiver Matrix gemäß den Obergriffen der Ansprüche 1 und 5 offenbart, die Bildung eines zusätzlichen lichtabschirmenden Filmes über einer Kanalzone zwischen den Source- und Drain-Elektroden eines DFT, der eine größere Fläche umfaßt als die Zone. Jedoch hat dieses Verfahren den Nachteil, daß die Ausbeute verringert wird, da ein Prozeß zum Bilden des lichtabschirmenden Filmes nötig ist. Darüberhinaus wird die Anzahl der Prozesse erhöht.
  • Ein zweites Verfahren nach dem Stand der Technik ist in VUPA No. 3-85767 offenbart, nach der eine zusätzliche dicke Halbleiterschicht zum Rekombinieren und Verringern der aufgrund von einfallendem Licht erzeugten Löcher und Elektronen zwischen einer Halbleiterschicht vorgesehen ist, die als ein Kanal einens DFT dient,und den Source- und Drain-Elektroden. Wenn der DFT eingeschaltet wird, wird eine große Menge von Elektronen in die zusätzliche Halbleiterschicht von der Source-Elektrode injiziert, um einen leitenden Pfad zu bilden. Dieses Verfahren bewirkt auch, daß die Anzahlt der Prozesse anwächst und die Ausbeute abnimmt.
  • Ein Ziel der vorliegenden Erfindung besteht darin, ein Bauelement mit einem verringerten Leckstrom bereitzustellen, der durch einfallendes Licht verursacht wird, das auf eine Halbleiterschicht fällt, und daher die Anziegequalität einer DFT- Flüssigkristallanzeigevorrichtung mit aktiver Matrix zu verbessern.
  • Demgemäß stellt die vorliegende Erfindung einen Dünnfilmtransistor (DFT) bereit, der eine lichtabschirmende Gate-Elektrode, die auf einem transparenten, isolierenden Substrat gebildet wurde, einschließt, eine Gate-Isolierschicht, die auf der Gate-Elektrode gebildet wurde, eine Halbleiterschicht, die auf der Gate-Isolierschicht gebildet wurde, und eine lichtabschirmende Source-Elektrode und eine lichtabschirmende Drain- Elektrode, die über der Halbleiterschicht gebildet wurden und mit ihr verbunden sind, um eine Kanalzone in der Halbleiterschicht zu definieren, wobei der Dünnfilmtransistor gekennzeichnet ist durch: eine Isolierschicht, die zwischen der Halbleiterschicht und zumindest einer der Source- und Drain- Elektroden so gebildet wurde, daß zumindest eine der Source- (7) und Drain- (8) Elektroden die Isolierschicht (6) um eine Strecke überlappt, die größer ist als eine Strecke für eine Loch-Elektron-Rekombination, von allen Rändern der zumindest einen der Sorce- und Drain-Elektroden aus, die die Halbleiterschicht überlappen. Typischerweise erstreckt sich die Isolierschicht auf die Kanalzone der Halbleiterschicht.
  • Eine Flüssigkristallanzeigevorrichtung mit aktiver Matrix wird durch zwei transparente, isolierende Substrate Flüssigkristallmaterialien gebildet, die sich zwischen den beiden befinden. Von einem zweiten Standpunkt aus gesehen stellt die vorliegende Erfindung eine Flüssigkristallanzeigevorrichtung mit aktiver Matrix bereit, die enthält: ein erstes transparentes, isolierendes Substrat, das eine Anzahl von Gate-Leitungen, die in einer ersten Richtung angeordnet sind, aufweist, eine Anzahl von Signalleitungen, die in einer Richtung angeordnet sind, die die erste Richtung kreuzt, und einen Dünnfilmtransistor und eine Anzeige-Elektrode, die mit jedem der Kreuzungspunkte der Gate- und Signalleitungen verbinden sind, ein zweites transparentes isolierendes Substrat, das eine gemeinsame Elektrode aufweist, Flüssigkristallmaterialien, die sich zwischen den ersten und zweiten transparenten, isolierenden Substraten befinden, Mittel, die mit den Gate-Leitungen verbunden sind, um Gate-Signale an die Gate-Leitungen anzulegen, und Mittel, die mit den Signalleitungen verbunden sind, um Datensignale an die Signalleitungen anzulegen, wobei der Dünnfilmtransitor eine lichtabschirmende Gate-Elektrode, die auf dem ersten tranparenten isolierenden Substrat gebildet wurde, einschließt, eine Gate-Isolierschicht, die auf der Gate-Elektrode gebildet wurde, eine Halbleiterschicht, die auf der Gate-Isolierschicht gebildet wurde, und eine lichtabschirmende Source-Elektrode und eine lichtabschirmende Drain-Elektrode, die über der Halbleiterschicht gebildet wurden und mit ihr verbunden sind, um eine Kanalzone in der Halbleiterschicht zu defineieren, wobei die Flüssigkristallanzeigevorrichtung mit einer aktiver Matrix dadurch gekennzeichnet ist, daß: eine Isolierschicht in dem Dünnfilmtransistor zwischen der Halbleiterschicht und zumindest einer der Source- und Drain- Elektroden so gebildet wird, daß zumindest eine der Source- (7) und Drain-Elektroden (8) die Isolierschicht (6) um eine Loch-Elektron-Rekombination von all den Rändern der zumindest einen der Source- und Drain-Elektroden aus, die die Halbleiterschicht überlappen.
  • Die vorliegende Erfindung hat den Vorteil, daß die Leckstrom nur durch Ändern der üblichen Konstruktion von Komponenten verringert, ohne neue Prozesse zu erfordern.
  • Die vorliegende Erfindung wird weiter nur beispielsweise mit Buzugnahme auf ein Ausführungsbeispiel beschrieben, wie es in den zugehörigen Zeichnungen dargestellt ist, in denen:
  • FIG. 1 eine Draufsicht und Schnittansichten eines ersten Ausführungsbeispieles eines DFT gemäß der Erfindung darstellt,
  • FIG. 2 ein Diagramm ist, das die Schaltung einer Flüssigkristallanzeigezelle zeigt,
  • FIG. 3 den Herstellungsprozeß des DFT gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt,
  • FIG. 4 eine Draufsicht und Schnittansichten eines zweiten Ausführungsbeispiels des DFT gemäß der vorliegenden Erfindung zeigt,
  • FIG. 5 eine Abbildung ist, die eine Maske zeigt, die in dem Prozeß (e) nach FIG. 3 für die Herstellung des DFT des ersten Ausführungsbeispiels verwendet wurde,
  • FIG. 6 eine Abbildung ist, die eine Maske zeigt, die in dem Prozeß (e) nach FIG. 3 für das Herstellen des DFT des zweiten Ausführungsbeispieles benutzt wurde,
  • FIG. 7 eine Draufsicht und ein Schnittansicht eines üblichen DFT zeigt und
  • FIG. 8 eine graphische Darstellung ist, die die Messungen des Leckstroms des DFT nach FIG. 7 zeigt.
  • FIG. 1 zeigt eine Draufsicht und Schnittansichten der Struktur eines ersten Ausführungsbeispieles einer fertiggestellten Flüssigkristallanzeigezelle gemäß der vorliegenden Erfindung. Das oben erwähnte andere transparent, isolierende Substrat ist nicht dargestellt, da es auf diesem Gebiet gut bekannt ist. Die Flüssigkristallanzeigezelle wird an jedem Kreuzungspunkt der Gate- und Signalleitungen gebildet und weist einen Dünnfilmtransistor (DFT) 1 und eine Anzeige-Elektrode 10 auf. FIG. 2 zeigt die Ersatzschaltung der Flüssigkristallanzeigezelle. Wenn ein Gate-Impuls an die Gate-Leitung angelegt und ein Datensignal, zum Beispiel +V, an die Signalleitung angelegt wird, wird der DFT 1 engeschaltet, das Datensignal +V wird an die Anzeige-Elektrode 10 angelegt und eine Anzeige wird vorgenommen. Das Datensignal +V wird in einem Speicherkondensator CS während eines Rahmens gespeichert, und folglich wird die Anzeige für einen Rahmen aufrechterhalten. Der Speicherkondensator CS ist in FIG. 1 nicht dargestellt. Es wird jetzt auf die Schnittansicht der Struktur nach FIG. 1 Bezug genommen. Der DFT 1 schließt ein: eine lichtabschirmende Gate-Elektrode 3, die auf der Oberfläche eines transparenten, isolierenden Substrates, wie zum Beispiel eines Glassubstrates 2, gebildet wird, eine Gate-Isolierschicht 4, wie zum Beispiel Siliziumdioxid oder Siliziumnitrid, eine Halbleiterschicht 5, wie zum Beispiel intrinsiches, amorphes Silizium und polykristallines Silizium, das eine Kanalzone des DFT bildet, eine den Kanal schützende Isolierschicht 6, die auf einem Kanal gebildet wird, eien Source-Elektrode 7 und eine Drain- Elektrode 8, die mit beiden Enden der Halbleiterschicht 5 verbunden sind, eine amorphe N&spplus; Si-Schicht 9, die zwischen der Source-Elektrode 7 und der Drain-Elektrode 8 und der Halbleiterschicht 5 gebildet ist, und eine Schutzschicht 11. Auf der Rückseite des Glassubstrates 2 in FIG. 1 ist eine Lichtquelle vorgesehen, in der Licht nach oben projiziert wird. Die Lichtquelle ist nicht dargestellt, da sie auf diesem Gebiet gut bekannt ist.
  • Bei dem ersten Ausführungsbeipiel wird die Isoliershicht 6 zwischen der Source-Elektrode 7 und der Halbleiterschicht 5 gebildet und zwischen der Drain-Elektrode 8 und der Halbleiterschicht 5 über eine Strecke D, die länger ist als die Strecke für die Loch-Elektron-Rekombination von allen Rändern der Source-Elektrode 7 und der Drain-Elektrode 8 des DFT 1 aus, die die Halbleiterschicht 5 überlappen. Die Ränder der sind 71, 72 und 73, und die Ränder der Drain-Elektrode 8, die die Halbeiterschicht 5 überlappen sind 81, 82 und 83. Die Ränder 82 und 72 sind in FIG. 1A dargestellt, (die die Schnittansicht A nach FIG. 1 dargestellt). Wenn Licht in der Richtung eines Pfeiles 15 während der Aussschaltdauer des DFT1 projiziert wird, werden Löcher und Elektronen in dem Bereich 12 der Halbeletierschicht 5 erzeugt, der nicht von den lichtabschirmenden Source- und Drain-Elektronen in dem Bereich 12 der Halbeleiterschicht 5 erzeugt, der nicht von den lichtabschirmenden Source- und Drain-Elektroden 7 und 8 bedeckt ist, und sie bewegen sich zu dem Verbindungsbereich zwischen der Source-Elektrode 7 und der Halbleiterschicht 5 und dem Verbindungsbereich 5. Da jedoch die Isolierschicht 6 zwischen der Halbleiterschicht 5 und der Source-Elektrode 7 und zwischen der Halbleiterschicht 5 und der Drain-Elektrode 8 über die Strecke D zwischen diesen Verbindungsbereichen und dem Bereich 12 gebildet wird, rekombinieren die Löcher und Elektronen innerhalb der Strecke D und erreichen die Source- Elektrode 7 und die Drain-Elektrode 8 nicht.
  • Die Ränder 18 und 83 der Drain-Elektrode 8 sind im Querscnitt B-B nach FIG. 1 dargestellt. Wenn das Licht in der Richtung einens Pfeiles 15 während der Aussschaltdauer des DFT 1 projiziert wird, werden Löcher und Elektronen in den Bereichen 13 und 14 der Halbleiterschicht 5 erzeugt, die nicht durch die lichtabschirmende Drain-Elektrode 8 bedeckt sind, und sie bewegen sich zu dem Verbindungsbereich zwischen der Drain- Elektrode 8 und der Halbleiterschicht 5. Da jedoch die Isolierschicht 6 zwischen der Halbleiterschicht 5 und der Drain-Elektrode 8 über die Strecke D zwischen dem Verbindungsbereich und den Bereichen 13 und 14 gebildet wird, rekombinieren die Löcher und Elektronen innerhalb der Strecke D und erreichen die Drain-Elektrode nicht. Die Source-Elektrode 7 hat auch einen ähnlichen Querschnitt, und es wird der gleiche Effekt wie oben erzielt.
  • Weil daher die Isolierschicht 6 zwischen der Source-Elektrode 7 und der Halbleiterschicht 5 und zwischen der Drain-Elektrode 8 und der Halbleiterschicht 5 über eine Strecke D gebildet wird, die länger als die Strecke für die Loch-Elektron-Rekombination ist, von allen Kanten aus, d.h. 71, 72 und 73 und auch 81, 82 und 83 der Source-Elektrode 7 und der Drain- Elektrode 8 des DFT 1, die die Halbleiterschicht 5 überlappen, wird Leckstrom zwischen der Source-Elektrode 7 und der Drain- Elektrode 8 während der Aussschaltdauer des DFT 1 verhindert. Wenn zum Beispiel die Spannung von 10-15V an die Source- und die Drain-Elektroden 7 und 8 angelegt wird, wird, da die Strecke für die Loch-Elektron-Rekombination kürzer als 1um ist, die Strecke D größer als diese Strecke ausgewählt.
  • FIG. 3 zeigt ein Verfahren zum Herstellen der Struktur des ersten Ausführungsbeispiels. FIG. 3 zeigt Querschnitte, die längs der Ebene der Linie A-A nach FIG. 1 geführt wurden.
  • Eine Molybdän/Tantal (Mo/Ta)-Legierung wird auf dem Glassubstrat 2 abgeschieden und geätzt unter Benutzung einer Maske in der Form der Gate-Leitungen und der Gate-Elektrode nach FIG. 1, und dabei werden die Gate-Leitungen und die Gate- Elektrode 3 auf dem Glassubstrat (FIG.3(a)) gebildet. Dann werden ein Isolierfilm (Oxidfilm) 4 für das Gate, eine intrinsische, amorphe Silizium (i/a-Si)-Halbleiterschicht 5, und ein den Kanal schützender Isolierfilm (Nitridfilm) 6 über der gesamten Fläche (FIG.3(b)) abgeschieden. Die den Kanal schützende Isolierschicht 6 wird durch Ätzen gebildet unter Benutzung einer Maske in der Form des den Kanal schützenden Isolierfilms 6 der FIG. 1 (FIG.3(c)). Die amorphe N&spplus; Si- Schicht 9 wird über der gesamten Fläche des Substrates abgeschieden, auf der der den Kanal schützende Isolierfilm 6 gebildet wird (FIG.3(d)). Dann werden in dem Prozeß (e) nach FIG. 3 die amorphe N&spplus; Si-Schicht 9 und die Halbeltierschicht 5 durch Ätzen geformt unter Benutzung einer Maske 50, die durch die starke Linie in FIG. 5 dargestellt ist.
  • Die amorphe N&spplus; Si-Schicht 9 wird in der Form der Maske 50 geätzt. Da jedoch die den Kananl schützende Isolierschicht 6 auf der Halbleiterschicht 5 vorhanden ist und als eien Maske wirkt, wird die Halbleiterschicht so geätzt, wie das in FIG. 5 dargestellt ist. Ein Rand 51 der Maske 15 darf nicht über einen Rand 52 der den Kanal schützenden Isolierschicht 6 hinausgehen. Wenn der Rand 51 über den Rand 52 hinausgeht, wird ein leitender Pfad von der Halbleiterschicht 5 zu den Elektroden durch die amorphe N&spplus; Si-Schicht 9 an den Rändern der Elektroden gebildet, und dadurch wird ein Pfad für den Leckstrom geschaffen. IZO (Indium/Zinnoxid), ein Material einer transparenten Anzeige-Elektrode wird über die gesamte Fläche (FIG.3(f)) abgeschieden und die Anzeige-Elektrode 10 wird durch Ätzen unter Benutzung einer Maske (FIG.3(g)) gebildet.
  • Dann wird Aluminium über der gesamten Fläche (FIG.3(h)) abgeschieden. Das Aluminium wird unter Benutzung einer Maske geätzt und die Source-Elektrode 7 und die Drain-Elektrode 8 nach FIG. 1 werden gebildet (FIG.3(i)). Die Anzeige-Elektrode 10 ist mit dem DFT über die Source-Elektrode 7 verbunden. Schließlich wird durch Benutzen der Source-Elektrode 7 und der Drain-Elektrode 8 als eine Maske die amorphe N&spplus; Si-Schicht 9, die nicht durch diese Elektroden bedeckt ist, geätzt (FIG.3(j)), ein Schutzfilm 11, wie zum Beispiel ein Nitridfilm, wird auf der gesamten Fläche abgeschieden, und dann wird eine (nicht dargestellte) Orientierungsschicht abgeschieden. In dem Prozeß nach FIG.3(j) wird die Halbleiterschicht 5 nicht geätzt, da die den Kanal schützende Isolierschicht 6 auf der Halbleiterschicht 5 vorhandern ist.
  • FIG. 4 zeigt eine Draufsicht und Querschnitte der Struktur eines zweiten Ausführungsbeispiels einer fertiggestellten Flüssigkristallanzeigezelle gemäß der vorliegenden Erfindung. Da der Pfad des Leckstromes nur an zumindest einer Stelle unterbrochen sein muß, um den Leckstrom zu verhindern, der zwischen einer Source-Elektrode 7 und einer Drain-Elektrode 8 während der Aussschaltdauer eines DFT 1 verursacht wird, wird bei dem zweiten Ausführungsbeispiel die Isolierschicht 6 zwischen der Drain-Elektrode 8 und der Halbleiterschicht 5 über eine Strecke D gebildet, die länger als die Strecke für die Loch-Elektron-Rekombination ist von all den Rändern 81, 82 und 83 einer Elektrode des DFT 1 aus, zum Beispiel der Drain- Elektrode 8, die die Halbleiterschicht 5 überlappt. In Fig. 4 werden die gleichen Bezugszahlen wie in FIG. 1 benutzt. Wenn Licht in der Richtung eines Pfeiles 15 während der Aussschaltdauer des DFT 1 projiziert wird, werden Elektronen und Löcher in den Bereichen 12, 13 und 14 der Halbleiterschicht 5 in der Nachbarschaft der Drain-Elektrode 8 erzeugt, die nicht durch die lichtabschirmende Drain-Elektrode 8 bedeckt sind, und sie bewegen sich zu dem Verbindungsbereich zwischen der Drain- Elektrode 8 und der Halbleiterschicht 5.
  • Da jedoch die Isolierschicht 6 zwischen der Halbleiterschicht 5 und der Drain-Elektrode 8 über eine Strecke D zwischen dem Verbindungsbereich und den Bereichen 12, 13 und 14 gebildet wird, rekombinieren die Löcher und Elektronen innerhalb der Strecke D und erreichen die Drain-Elektrode 8 nicht; daher wird kein Leckstrom verursacht.
  • Ein Verfahren zum Herstellen der Struktur des zweiten Ausführungsbeispieles wird jetzt unter Bezugnahme auf FIG. 3 beschrieben.
  • In dem Prozeß (a) nach FIG. 3 wird Molybdän/Tantal (Mo/Ta) auf einem Glassubstrat 2 abgeschieden, und die Gate-Leitungen und eine Gate-Elektrode 3 werden unter Benuntzung einer Maske in der Form der Gate-Leitungen und der Gate-Elektrode 3 nach FIG. 4 gebildet. In dem Prozeß (b) nach FIG. 3 werden eine Gate-Isolierschicht (Oxidfilm) 4, eine intrinsische, amorphe Silizium (i/a-Si)-Halbleiterschicht 5 und eine den Kanal schützende Isolierschicht (Nitridfilm) 6 auf der gesamten Fläche abgeschieden. In dem Prozeß (c) nach FIG. 3 wird die Isolierschicht unter Benutzung einer Maske in der Form der Isolierschicht 6 nach FIG. 4 geätzt und die den Kanal schützende Isolierschicht 6 nach FIG. 4 wird gebildet. Eine Öffnung wird in der Isolierschicht 6 gebildet, um eine Drain- Elektrode 8 mit der Halbleiterschicht 5 elelktrisch zu verbinden. Der Querschnitt dieser Öffnung ist in den FIGN. 4A und 4B dargestellt, die die längs A-A und B-B nach FIG. 4 geführte Schnitte zeigen. In dem Prozeß (d) nach FIG. 3 wird eine amorphe N&spplus; Si-Schicht 9 abgeschieden.
  • Dann werden im Prozeß (e) nach FIG. 3 die amorphe N&spplus; Si- Schicht 9 und die Halbleiterschicht 6 durch Ätzen unter Benutzung einer Maske 60 gebildet, die durch die starke Linie in FIG. 6 dargestellt ist. Die amorphe N&spplus; Si-Schicht 9 wird in der Form der Maske 60 geätzt. Da jedoch die den Kanal schützende Isolierschicht 6 auf der Halbleiterschicht 5 vorhanden ist und als eine Maske wirkt, wird die Halbleiterschicht 5 so geätzt, wie das In FIG. 6 dargestellt ist. Ein Rand 61 der Maske 60 darf über einen Rand 62 der den Kanal schützenden Isolierschicht 6 nicht hinausgehen. Wenn der Rand 61 über den Rand 62 hinausgeht, wird ein leitender Pfad von der Halbleiterschicht 5 zu der Drain-Elektrode 8 gebilder, und dadurch wird ein Pfad für den Leckstrom geschaffen.
  • In dem Prozeß (f) nach FIG. 3 wird IZO (Indium/Zinnoxid), ein Material einer transparenten Anzeige-Elektrode, auf der gesamten Fläche abgeschieden. In dem Prozeß (g) nach FIG. 3 wird eine Anzeige-Elektrode 10 durch Ätzen unter Benutzung einer Maske gebildet. In dem Prozeß (h) nach FIG. 3 wird Aluminium abgeschieden. In dem Prozeß (i) nach FIG. 3 wird das Aluminium unter Benutzen einer Maske in der Form der Drain- Elektrode 8 und der Source-Elektrode 7 nach FIG. 4 geätzt, und die Drain-Elektrode 8 und eine Source-Elektrode 7 werden gebildet. Und in dem Prozeß (j) nach FIG. 3 werden unter Benutzen der Drain-Elektrode 8 und der Source-Elelktrode 7 als eine Maske die amorphe N&spplus; Si-Schicht 9 und die Halbleiterschicht 5, die nicht von diesen Elektroden bedeckt sind, geätzt. Dann wird ein Schutzfilm 11, wie zum Beispiel ein Nitridfilm abgeschieden, und eine (nichtdargestellte) Orientierungsschicht wird abgeschieden.
  • Die Source-Elektrode des zweiten Ausführungsbeispeiles kann aus transpartenten Materialien, wie zum Beispiel IZO, gebildet werden. In diesem Fall wird in dem Prozeß (g) nach FIG. 3 die Source-Elektrode 7 zusammen mit der Anzeige-Elektrode 10 gebildet. Diese Strukture hat einen Vorteil dadurch, daß das Aperturverhältnis verbessert wird, weil die Anzeigefläche in der Größe wächst.
  • Die Fachleute erkennen, daß die Struktur der vorliegenden Erfindung auf eine Flüssigkristallanzeigevorrichtung vom Reflexionstyp mit aktiver Matrix angewendet werden kann, die eine reflektierende Platte anstelle einer Lichtquelle aufweist.
  • Wenn eine amorphe N&spplus; Si-Schicht von einer Kanalzone eines DFT in dem Prozeß (j) nach FIG. 3 entfernt wird, verhindert die Isolierschicht 6 gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung nicht nur, daß eine Halbleiterschicht 5, die als dieser Kanal dient, geätzt wird, sondern verhindert auch die Bildung von Leckstrom, der durch Löcher und Elektronen verursacht wird, die aufgrund des einfallenden Lichtes erzeugt werden.

Claims (8)

1. Dünnfilmtransistor (DFT), der eine lichtabschirmende Gate-Elektrode (3), die auf einem transparenten, isolierenden Substrat (2) gebildet wurde, einschließt, eine Gate-Isolierschicht (4), die auf der Gate-Elektrode (3) gebildet wurde, eine Halbleiterschicht (5), die auf der Gate-Isolierschicht (4) gebildet wurde, und eine lichtabschirmende Source-Elektrode (7) und eine lichtabschirmende Drain-Elektrode (8), die über der Halbleiterschicht (5) gebildet wurden und mit ihr verbunden sind, um eine Kanalzone in der Halbleiterschicht (5) zu definieren, wobei der Dünnfilmtransistor gekennzeichnet ist durch:
eine Isolierschicht (6), die zwischen der Halbleiterschicht (5) und zumindest einer der Source- (7) und Drain-Elektroden (8) so gebildet wurde, daß zumindest eine der Source- (7) und Drain-Elektroden (8) die Isolierschicht (6) um eine Strecke überlappt, die größer ist als die Strecke für die Loch-Elektron-Rekombination von allen Rändern der zumindest einen der Source- und Drain-Elektroden aus, die die Halbleiterschicht überlappen.
2. Dünnfilmtransistor nach Anspruch 1, bei dem die Isolierschicht zwischen der Halbleiterschicht und einer der Source- und Drain-Elektroden gebildet wird.
3. Dünnfilmtransistor nach Anspruch 1, bei dem die Isolierschicht zwischen der Source-Elektrode und der Halbleiterschicht und zwischen der Drain-Elektrode und der Halbleiterschicht gebildet wird.
4. Dünnfilmtransistor nach einem der Ansprüche 1 bis 3, bei dem die Isolierschicht (6) sich auf die Kanalzone der Halbleiterschicht erstreckt.
5. Flüssigkristallanzeigevorrichtung mit aktiver Matrix, umfassend:
ein erstes transparentes, isolierendes Substrat (2), das eine Anzahl von Gate-Leitungen, die in einer ersten Richtung angeordnet sind, aufweist, eine Anzahl von Signalleitungen, die in einer Richtung angeordnet sind, die die erste Richtung kreuzt, und einen Dünnfilmtransistor (1) und eine Anzeige-Elektrode (10), die mit jedem der Kreuzungspunkte der Gate- und Signalleitungen verbunden sind,
ein zweites transparentes, isolierendes Substrat, das eine gemeinsame Elektrode aufweist,
Flüssigkristallmaterialien, die sich zwischen den ersten und zweiten transparenten, isolierenden Substraten befinden,
Mittel, die mit den Gate-Leitungen verbunden sind, um Gate-Signale an die Gate-Leitungen anzulegen, und
Mittel, die mit den Signalleitungen verbunden sind, um Datensignale an die Signalleitungen anzulegen, wobei
der Dünnfilmtransistor (1) eine lichtabschirmende Gate- Elektrode (3), die afu dem ersten transparenten, isolierenden Substrat (2) gebildet wurde, einschließt, eine Gate-Isolierschicht (4), die auf der Gate-Elektrode (3) gebildet wurde, eine Halbleiterschicht (5), die auf der Gate-Isolierschicht (4) gebildet wurde, und eine lichtabschirmende Source-Elektrode (7) und eine lichtabschirmende Drain-Elektrode (8), die über der Halbleiterschicht (5) gebildet wurden und mit ihr verbunden sind, um eine Kanalzone in der Halbleiterschicht (5) zu definieren,
wobei die Flüssigkristallanzeigevorrichtung mit aktiver Matrix dadurch gekennzeichnet ist, daß:
eine Isolierschicht in dem Dünnfilmtransistor (1) zwischen der Halbleiterschicht und zumindest einer der Source- (7) und Drain-Elektroden (8) so gebildet wird, daß zumindest eine der Source- (7) und Drain-Elektroden (8) die Isolierschicht (6) um eine Strecke überlappt, die größer ist als die Strecke für die Loch-Elektron-Rekombination von all den Rändern der zumindest einen der Source- und Drain-Elektroden aus, die die Halbleiterschicht überlappen.
6. Flüssigkristallanzeigevorrichtung mit aktiver Matrix nach Anspruch 5, bei der die Isolierschicht zwischen der Halbleiterschicht und einer der Source- und Drain-Elektroden gebildet wird.
7. Flüssigkristallanzeigevorrichtung mit aktiver Matrix nach Anspruche 5, bei dem die Isolierschicht zwischen der Source-Elektrode und der Halbleiterschicht gebildet wird und zwischen der Drain-Elektrode und der Halbleiterschicht.
8. Flüssigkristallanzeigevorrichtung mit aktiver Matrix nach einem der Ansprüche 5 bis 7, bei dem die Isolierschicht sich auf die Kanalzone der Halbleiterschicht erstreckt.
DE69300154T 1992-06-09 1993-06-03 Dünnfilmtransistor und Flüssigkristallanzeigevorrichtung mit aktiver Matrix. Expired - Fee Related DE69300154T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14785992A JP2635885B2 (ja) 1992-06-09 1992-06-09 薄膜トランジスタ及びアクティブマトリクス液晶表示装置

Publications (2)

Publication Number Publication Date
DE69300154D1 DE69300154D1 (de) 1995-06-22
DE69300154T2 true DE69300154T2 (de) 1995-12-07

Family

ID=15439868

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69300154T Expired - Fee Related DE69300154T2 (de) 1992-06-09 1993-06-03 Dünnfilmtransistor und Flüssigkristallanzeigevorrichtung mit aktiver Matrix.

Country Status (7)

Country Link
US (1) US5416340A (de)
EP (1) EP0574186B1 (de)
JP (1) JP2635885B2 (de)
KR (1) KR970003918B1 (de)
CN (1) CN1031373C (de)
DE (1) DE69300154T2 (de)
TW (1) TW289106B (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307150B2 (ja) * 1995-03-20 2002-07-24 ソニー株式会社 アクティブマトリクス型表示装置
JP3512849B2 (ja) * 1993-04-23 2004-03-31 株式会社東芝 薄膜トランジスタおよびそれを用いた表示装置
CN100474086C (zh) * 1995-08-11 2009-04-01 夏普株式会社 透射型液晶显示器件及其制造方法
KR100430798B1 (ko) * 1995-12-29 2004-07-19 삼성전자주식회사 액정표시장치용박막트랜지스터기판
KR100495794B1 (ko) * 1997-10-17 2005-09-28 삼성전자주식회사 액정표시장치용박막트랜지스터
JP3607016B2 (ja) * 1996-10-02 2005-01-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター
JP3425851B2 (ja) * 1997-06-30 2003-07-14 日本電気株式会社 液晶表示装置用薄膜トランジスタ
JP3308498B2 (ja) * 1998-07-31 2002-07-29 富士通株式会社 液晶表示パネル
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6323034B1 (en) 1999-08-12 2001-11-27 Industrial Technology Research Institute Amorphous TFT process
JP3420201B2 (ja) * 1999-12-22 2003-06-23 日本電気株式会社 液晶表示装置
US20080299778A1 (en) * 2007-05-30 2008-12-04 Casio Computer Co., Ltd. Silicon film dry etching method
KR101475299B1 (ko) * 2008-08-20 2014-12-23 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
TWI413839B (zh) * 2009-03-24 2013-11-01 Hannstar Display Corp 液晶顯示器的畫素結構與其形成方法
US9312156B2 (en) * 2009-03-27 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5532803B2 (ja) * 2009-09-30 2014-06-25 ソニー株式会社 半導体デバイスおよび表示装置
CN102005389A (zh) * 2010-10-15 2011-04-06 信利半导体有限公司 降低背沟道刻蚀型tft漏电率的方法
KR101835525B1 (ko) * 2011-02-17 2018-04-20 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP6035734B2 (ja) * 2011-06-20 2016-11-30 ソニー株式会社 半導体素子、表示装置および電子機器
US20140340607A1 (en) * 2011-11-18 2014-11-20 Sharp Kabushiki Kaisha Semiconductor device, method for fabricating the semiconductor device and display device
CN103022150B (zh) 2012-12-25 2015-05-20 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
JP5860517B2 (ja) * 2014-09-22 2016-02-16 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59204274A (ja) * 1983-05-06 1984-11-19 Seiko Instr & Electronics Ltd 薄膜トランジスタ
GB2185622B (en) * 1985-11-27 1989-10-11 Sharp Kk Thin film transistor array
JPS62171160A (ja) * 1986-01-22 1987-07-28 Sharp Corp 薄膜トランジスタ
US4857907A (en) * 1986-04-30 1989-08-15 501 Sharp Kabushiki Kaisha Liquid-crystal display device
JP2523679B2 (ja) * 1987-09-14 1996-08-14 松下電器産業株式会社 薄膜トランジスタおよびその製造方法
JPH01217421A (ja) * 1988-02-26 1989-08-31 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法
JP2740813B2 (ja) * 1988-02-26 1998-04-15 セイコープレシジョン株式会社 非晶質シリコン薄膜トランジシタアレイ基板
JPH01219825A (ja) * 1988-02-29 1989-09-01 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタ
US5187551A (en) * 1988-04-30 1993-02-16 Sharp Kabushiki Kaisha Thin film semiconductor device and liquid crystal display apparatus thereof for preventing irradiated light from reaching the semiconductor layers
GB2220792B (en) * 1988-07-13 1991-12-18 Seikosha Kk Silicon thin film transistor and method for producing the same
JPH0283981A (ja) * 1988-09-21 1990-03-26 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH02271576A (ja) * 1989-04-13 1990-11-06 Nippon Steel Corp 高耐圧薄膜トランジスター
US5053347A (en) * 1989-08-03 1991-10-01 Industrial Technology Research Institute Amorphous silicon thin film transistor with a depletion gate
JPH0830825B2 (ja) * 1990-04-20 1996-03-27 シャープ株式会社 アクティブマトリクス表示装置
JPH0475030A (ja) * 1990-07-17 1992-03-10 Sharp Corp アクティブマトリクス表示装置

Also Published As

Publication number Publication date
JP2635885B2 (ja) 1997-07-30
EP0574186B1 (de) 1995-05-17
US5416340A (en) 1995-05-16
CN1031373C (zh) 1996-03-20
CN1081023A (zh) 1994-01-19
KR970003918B1 (ko) 1997-03-22
EP0574186A1 (de) 1993-12-15
DE69300154D1 (de) 1995-06-22
TW289106B (de) 1996-10-21
JPH0651343A (ja) 1994-02-25
KR940001457A (ko) 1994-01-11

Similar Documents

Publication Publication Date Title
DE69300154T2 (de) Dünnfilmtransistor und Flüssigkristallanzeigevorrichtung mit aktiver Matrix.
DE69419472T2 (de) Dünnschichttransistor und diesen transistor gebrauchende anzeige.
DE4219665B4 (de) Flüssigkristallanzeige
DE69313496T2 (de) Flüssigkristall-Anzeigetafel
DE69631099T2 (de) Durchscheinende Anzeigevorrichtung
DE4318028B4 (de) Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung
DE3587485T2 (de) Flüssigkristall-anzeige-element und dessen herstellung.
DE69120329T2 (de) Anzeigevorrichtung mit aktiver Matrix
DE102006057773B4 (de) Matrixsubstrat für eine In-Plane-Switching LCD-Vorrichtung, In-Plane Switching LCD-Vorrichtung und Verfahren zu dessen Herstellung
DE69630255T2 (de) Anzeigevorrichtung mit aktiver Matrix
DE3852617T2 (de) Farb-Flüssigkristall-Anzeigevorrichtung und ihr Herstellungsverfahren.
DE19828591B4 (de) Flüssigkristallanzeige mit einem hohen Öffnungsverhältnis und ein Verfahren zur Herstellung derselben
DE3587536T2 (de) Flüssigkristall-anzeigeelement und verfahren zu dessen herstellung.
DE69316957T2 (de) Flüssigkristall-Vorrichtung vom Transmissionstyp mit aktiver Matrix
DE69108611T2 (de) Flüssigkristallanzeigeelement und Verfahren zur Behandlung seiner defekten Bildpunkte.
DE69530333T2 (de) Flüssigkristall-Anzeigevorrichtung
DE3750573T2 (de) Dünnschicht-Transistoranordnung für Anzeigetafel aus Flüssigkristallen.
DE69131987T2 (de) Flüssigkristall-Anzeigevorrichtung
DE69316399T2 (de) Flüssigkristallanzeige mit Aktivmatrixansteuerung
DE69017262T2 (de) Aktiv-Matrix-Anzeigevorrichtung und Verfahren zu ihrer Herstellung.
DE69224818T2 (de) Flüssigkristallanzeigevorrichtung
DE69230138T2 (de) Flüssigkristall-anzeigevorrichtung und verfahren zu ihrer herstellung
DE4107318C2 (de) Flüssigkristallanzeigenvorrichtung mit TFT-Matrixsubstrat
DE19623069B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE69110531T2 (de) Aktiv-Matrix-Anzeigevorrichtung mit Dünnfilmtransistorstruktur.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: AU OPTRONICS CORP., HSINCHU, TW

8339 Ceased/non-payment of the annual fee