JPH0283981A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野１ 本発明は、イメージセンサ、エレクトロルミネッセンス
デイスプレィ、液晶デイスプレィ等の駆動相に利用され
るａ膜トランジスタに係わり、特に、個々の薄膜トラン
ジスタにおけるＯＮ電流、ＯＦＦ電流のばらつきが少な
く、かつ、ＯＦＦ電流値についても小さな薄膜トランジ
スタの改良に関するものである。

［従来の技術１ この種の薄膜トランジスタとしては、第９図〜第１１図
に示すようにガラス基板（ａ）と、このガラス基板（ａ
）上に形成されたゲート電Ｉｆｉ（ｂ）と、このゲート
電極（ｂ）を被覆するゲート絶縁膜（Ｃ）と、このゲー
ト絶縁膜（Ｃ）上に被着された第一アモルファス半導体
層（ｄ）と、必要に応じてこの第一アモルファス半導体
１ｉ（ｄ）上の上記ゲートＮ極（ｂ）に相当する部位に
設けられ第一アモルファス半導体１（ｄ）を保護するた
めの保護膜（８）と、上記第一アモルファス半導体Ｍａ
ｄｉ上に形成され３１ｉｉｉ又は５価の原子が混入され
たオーミックコンタクト用の第二アモルファス半導体層
（ｆ）と、この第二アモルファス半導体層（ｆ）と電気
的に接続されたソース・ドレイン電極（１（ｈ）と、こ
のソース・ドレイン電１（ｏ）（ｈ）と第二アモルファ
ス半導体１（ｆ）との間に介装されソース・トレイン電
極（ｇ）（ｈ）を構成する金属の第二アモルファス半導
体ＩＨ（ｆ）への拡散を防止する拡散防止層（ｊ）とで
その主要部を構成するものが知られており、上述したよ
うなイメージセンサ、液晶デイスプレィの駆動用等に広
く利用されているものである。

そして、従来におけるこの種の薄膜トランジスタは第１
２図（Ａ）〜（Ｌ）に示すような各工程を経て製造され
ているものであった。

すなわち、第１２図（Ａ）〜（Ｂ）に示すようにゲート
電極（ｂ）の形成されたガラス基板（ａ）上に、ゲート
絶縁膜（Ｃ）となるＳｉＮ　　製絶縁皮ｆｌｕ（Ｃ’）
、第一アモルファス半導体層（ｄ）となるアモルファス
シリコン（ａ−８ｉ　）　’８１半導体皮膜（ｄ’）、
及び保１１１０（ｅ）となるＳｉ　ＮＸ製保護皮膜（ｅ
’）を順次ｉｌｌし、フォトエツチング法により上配保
護皮１（＋３’）を選択的に除去して第１２図（Ｃ）に
示すように保護膜（ｅ）を形成する。

次に、第１２図（Ｄ）に示すように５価の原子であるＰ
（リン）が混入されたアモルファスシリコン＜ａ−ｓ　
ｒ　＞製の第二アモルファス半導体層形成膜＜ｒ’＞と
Ｃｒ（クロム）製の拡散防止層形成膜（ｊｏ）を順次＠
膜し、かつ、第１２図（Ｅ）に示すように上記拡散防止
層形成膜（ｊ’）上にレジスト膜（ｋｌ）をパターン状
に形成した後、例えば、６１１酸第二セリウムアンモニ
ウムと過塩素酸の混合物にて構成されるエツチング剤を
用いてエツチング処理を施し、上記レジスト膜（ｋｌ）
から露出する拡散防止層形成膜（ｊｏ）を除去し併せて
レジストｇＩ（ｋｌ）を除去して第１２図（Ｆ）に示す
ように拡散防止層（ｊ）を形成する。

次いで、第１２図（Ｇ）に示すように上記拡散防止層（
ｊ）上に再度レジストｍ（ｋ２）をパターン状に形成し
た後、例えば、フッ硝酸系のエツチング剤を用いてエツ
チング処理を施し、レジスト膜（ｋ２）から露出する第
二アモルファス半導体層形成ｍ＜ｒ’＞及びこの下側の
アモルファスシリコン（ａｓ＋）製半導体皮ｐ！Ｊ（ｄ
’）を除去して、第１２図（１−１）に示すように第二
アモルファス半導体ＦＪ（ｆ）と第一アモルファス半導
体層（ｄ）とを順次形成する。

更に、第１２図（１）に示すようにフォトエツチング法
によりパターン状に５ｉＮＸ製絶縁皮膜（Ｃ″）を除去
してゲート絶縁Ｍｌ（Ｃ）を形成し、かつ、この全面に
ソース・ドレイン電極用金属、例えばアルミニウム（Ａ
ｊ＞の金［ｉｌ　（ｇｈ＞を第１２図（Ｊ）に示すよう
に一様に着膜させると共に、第１２図（Ｋ）に示すよう
にこの金属層（ｇｈ＞上にパターン状にレジスト１１（
ｋ３）を形成した後、このレジストｌ１ｌ（ｋ３）から
露出する金ｆｆ＆層（Ｑｈ）をエツチング処理にて除去
し第１２図（Ｌ）に示すようなソース・ドレイン１ｒｉ
（ａ）（ｈ＞を形成して薄膜トランジスタを得るもので
あった。

［発明が解決しようとする課題］ ところで、この従来の薄膜トランジスタにおいては、上
記金属ｆｆ１（ａｈ）上へのレジスト膜（ｋ３）形成工
程時におけるアライメントのズレによってレジストｇ！
（ｋ３）の形成位茸が一方側にズした場合、第１３図〜
第１５図に示すようにソース・ドレイン電極（ｇ）（ｈ
）の一方側端部が上記保護膜（ｅ）若しくは第一アモル
ファス半導体層（ｄ）の中央側へ伸びた状態で形成され
、上記ソース・ドレイン電極（１（ｈ）と保護膜（ｅ）
若しくは第一アモルファス半導体１！（ｄ）とがその一
部において直接接続されることになるため、その接続領
域の大小によって得られる薄膜トランジスタのＯＮ電流
、’０ＦＦＩ流にばらつきが生じてしまう問題点があっ
た。

そして、この原因については発明者の分析によると以下
に述べるような理由に基づくものであると思われている
。

すなわち、第１４図に示すような保護膜（ｅ）を有する
ａ躾トランジスタにおいては、その保″ｆｉ膜（ｅ）を
形成する材料の種類によってソース・ドレイン電極（Ｑ
）（ｈ＞間に電圧を印加した際、その電界により保ｍｇ
＜ｅ＞と第一アモルファス半導体層（ｄ）の境界部にも
電流路となるチャンネルが形成されこの保ｒ！を膜（ｅ
）によって電子がトラップされる場合があり、上記ソー
ス・ドレイン電極（ａ）（ｈ）と保護１（ｅ）との接続
領域にばらつきがあると上記保護膜（ｅ）によってトラ
ップされる電子の世もばらつくため、製造される個々の
薄膜トランジスタにより第一アモルファス半導体層（ｄ
）を流れる電流値に差異が生ずるためであると思われる
。

一方、第１５図に示すような保護膜を有さない薄ｓ　ト
ランジスタにおいても、上記ソース・ドレイン電極（Ｑ
）（ｈ）と第一アモルファス半導体層（ｄ）との接続領
域にばらつきがあると、有効ゲート長くα）が変動して
第一アモルファス半導体層（ｄ＞によりトラップされる
電子の量も変るため、第一アモルファス半導体層（ｄ）
を流れる電流１直に差異が生じてＯＮ電流、ＯＦＦ電流
がばらつくためであると思われる。

更に、従来の薄膜トランジスタにおいては第１４図〜第
１５図に示すように、上記保護膜（ｅ）あるいは第一ア
モルファス半導体層（ｄ）の露出面側を図示外の適宜フ
ィルム等で被覆して保護する方法が採られている。

しかしながら、この被覆処理Ｔ程時において上記露出面
と適宜フィルムとの隙間空間内に空気や水分等が入る場
合があり、これ等が上記保護膜（ｅ）や第一アモルファ
ス半導体層（ｄ）表面に付着するとリークを引起こし易
くなって薄膜トランジスタのＯＦＦ電流値を増大ざぜで
しまう問題点があった。

［課題を解決するための手段ｊ 本発明は以上の問題点に着目してなされたもので、その
課題とするところは、ＯＮ電流、ＯＦＦ電流のばらつき
が少なく、しかも、ＯＦＦ電流値の小さな薄膜１−ラン
ジスタを提供することにある。

すなわち本発明は、絶縁性基板と、この基板上に形成さ
れたゲート電極と、このゲート電極を被覆するゲート絶
縁膜と、このゲート絶縁膜上に被着された半導体層と、
この半導体層に直接又は電気的接続部材を介して接続さ
れたソース・ドレイン電極とを備える薄膜トランジスタ
を前提とし、上記ソース・ドレイン電極と半導体層又は
電気的接続部材との間に絶縁層を介装し、かつ、この絶
縁層に設けられた開口を介して上記ソース・ドレイン電
極と半導体層又は電気的接続部材とが接続されているこ
とを特徴とするものである。

この様な技術的手段において上記絶縁性基板としてはガ
ラス、セラミックス、ポリイミド樹脂等が使用でき、ま
た、上記半導体層を構成する材料としてはアモルファス
シリコン、ポリシリコン等がある。

また、上記電気的接続部材としては、半導体層とソース
・ドレイン電極間のオーミックコンタクトを図るための
３価又は５１ｉ１ｉの原子が混入された第二半導体層や
、ソース・トレイン電極を構成する金属材料の半導体層
への拡散を防止する拡散防止層等がある。

そして、第二半導体において混入される３価又は５価の
原子としては、ガリウム（Ｇａ）、ボロン（Ｂ）、イン
ジウム（Ｉｎ）、アルミニウム（ＡＩ）等の３１ｉ！ｉ
の原子や、リン（Ｐ）、アンチモン（Ｓｂ）、ひ素（Ａ
ｓ＞等の５価の原子等があり、一方、上記拡散防止層を
構成する材料としては、クロム（Ｏｒ）、チタン（Ｔ　
ｉ　）　、ダンゲステン（Ｗ）、モリブデン（Ｍｏ）、
タンタル（Ｔａ）等がある。尚、ソース・ドレイン電極
等を構成する金属材料としては、従来同様、アルミニウ
ム、クロム、チタン、タングステン、モリブデン等があ
る。

次に、上記ソース・ドレイン電極と半導体層又は電気的
接続部材との間に介装される絶縁層は、ソース・トレイ
ン電極と半導体層又は電気的接続部材の間隔を広げて保
護膜等に対するソース・ドレイン電極の電界を減少させ
ると共に、保護膜又は半導体層表面を被覆してその表面
への空気、水分等の付着を防止する作用を有するもので
、具体的には、ポリイミド樹脂、ポリアミド樹脂等の高
分子材料や、窒化シリコン、酸化シリコン等の無は材料
でもってこれを構成することができる。

尚、上記ゲート電極、ゲート絶縁膜、ソース・トレイン
電極等の材料並びに形成法については、従来法をそのま
ま適用することができる。

［作用］ 上述したような技術的手段によれば、ソース・ドレイン
電極と半導体層又は電気的接続部材との間に絶縁層を介
装、かつ、この絶縁層に設けられた開口を介して上記ソ
ース・トレインＩｉと半導体層又は電気的接続部材とが
接続されているため、上記開口以外の部位においてソー
ス・ドレイン電極と半導体層又は電気的接続部材とが接
続されることがない。

従って、ソース・ドレイン電極を形成する際におけるレ
ジスト膜の形成位置が若干ずれた場合におでも、このソ
ース・トレイン電極と半導体層又Ｇ、を電気的接続部材
との接続領域は常に一定となり、かつ、介装される絶縁
層によりソース・ドレイン電極と半導体層又は電気的接
続部材との間隔が広がって上記保護膜等に対するソース
・トレイン電極の電界が減少すると共に、上記絶縁層に
より保ｉｓ等の表面が被覆されてその表面への空気、水
分等の付着を防止することが可能となる。

［実施例］ 以下、本発明の実施例について図面を参照して詳細に説
明すると、この実施例に係る薄膜トランジスタは第１図
〜第２図に示すように透明ガラス基板（１）と、この基
板（１）上に形成されたゲート電極（２）と、このゲー
ト電極（２）を被覆するゲート絶縁ＩＦＪ（３０）と、
このゲート絶縁膜（３０）上に被着された第一アモルフ
ァス半導体層（４０）と、この第一アモルファス半導体
１（４０）上の上記ゲート電極（２）に相当する部位に
設けられ第一アモルファス半導体ｆｌ（４０）を保護す
るための保ａ１ｇａ（５０）と、上記第一アモルファス
半導体層（４０）上に形成され３価又は５価の原子が混
入されたオーミックコンタクト用の第二アモルファス半
導体層（６０）と、この第二アモルファス半導体層（６
０）上に形成されソース・ドレイン電極（９）（９）を
構成する金属材料の第二アモルファス半導体層（６０）
への拡散を防止する拡散防止層（７０）と、これ等拡散
防止層（７０）、保護膜（５０）上に被着され拡散防止
層（７０）に相当する部位に間口（１１）　　（１１）
を有する絶Ｒ層（１０）と、この絶縁層（１０）の上記
開口（１１）　　（１１）を介して拡散防止層（７０）
に接続されたソース・ドレイン電極（９）（９）とでそ
の主要部を構成し、第３図〜第５図に示すようにクロム
電Ｖｊ（２１）、光導電体層（２２）、及び透明電極（
２３）とで構成されるフォトセンサ（２０）に接続され
てイメージセンサの駆動用に適用されているものである
。

そして、この薄膜トランジスタは以下に示すような各工
程を経て製造されているものである。

まず、第６図（Ａ）に示すようにスパッタリング法とフ
ォトエツチング法により透明ガラス基板（商品名コーニ
ング７０５９）　　（１）上に５００オングストローム
のクロム（Ｃｒ）製ゲート電極（２）を被着した後、第
６図（Ｂ）に示すように真空条件下においてプラズマＣ
ＶＤ　（ケミカル・ベイバー・デボジッション、化学的
気相成長法）法により、ゲート絶縁膜用の厚さ３０００
オングストロームのアモルファス窒化シリコン（Ｓ　ｉ
　Ｎ　ｘ　）製絶縁皮膜（３）、第一アモルファス半導
体層用の厚さ１０００オングストロームのアモルファス
シリコン（ａ−８ｉ　）　％半導体皮Ｆｌ（４）、及び
保護膜用の厚さ１５００オングストロームのアモルファ
ス窒化シリコン（ＳｉＮ　　）製保護皮膜（５）を連続
的に被着する。

次に、上記真空条件を解いた状態でスピンナ装置により
保護皮膜（５）上にフォトレジスト膜（東京応化社製ポ
ジ型レジスト材料　商品名０ＦＰＲ−８００＞を均一に
塗布し、かつ、図示外のガラス・マスクを介して縮小投
影ステッパ装置により紫外光のパターン露光を施して照
射部位を現像剤により溶解可能な性質に変質させた後、
現像剤（東京応化社製ノンメタルデベロッパー　商品名
ＮＨＤ−３）により溶解除去してパターン状の図示外の
レジスト族を形成し、更に、８１（Ｆ　　（バッフ７−
ドフツ酸・・・フッ酸とフッ化アンモニウムとの混合液
でその混合＝ＩｉＭ比が１＝５０のもの）を用いて保護
皮膜（５）を溶解除去し、併せてレジスト膜を除去して
第６図（Ｃ）に示すような保護ＦＪ　（５０）を形成す
る。

そして、この保護１ｕ（５０）の形成された基板（１）
表面について酸化膜除去処理、洗浄処理等を施し、かつ
、窒素ガスにて満たされたＣｖＤ処理用の部屋へ導入す
ると共に、この部屋を減圧して真空状態にした後、プラ
ズマＣＶＤ法により５価の原子であるＰ（リン）が混入
された厚さ１０００オングストロームの　＋　アモルフ
ァスシリコン（ａ−３ｉ）ｔＪ第ニアモルフ？ス半導体
層形成膜（６）と、厚さ１５００オングストロームのク
ロム（Ｃｒ）製拡散防止層形成膜（７）を連続的に被着
させる（第６図り参照）。この場合、前者の第二アモル
ファス半導体層形成膜（６）はホスフィン（ＰＨ）とシ
ラン（ＳｉＨ２）の混合ガスを上記アモルファスシリコ
ン製半導体皮膜（４）上に着膜させたものである。

この後、第１図（Ｅ）に示すように真空条件を解いた状
態で拡散防止層形成ｇｌ（７）上に上記レジスト膜の形
成方法と同様な方法にてパターン状にレジスト膜（８）
を形成し、かつ、硝酸第二セリウムアンモニウムと過塩
素酸の混合物にて構成されるエツチング剤を用いてエツ
チング処理を施し、上記レジスト１（８）から露出する
拡散防止層形成膜（７）を除去して拡散防止層（７０）
を形成すると共に、上記レジス１−膜（８）を残したま
までリン酸系のエツチング剤を用いてエツチング処理を
施し、上記レジスト膜く８）から露出する第二アモルフ
ァス半導体層形成膜（６）並びにアモルファスシリコン
製半導体皮膜（４）を除去し、かつ、レジストＦＩ（８
）をも除去して第１図（Ｆ）に示すように第二アモルフ
ァス半導体層（６０）並びに第一アモルファス半導体層
（４０）を形成した後、第６図（Ｇ）に示すように従来
法と同様なフォトエツチング法によりパターン状にアモ
ルファス窒化シリコン（ＳｉＮｘ）製絶縁皮膜（３）を
除去してゲート絶縁膜（３０）を形成する。

更に、上記基板（１）表面について脱脂処理、洗浄処理
等を施した後、第６図（Ｈ）に示すように上記表面にポ
リイミド樹脂を１μＴｒＬ着膜させて絶縁層（１０）を
形成し、かつ、第６図（１）に示すように７オトリソエ
ツチング法によりｖｉａ　ｈｏｌｅ（ビア・ホール〉と
称する開口（１１）　　（１１）を開設づる。

次いで、上配り板（１）全面にスパッタリング法にて１
９さ１μｍのソース・ドレイン電極用アルミニウム（Ａ
　Ｉ　）　Ｆｉを均一にｔｔＦａさせ、かつ、従来法と
同様なフォトエツチング法によりパターン状にアルミニ
ウム（ＡＩ）層を除去してソース・ドレイン電極（９）
（９）を形成し、第６図（Ｊ）に示すように上記開口（
１１）　　（１１）を介してソース・ドレイン電極（９
）（９）と拡散防止層（１０）とが接続された薄膜トラ
ンジスタを得るものである。

このように構成された薄膜トランジスタにおいては、ソ
ース・ドレイン電極（９）（９）と拡散防止層（７０）
との間に絶縁層（１０）が介装され、かつ、この絶縁層
（１０）に設けられた開口（１１）（１１）を介しτ上
記ソース・トレイン電極（９）（９）と拡散防止層（１
０）とが接続されているため、上記開口（１１）　　（
１１）以外の部位においてソース・ドレインＩｆ４（９
）（９）と拡散防止層（１０）とが接続することがない
。

従って、ソース・ドレイン電？４（９）（９）を形成す
る際レジスト膜の形成位置が若干ずれて第７図〜第８図
示づようにソース・ドレイン電極（９）＜９）の配設位
置がずれた場合においても、上記ソース・ドレイン電゛
極（９）（９）と拡散防止１ｉ（７０）との接続領域は
常に一定となり、かつ、介装される絶縁層（１０）の厚
みによりソース・ドレイン電極（９）（９）と拡散防止
層（７０）との間隔が広がって上記保ｒｉ膜（５０）に
対するソース・トレイン電極（９）（９）の電界が減少
するため、保護１１１３（５０）と第一アモルファス半
）９体層（４０）の境界部に電流路と＜’Ｅるチャンネ
ルが形成され難くなって薄膜トランジスタのＯＮ電流、
ＯＦＦ電流のばらつきを防止できる利点を有している。

また、この薄膜トランジスタにおいては、保護膜（５０
）表面が絶縁層（１０）に被覆されて空気、水分等不純
物の付着を防止することが可能になるため、リークが起
こり難くなって薄膜トランジスタの０「Ｆ電流値を減少
できる利点を有している。

尚、この実施例に係る複数個の薄膜トランジスタについ
てその０Ｎａｆ流、ＯＦＦ　ｌ流のばらつき範囲を測定
したところ、ＯＮ電流については２０μ八〜２５μＡ、
ＯＦＦ電流については１０ｐＡ〜５０ｐ△であり、従来
における薄膜トランジスタのばらつき範囲、すなわち、
ＯＮ電流１５μ八〜３０μＡ、ＯＦＦ電流５０ｐＡ〜４
００ｐＡと較べ著しく小さくなっていることが確認され
ており、かつ、ｏｆｆ　ｉｊ流値自体についても小さく
なっていることが確認されている。

また、この実施例に係る薄膜トランジスタは、同一基板
（１）上に形成されたフォトセンサ（２０）に接続して
配設されており、このフォトセンサ（２０）の透明電極
（２３）表面を保護する保護層（２４）用の形成材料と
上記絶縁膜（１０）用の形成材料とを兼用させることが
可能となって上記フォトセンサ（２０）における保護層
（２４）と上記絶縁層（１０）の形成処理を一度にでき
るため、工程数を増やさずに製造できる利点を有してい
る。

〔発明の効果〕

本発明は以上のように、ソース・ドレイン電極と半導体
層又は電気的接続部材との間に絶縁層を介装、かつ、こ
の絶縁層に設けられた開【コを介して上記ソース・ドレ
イン電極と半導体層又は電気的接続部材とが接続されて
いるため、上記開口以外の部位においてソース・ドレイ
ンＮ極と半導体層又は電気的接続部材とが接続すること
がない。

従って、ソース・ドレイン電極を形成する際におけるレ
ジスト膜の形成位置が若干ずれた場合にいてもソース・
ドレインＮ極と半導体層又は電気的接続部材との接＠領
域は常に一定となり、かつ、介装される絶縁層によりソ
ース・ドレイン電極と半導体層又は電気的接続部材との
間隔が広がって上記保護膜等に対するソース・ドレイン
電極の電界が減少するため、簿膜トランジスタのＯＮ電
流、ＯＦＦ電流のばらつきが防止できる効果を有してい
ると共に、上記絶縁層により保護膜等の表面が被覆され
てその表面への空気、水分等の付着を防止することが可
能になるため、リークが起こり難くなって薄膜トランジ
スタのＯＦＦ電流値を減少できる効果を有している。

【図面の簡単な説明】

第１図〜第８図は本発明の実施例を示しており、第１図
は実施例に係る薄膜トランジスタの構成斜視図、第２図
は第１図のｆｆ−４面断面図を示し２第３図〜第５図は
この薄膜トランジスタが組込まれたイメージセンサを示
しており、第３図はその斜視図、第４図は第３図のｒＶ
−ＩＶ面断面図、第５図は第３図の平面図を示し、また
、第６図（Ａ）〜（Ｊ）は実施例に係る薄膜トランジス
タの製造工程の説明図、第７図はソース・ドレイン電極
の配設位置がずれた薄膜トランジスタの構成斜視図、第
８図は第７図の■−■而断面断面図しており、また、第
９図は従来における薄膜トランジスタの構成斜視図、第
１０図は第９図のＸ−Ｘ面断面図、第１１図は保護膜を
有さない薄膜トランジスタの断面図、第１２図（Ａ）〜
（Ｌ）は従来の薄膜トランジスタの製造工程を示す工程
説明図、第１３図はソース・ドレイン電極の配設位置が
ずれた薄膜トランジスタの構成斜視図、第１４図は第１
３図のＸｒＶＸ■而断面図面第１５図は従来における保
護膜を有さない薄膜トランジスタの斜視図を夫々示して
いる。 ［符号説明］ １　・・・基板 ２　・・・ゲート電極 ９　・・・ソース・ドレイン７ａＷ １０　　・・・絶縁層 １１　　・・・開口 （３０・・・ゲート絶縁膜 〈４０　　・・・第一アモルファス半導体層（５０・・
・保護膜 特　許　出　願　人　富士ゼロックス株式会社代　　理
　　人　　弁理士　　中　　村　　智　　廣　（外３名
）１０：絶縁層 第 図 第 図 第 図 第 図 ／２ 第 図 第 図 第 図 弔 図 第１０ 図 す 第１１ 図 第１２ 図 第１２ 図 第１３ 図 第１２ 図 第１４図 第１５図

Claims (1)

1. 【特許請求の範囲】 絶縁性基板と、この基板上に形成されたゲート電極と、
   このゲート電極を被覆するゲート絶縁膜と、このゲート
   絶縁膜上に被着された半導体層と、この半導体層に直接
   又は電気的接続部材を介して接続されたソース・ドレイ
   ン電極とを備える薄膜トランジスタにおいて、 上記ソース・ドレイン電極と半導体層又は電気的接続部
   材との間に絶縁層を介装し、 この絶縁層に設けられた開口を介して上記ソース・ドレ
   イン電極と半導体層又は電気的接続部材とが接続されて
   いることを特徴とする薄膜トランジスタ。