JPH05134271A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH05134271A
JPH05134271A JP30074291A JP30074291A JPH05134271A JP H05134271 A JPH05134271 A JP H05134271A JP 30074291 A JP30074291 A JP 30074291A JP 30074291 A JP30074291 A JP 30074291A JP H05134271 A JPH05134271 A JP H05134271A
Authority
JP
Japan
Prior art keywords
light
film
shielding film
liquid crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30074291A
Other languages
English (en)
Inventor
Shiyuuichi Uchikoga
修一 内古閑
Masahiko Akiyama
政彦 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30074291A priority Critical patent/JPH05134271A/ja
Publication of JPH05134271A publication Critical patent/JPH05134271A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】本発明は、ブラックマトリクスに起因するTF
T特性や表示特性の低下を防止し得る液晶表示装置を提
供することを目的とする。 【構成】透光性絶縁基板1上に形成され、画素となる領
域に開口部を有する遮光膜2と、この遮光膜2の開口部
と隙間を形成しないように、透光性絶縁基板2上に形成
された画素電極4と、この画素電極4に設けられたTF
T15と、透光性絶縁基板1と共に液晶層11を挾持す
る対向基板12と、透光性絶縁基板1を介して液晶層1
1に光を照射する光源とを備えていることを特徴とす
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、アクティブマトリック
ス型の液晶表示装置に関する。
【0002】
【従来の技術】アクティブマトリックス型の液晶表示装
置は、薄型・軽量であるのは勿論のこと、多画素にして
もコントラスト,レスポンスの劣化がなく、しかも、中
間調表示も可能である等の特徴を有しているため、パ―
ソナルコンピュ―タや大画面カラ―テレビ等の表示装置
として期待されている。図20は、スイッチング素子と
して薄膜トランジスタ(TFT)を用いた従来のアクテ
ィブマトリックス型液晶表示装置の一画素分の断面図で
ある。
【0003】この液晶表示装置は、平面ガラスからなる
アレイ基板80並びに対向基板89と、これら基板8
0,89により挾持された液晶層84とからなる基本構
成をとっている。
【0004】アレイ基板80は、透光性絶縁基板81
と、この基板81上にマトリックス状に配列された透光
性の画素電極83と、この画素電極83に接続されたT
FT90などからなる。
【0005】このTFT90は、ボトムゲ−ト(逆スタ
ガ−)型TFTと呼ばれるもので、ゲ−ト電極91がゲ
−ト絶縁膜82を介して活性層92の下部に設けられた
構成をとっている。ゲ―ト電極91は、ゲ−ト線(不図
示)に接続され、このゲ−ト線と直角方向に設けられた
信号線(不図示)には、ドレイン電極94が接続されて
いる。また、画素電極83には、ソ−ス電極95が続さ
れている。なお、活性層92上に設けられている絶縁膜
93はチャネル保護膜である。
【0006】一方、対向基板89は、透光性絶縁基板8
8と、この基板88上に形成された各画素に対応したカ
ラ―フィルタ86と、ブラックマトリクス87と、透光
性の対向電極85などからなる。しかしながら、このよ
うに構成された液晶表示装置においては次のような問題
があった。
【0007】即ち、ブラックマトリクス87が画素電極
83上まで延在しているので、画素の表示面積が画素電
極83の面積より小くなり、開口率が低下するという問
題があった。ブラックマトリクス87が画素電極83上
まで延在しているのは、液晶層84をアレイ基板80と
対向基板89とで挾持する際に、アレイ基板80と対向
基板89とがずれても、TFT90の隣のTFTにより
制御される画素電極83aとドレイン電極94との間の
隙間や、画素電極83と信号線との間の隙間からバック
ライトが漏れないように、ブラックマトリクス87に合
わせマ−ジンを与えたからである。
【0008】また、画素電極83及びTFT90の作成
には、通常、フォトリソグラフィ技術が使用される。こ
のため、装置の性能や信頼の低下を防止するには、フォ
トマスク間の位置合せを所定の精度内で行なう必要があ
る。
【0009】しかしながら、各フォトマスク間のずれを
全て所定の精度内に収めるのが困難であるので、TFT
特性や表示特性の低下が起こったり、製造歩留まりが悪
くなるという問題があった。
【0010】
【発明が解決しようとする課題】上述の如く、従来の液
晶表示装置では、光漏れの原因となる隙間がブラックマ
トリクスで確実に覆われるように、ブラックマトリクス
に合わせマ−ジンを与えていたが、これにより開口率の
低下が生じるという問題があった。また、フォトマスク
間のずれにより、TFT特性や表示特性が低下したり、
製造歩留まりが悪くなるという問題もあった。
【0011】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、ブラックマトリクスに
起因するTFT特性や表示特性の低下を防止し得る液晶
表示装置を提供することにある。
【0012】
【課題を解決するための手段】本発明の骨子は、アレイ
基板側にブラックマトリクスの役割を果たす遮光膜を設
けたことにある。
【0013】即ち、上記の目的を達成するために、本発
明の液晶表示装置は、透光性絶縁基板上に形成され、画
素となる領域に開口部を有する遮光膜と、この遮光膜の
開口部と隙間を形成しないように、前記透光性絶縁基板
上に形成された画素電極と、この画素電極に接続された
スイッチング素子としてのトランジスタと、前記透光性
絶縁基板と共に液晶層を挾持する対向基板と、前記透光
性基板を介して前記液晶層に光を照射する光源とを備え
たことを特徴とする。
【0014】
【作用】本発明の液晶表示装置では、透光性絶縁基板上
に、画素となる領域に開口部を有する遮光膜を設けてい
る。したがって、遮光膜は、従来のようにトランジスタ
に照射される光を遮断するのは勿論のこと、その他の画
素領域以外の領域に照射される光も遮断する。したがっ
て、従来のように対向基板にブラックマトリクスを設け
る必要が無くなるので、ブラックマトリクスの合わせマ
−ジンより、開口率が低下するという問題は生じない。
【0015】
【実施例】以下、図面を参照しながら実施例を説明す
る。図1は、本発明の第1の実施例に係わる液晶表示装
置の一画素分の断面図である。
【0016】本実施例の液晶表示装置の構成は、基本的
には従来のものと同じで、アレイ基板16と、対向基板
17と、アレイ基板16と対向基板17とで挾持された
液晶層11と、バックライト光源(不図示)とからなる
基本構成をとっている。本実施例の液晶表示装置の特徴
は、アレイ基板16側にブラックマトリクスの役割を果
たす遮光膜2が形成されていることにある。
【0017】即ち、アレイ基板16は、透光性絶縁基板
1と、この基板1上に形成された所定形状の遮光膜2
と、基板1上にマトリックス状に配列された透光性の画
素電極4と、この画素電極4に接続されたTFT15等
で構成され、一方、対向基板17は、透光性絶縁基板1
4と、この基板14上に形成された各画素に対応したカ
ラ―フィルタ―13a,13bと、対向電極12等で構
成されている。次に上記の如き構成された液晶表示装置
のアレイ基板16の作成について説明する。
【0018】図2は、図1のアレイ基板16の平面図で
あり、図3及び図4は、図2のアレイ基板16のA−A
´断面における形成工程断面図であり、図5は、図2の
アレイ基板16のB−B´断面図である。
【0019】まず、図3(a)に示す如く、透光性絶縁
基板1上に遮光膜2となるMo等の金属薄膜を堆積す
る。次いでこの金属薄膜上にフォトレジストを塗布した
後、露光工程,現像工程を行ない、不要なフォトレジス
ト、つまり、画素電極となる領域のフォトレジストを除
去し、残ったフォトレジストをマスクとして上記金属薄
膜をエッチングし、図6に示すような屈曲部Kを有する
田の字型の遮光膜2を形成する。この後、遮光膜2が形
成された基板1上に、酸化シリコンや窒化シリコン等の
絶縁膜3を堆積する。
【0020】次に図3(b)に示す如く、絶縁膜3上
に、画素電極4,4a、ソ−ス・ドレイン電極5となる
透明電極膜、例えば、ITO(Indium Tin Oxide)膜を
堆積し、続いて、このITO膜上にオ−ミックコンタク
ト層6となるn+ 型アモルファスシリコン(n+ a‐S
i)膜を堆積する。
【0021】次にn+ a‐Si膜上にネガ型のフォトレ
ジストを塗布した後、裏面露光を行なう。この結果、遮
光膜2の上に位置するフォトレジスト以外のフォトレジ
ストが露光される。次いでフォトマスクを用いて基板1
の表面に露光光を照射する。つまり、裏面露光,表面露
光の2回の露光を同一のフォトレジストに対して行な
う。ここで、フォトマスクとしては、例えば、ソ−ス・
ドレイン電極5となる部分以外のフォトレジストに露光
光が照射されないパタ−ンのものを用いる。
【0022】次にフォトレジストの現像を行なってフォ
トレジパタ−ンを作成し、これをマスクに用いて透明電
極膜,n+ a‐Si膜をエッチングし、画素電極4,4
a,ソ−ス・ドレイン電極5,そしてオ−ミックコンタ
クト層6を形成する。裏面露光を用いたので、画素電極
4は遮光膜2と自己整合的に形成される。また、画素電
極4はソ−ス・ドレイン電極を兼ねる。これは、フォト
マスクとして働く遮光膜2が屈曲部Kを有するので、画
素電極側のソ−ス・ドレイン電極と画素電極が同一の電
極となるからである。なお、画素電極4aは隣接する画
素のもので、画素電極4と同様に自己整合的に形成され
る。
【0023】次に図3(c)に示す如く、活性層7とな
るアモルファスシリコン(a‐Si)膜を堆積した後、
基板1上のTFTが最終工程で分離するように、a‐S
i膜をエッチングして活性層7を形成し、続いて、画素
電極4上の不要なオ−ミックコンタクト層6をエッチン
グ除去する。このとき、エッチング方法として、CF4
ガスとO2 ガスとの混合ガスを使用したドライエッチン
グを用いれば、a‐Si膜(活性層7)とオ−ミックコ
ンタクト層6(n+ a‐Si膜)とのエッチング選択比
が小さくなるので、a‐Si膜とオ−ミックコンタクト
層6とを同時にパタ−ニングできる。
【0024】次に図4に示す如く、酸化シリコンや窒化
シリコン等の絶縁膜からなるゲ−ト絶縁膜8を基板1上
に堆積する。次いで図5に示す如く、ゲ−ト絶縁膜8
に、ソ−ス・ドレイン電極5と後工程で形成する信号線
10とのコンタクトを取るためのコンタクトホ−ル18
を形成する。
【0025】最後に、Al,Mo又はTa等の導電性薄
膜を堆積し、これをパタ−ニングすることでゲ−ト電極
9,信号線10を形成する。信号線10はオ−ミックコ
ンタクト層6を介してソ−ス・ドレイン電極5上に形成
されているので、信号線10とソ−ス・ドレイン電極5
との電蝕を考慮する必要はない。なお、ゲ−ト絶縁膜8
を保護膜として併用しない場合には、図7に示すよう
に、ゲ−ト電極9をマスクに用いることで自己整合的に
ゲ−ト絶縁膜8を形成できる。
【0026】このようにして得られたアレイ基板16か
らなる液晶表示装置では、遮光膜2により活性層7に照
射されるバックライトを遮断できる。この結果、光リ−
ク電流の発生を確実に防止でき、TFT特性が改善され
る。更に、遮光膜2は、上述した遮光膜本来の役割に他
に、ブラックマトリクスの役割も果たしている。
【0027】即ち、基板1上の画素電極4以外の領域
は、遮光膜2で覆われているので、隣接画素の画素電極
4aと活性層7との間の隙間や、画素電極4,4aと信
号線10との間の隙間などから漏れるバックライトを防
止できる。この結果、漏光による表示特性の低下を防止
できる。
【0028】しかも、画素電極4は遮光膜2と自己整合
的に形成されているので、遮光膜2と画素電極4との重
ね合わせが無くなり、従来のように、ブラックマトリク
スを設けることで開口率が低下するという問題は生じな
い。
【0029】また、図5から分かるように、画素電極4
と信号線10とが異なる層に形成されているので、フォ
トマスクの合わせずれがあっても、画素電極4と信号線
10とが短絡することが無くなり、歩留まりが向上す
る。更に、図8に示すように、ゲ−ト絶縁膜8上に絶縁
膜11を介してゲ−ト電極9を形成すれば、ゲ−ト電極
9と信号線10とが別層になるので、ゲ−ト電極9と信
号線10との短絡も防止できる。
【0030】また、TFT15のチャネル部分が遮光膜
2とゲ−ト電極9とで挟まれているので、チャネル部分
に照射される光は、遮光膜2,ゲ−ト電極9により十分
減衰される。この結果、TFT15の耐光性が増し、高
寿命、高信頼性の装置が得られるようになる。
【0031】なお、本実施例では、裏面露光を用いて遮
光膜2と自己整合的に画素電極4を形成したが、マスク
露光を用いて画素電極4を形成しても良い。図9はマス
ク露光を用いて形成したアレイ基板16の断面図であ
る。この場合、遮光膜2と画素電極4との重なりが生じ
るが、実用上はなんら問題はない。
【0032】即ち、遮光膜2と画素電極4との重なりL
は露光精度(3μm程度)に依存するが、その精度はア
レイ基板16と対向基板17との張り合わせ精度(8μ
m程度)より高いので、遮光膜2と画素電極4との重な
りLによる開口率の低下は無視できる。
【0033】なお、遮光膜2が画素電極4と重なりを持
つ場合には、遮光膜に電圧を印加することで、遮光膜2
と画素電極4との重なり部分を補助容量として利用する
ことができる。絶縁膜3としては、比誘電率εr が高い
絶縁膜を用いることが望ましい。例えば、SiO2 膜等
のシリコン酸化膜(εr =3.8〜5.9)、Si3
4 膜等のシリコン窒化膜(εr =6.0〜7.9)、T
2 5 膜等のタンタル酸化膜(εr =6)、Al2
3膜等のアルミニウム酸化膜(εr =6〜8)、TiO
2 膜等のチタン酸化膜(εr =30〜40)を用いるこ
とが望ましい。また、遮光膜2と画素電極4との重なり
部分は、ネガ型のフォトレジストを裏面からオ−バ−露
光することで再現性良く形成できる。これは、オ−バ−
露光を行なうと、露光光が遮光膜22の内側に回り込
み、遮光膜22上のフォトレジストも露光されるからで
ある。図10は、本発明の第2の実施例に係わる液晶表
示装置のアレイ基板の平面図であり、図11は、図10
のアレイ基板のC−C´断面図である。
【0034】これを製造工程に従い説明すると、まず、
透光性絶縁基板21上に、遮光膜22となる金属薄膜を
堆積し、続いて、この金属薄膜上にフォトレジストを塗
布した後、露光工程,現像工程を行ない、図12に示す
ような屈曲部Kと開口部Hとを有する遮光膜22を形成
する。この後、遮光膜22が形成された基板21上に、
酸化シリコンや窒化シリコン等の絶縁膜23を堆積す
る。
【0035】次に絶縁膜23上に、画素電極24,ソ−
ス・ドレイン電極25となるITO等の透明電極膜,オ
−ミックコンタクト層26となるn+ a‐Si等の半導
体膜膜を順次堆積した後、この半導体膜上にネガ型のフ
ォトレジストを塗布して裏面露光を行ない、遮光膜22
と自己整合的なフォトレジパタ−ンを形成する。次いで
このフォトレジストパタ−ンをマスクにして透明電極
膜,半導体膜をエッチングし、画素電極24,ソ−ス・
ドレイン電極25、オ−ミックコンタクト層26を形成
する。なお、画素電極24aは隣接画素の画素電極であ
る。
【0036】次にMo薄膜,Ta薄膜又はMo−Ta薄
膜の不透明導電薄膜を堆積し、これをパタ−ニングして
信号線30を形成する。この信号線30の形状は、図1
1に示すように、信号線30と後工程で形成するゲ−ト
電極29とで遮光膜22の開口部Hが塞がれるような形
状でも良いし、或いは信号線30のみで開口部Hが塞が
れるような形状でも良い。
【0037】次に活性層27となるa‐Si膜等の半導
体膜を堆積した後、TFTが最終工程で分離するように
半導体膜をエッチングして活性層27を形成する。次い
で画素電極24上の不要なオ−ミックコンタクト層26
を除去する。
【0038】最後に、ゲ−ト絶縁膜28を基板21上に
形成した後、導電性薄膜を堆積し、これをパタ−ニング
してゲ−ト電極29を形成する。なお、ゲ−ト絶縁膜2
8を保護膜として併用しない場合には、図13に示すよ
うに、ゲ−ト電極29をマスクに用いることで自己整合
的にゲ−ト絶縁膜28を形成できる。
【0039】このようにして得られたアレイ基板からな
る液晶表示装置でも、先の実施例と同様な効果が得られ
るのは勿論のこと、本実施例では、遮光膜22に開口部
Hを設けたので、ソ−ス・ドレイン電極25も自己整合
的に形成できる。この結果、TFT特性が更に改善され
る。
【0040】なお、マスク露光により画素電極24を形
成しても、露光精度は張り合わせ精度より高いので、遮
光膜22と画素電極24との重なりによる開口率の低下
は、ほとんど起こらない。また、遮光膜22と画素電極
24との重なり部分を形成して、その重なり部分を補助
容量に利用しても良い。
【0041】ところで、第1,第2の実施例では、トッ
プゲ−ト型のTFTを用いたが、遮光膜として金属膜を
用いているので、上記TFTをバックゲ−ト型のTFT
として用いることもできる。
【0042】即ち、遮光膜は活性層の裏面側にあるの
で、遮光膜に電圧を印加することにより、遮光膜と活性
層との間にチャネルを形成できる。遮光膜に印加するべ
き電圧は次のようにして決まる。ゲ−トに印加する電圧
をVg とし、しきい値電圧VTHとすると、Vg =VTH
ときに活性層内に発生する電荷の量Qは、 Q=ε0 ・εgi ・VTH/dgi となる。ここで、ε0 は真空の誘電率、εgi はゲ−ト
絶縁膜の比誘電率、VTHはTFTのしきい値電圧、dg
i はゲ−ト絶縁膜の厚さである。一方、ゲ−トに電圧を
印加せずに、遮光膜に印加する電圧をVlsとすると、活
性層内に発生する電荷の量Qlsは、 Qls=ε0 ・εi ・Vls/di となる。ここで、εi は遮光膜上の絶縁膜の厚さ、di
は遮光膜上の絶縁膜の比誘電率である。TFTをオフに
するには、Qls<Qであれば良い。したがって、Vls
εgi ・di ・VTH/εi /εgi であれば、TFTを
オフにできる。図14は、本発明の第3の実施例に係わ
るアレイ基板の断面図である。これは本発明を逆スタガ
−型のTFTを用いたアレイ基板に適用したものであ
る。
【0043】これを製造工程に従い説明すると、まず、
透光性絶縁基板31上に、図15に示すような田の字型
の遮光膜32を形成する。次いで絶縁膜33を基板31
上に堆積した後、ゲ−ト電極39を形成する。
【0044】次に基板31上にゲ−ト絶縁膜38を堆積
した後、このゲ−ト絶縁膜38上に画素電極34,34
aとなる透明電極膜を堆積し、続いて、この上にネガ型
のフォトレジストを塗布する。そして、裏面露光を行な
って遮光膜32と自己整合的なフォトレジストパタ−ン
を形成し、これをマスクとして透明電極膜をエッチング
して画素電極34,34aを形成する。なお、画素電極
34aは隣接画素の画素電極である。
【0045】次に、例えば、a‐Si膜,n+ a‐Si
膜を順次堆積した後、これら半導体膜を所定の形状にパ
タ−ニングし,活性層37,オ−ミックコンタクト層3
6を形成する。次いでチャネル上の位置するオ−ミック
コンタクト層36を除去した後、この部分にチャネル保
護膜40を形成する。最後に、電極材料を堆積し、これ
を所定の形状にパタ−ニングしてソ−ス・ドレイン電極
35を形成する。
【0046】このようにして得られたアレイ基板からな
る液晶表示装置でも、遮光膜32が遮光膜の本来の役割
に加え、ブラックマトリクスの役割も果たすので、先の
実施例と同様な効果が得られる。なお、先の実施例と同
様にマスク露光により画素電極34を形成しても良い。
更に、遮光膜32と画素電極34との重なり部分を形成
して、その重なり部分を補助容量として用いても良い。
図16は、本発明の第4の実施例に係わるアレイ基板の
平面図であり、図17は、図16のアレイ基板のD−D
´断面図である。
【0047】これを製造工程に従い説明すると、まず、
透光性絶縁基板41上に遮光膜42を形成する。遮光膜
42の形状は、図18に示すように、屈曲部Kと開口部
Hとを有するものとする。
【0048】次に基板41上に絶縁膜43を堆積し、続
いて、この絶縁膜43上にゲ−ト電極49となる電極材
料膜を堆積する。次いでこの電極材料膜上にネガ型のフ
ォトレジストを塗布して裏面露光とマスク露光とを行な
い、フォトレジストパタ−ンンを形成する。裏面露光を
行なうことで、チャネル長方向の寸法を遮光膜42と自
己整合的に決めることができる。
【0049】次にゲ−ト絶縁膜48を堆積した後、活性
層47,オ−ミックコンタクト層46を形成する。次い
でチャネル保護膜となる絶縁膜を堆積し、この絶縁膜上
にネガ型のフォトレジストを塗布する。次いで裏面露光
とマスク露光とを行ない、フォトレジストパタ−ンンを
形成し、これをマスクに用いて上記絶縁膜をエッチング
する。この結果、チャネル長方向に関して自己整合的な
チャネル保護膜50が形成される。最後に、画素電極4
4,44a,信号線45を形成する。
【0050】このようにして得られたアレイ基板からな
る液晶表示装置でも、遮光膜42により、リ−ク電流の
発生や,開口率の低下を招くこと無く光漏れを防止で
き、先の実施例と同様な効果が得られる。また、本実施
例では、上述した形状の遮光膜42を用いたので、チャ
ネル長方向に関して、ゲ−ト電極49及びチャネル保護
膜50を自己整合的に形成できる。また、遮光膜42と
画素電極44との重なり部分を形成して、その重なり部
分を補助容量として利用しても良い。
【0051】なお、本発明は上述した実施例に限定され
るものではない。例えば、図15の逆スタガ−型TFT
用の遮光膜32を用いて、図19に示すようなトップゲ
−ト型TFTを用いたアレイ基板も形成できる。図中、
斜線部は遮光膜、54は画素電極、57は活性層、59
はゲ−ト電極、60はソ−ス・ドレイン電極を表してい
る。また、上記実施例では、スイッチング素子としてT
FTを用いた場合について説明したが、他のトランジス
タを用いても同様な効果が得られる。また、上記実施例
では、遮光膜として金属薄膜を用いたが、絶縁性薄膜を
用いても良い。その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。
【0052】
【発明の効果】以上詳述したように本発明によれば、従
来のように対向基板にブラックマトリクスを設けるので
はなく、透光性基板にブラックマトリクスの役割を果た
す遮光膜を設けたので、ブラックマトリクスの合わせマ
−ジンによる開口率の低下を防止できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係わる液晶表示装置の
一画素分の断面図。
【図2】図1の液晶表示装置のアレイ基板16の平面
図。
【図3】図2のアレイ基板のA−A´断面図における形
成工程断面図。
【図4】図2のアレイ基板のA−A´断面図における形
成工程断面図。
【図5】図2のアレイ基板のB−B´断面図。
【図6】遮光膜の形状を示す図。
【図7】ゲ−ト絶縁膜が自己整合的に形成されたアレイ
基板の断面図。
【図8】ゲ−ト電極と信号線とが別層のアレイ基板の断
面図。
【図9】マスク露光を用いて画素電極を形成した場合の
アレイ基板の断面図。
【図10】本発明の第2の実施例に係わる液晶表示装置
のアレイ基板の平面図。
【図11】図10のアレイ基板のC−C´断面図。
【図12】遮光膜の形状を示す図。
【図13】ゲ−ト絶縁膜が自己整合的に形成されたアレ
イ基板の断面図。
【図14】本発明の第3の実施例に係わるアレイ基板の
断面図。
【図15】遮光膜の形状を示す図。
【図16】本発明の第4の実施例に係わるアレイ基板の
平面図。
【図17】図16のアレイ基板のD−D´断面図。
【図18】遮光膜の形状を示す図。
【図19】図15の逆スタガ−用の遮光膜をトップゲ−
ト型TFTに適用した場合のアレイ基板の断面図。
【図20】従来の液晶表示装置の断面図。
【符号の説明】
1,14,21,31,41…透光性絶縁基板、2,2
2,32,42…遮光膜、3,23,33,43…絶縁
膜、4,4a,24,24a,34,34a,44,4
4a,54…画素電極、5,25,35,60…ソ−ス
・ドレイン電極、6,26,36,46…オ−ミックコ
ンタクト層、7,27,37,47,57…活性層、
8,28,38,48…ゲ−ト絶縁膜、9,29,3
9,49,59…ゲ−ト電極、10,30,45…信号
線、11…液晶層、12…対向電極、13a,13b…
カラ―フィルタ―、15…TFT、16…アレイ基板、
17…対向基板、18…コンタクトホ−ル、40,50
…チャネル保護膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/12 A 8728−4M 29/784

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】透光性絶縁基板上に形成され、画素となる
    領域に開口部を有する遮光膜と、 この遮光膜の開口部と隙間を形成しないように、前記透
    光性絶縁基板上に形成された画素電極と、 この画素電極に接続されたスイッチング素子としてのト
    ランジスタと、 前記透光性絶縁基板と共に液晶層を挾持する対向基板
    と、 前記透光性絶縁基板を介して前記液晶層に光を照射する
    光源とを具備してなることを特徴とする液晶表示装置。
JP30074291A 1991-11-15 1991-11-15 液晶表示装置 Pending JPH05134271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30074291A JPH05134271A (ja) 1991-11-15 1991-11-15 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30074291A JPH05134271A (ja) 1991-11-15 1991-11-15 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH05134271A true JPH05134271A (ja) 1993-05-28

Family

ID=17888557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30074291A Pending JPH05134271A (ja) 1991-11-15 1991-11-15 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH05134271A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000148087A (ja) * 1998-11-06 2000-05-26 Casio Comput Co Ltd 表示素子、表示装置、及び表示装置の駆動方法
KR100604717B1 (ko) * 1999-07-08 2006-07-28 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000148087A (ja) * 1998-11-06 2000-05-26 Casio Comput Co Ltd 表示素子、表示装置、及び表示装置の駆動方法
KR100604717B1 (ko) * 1999-07-08 2006-07-28 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치

Similar Documents

Publication Publication Date Title
US5926235A (en) Active matrix liquid crystal display and method of making
US7910928B2 (en) TFT array substrate and method for fabricating the same
US5441905A (en) Process of making self-aligned amorphous-silicon thin film transistors
US8193534B2 (en) Array substrate of thin film transistor liquid crystal display and method of manufacturing the same
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
JP2003140189A (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
US5742365A (en) Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench
US5760861A (en) Liquid crystal display device and a method for fabricating black matrix thereto
US6853405B2 (en) Method of fabricating liquid crystal display
US7705925B2 (en) Method of manufacturing an array substrate for use in a LCD device
US7662660B2 (en) Thin film transistor array substrate and fabrication method thereof
JP3097841B2 (ja) フォトマスク及びアクティブ素子アレイ基板の製造方法
US6875645B2 (en) Pixel structure and fabricating method thereof
KR101342500B1 (ko) 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널
JP2002343970A (ja) 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル
KR100309925B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크
US20020140877A1 (en) Thin film transistor for liquid crystal display and method of forming the same
US20050148123A1 (en) Method for fabricating self-aligned thin-film transistor
JP2882319B2 (ja) 液晶パネル
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
JPH05134271A (ja) 液晶表示装置
JPH07142737A (ja) 薄膜トランジスタの製造方法
KR100186557B1 (ko) 티에프티-엘씨디 제조방법
JPH03132626A (ja) 半導体装置と半導体装置の製造方法
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법