JP2002343970A - 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル - Google Patents
薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネルInfo
- Publication number
- JP2002343970A JP2002343970A JP2001139552A JP2001139552A JP2002343970A JP 2002343970 A JP2002343970 A JP 2002343970A JP 2001139552 A JP2001139552 A JP 2001139552A JP 2001139552 A JP2001139552 A JP 2001139552A JP 2002343970 A JP2002343970 A JP 2002343970A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- film transistor
- channel forming
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 28
- 239000010408 film Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000000206 photolithography Methods 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 222
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 25
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000000969 carrier Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101001099381 Homo sapiens Peroxisomal biogenesis factor 19 Proteins 0.000 description 1
- 102100038883 Peroxisomal biogenesis factor 19 Human genes 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Abstract
(57)【要約】 （修正有）
【課題】 薄膜トランジスタにおけるチャンネル形成層
に光が侵入する恐れを略除去することが可能な、工程数
の少ない薄膜トランジスタの製造方法を提供する。 【解決手段】 透明基板２０上に遮光膜２１を形成する
第１工程と、遮光膜２１が形成された透明基板２０上に
絶縁層２２を形成する第２工程と、該絶縁層２２上にド
レイン電極１２ａ及びソース電極１７ａを形成する第３
工程と、これらドレイン電極及びソース電極が形成され
た絶縁層２２上にチャンネル形成層２４を形成する第４
工程と、該チャンネル形成層２４を、遮光膜２１をマス
クとする透明基板２０側からの露光に基づくフォトリソ
グラフィにより島状に形成する第５工程と、島状のチャ
ンネル形成層２４上にゲート絶縁層２６、３２を介在さ
せてゲート電極１６ａを形成する第６工程とを有する。
に光が侵入する恐れを略除去することが可能な、工程数
の少ない薄膜トランジスタの製造方法を提供する。 【解決手段】 透明基板２０上に遮光膜２１を形成する
第１工程と、遮光膜２１が形成された透明基板２０上に
絶縁層２２を形成する第２工程と、該絶縁層２２上にド
レイン電極１２ａ及びソース電極１７ａを形成する第３
工程と、これらドレイン電極及びソース電極が形成され
た絶縁層２２上にチャンネル形成層２４を形成する第４
工程と、該チャンネル形成層２４を、遮光膜２１をマス
クとする透明基板２０側からの露光に基づくフォトリソ
グラフィにより島状に形成する第５工程と、島状のチャ
ンネル形成層２４上にゲート絶縁層２６、３２を介在さ
せてゲート電極１６ａを形成する第６工程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）の製造方法に係り、更に詳細には、例えば液
晶表示パネル用の画素電極駆動素子として好適なＴＦＴ
の改善された製造方法に関する。また、本発明は斯様な
製造方法を用いて製造された薄膜トランジスタ及び液晶
表示パネルにも関する。
（ＴＦＴ）の製造方法に係り、更に詳細には、例えば液
晶表示パネル用の画素電極駆動素子として好適なＴＦＴ
の改善された製造方法に関する。また、本発明は斯様な
製造方法を用いて製造された薄膜トランジスタ及び液晶
表示パネルにも関する。
【０００２】
【従来の技術】薄膜トランジスタは、例えば液晶表示パ
ネル等の電子機器に広く使用されている。特に、アクテ
ィブマトリクス型の液晶表示パネルにおいては、画素電
極に画素情報を供給する素子として、ソース電極、ドレ
イン電極、ゲート電極及びチャンネル領域を有するＴＦ
Ｔが用いられている。透過型アクティブマトリクス液晶
表示パネルには、このようなＴＦＴの各々に対し（特に
そのチャンネル領域に対し）、当該表示パネルの背面側
に配されるバックライトからの光が入り込まないよう
に、遮光膜が設けられるものがある。
ネル等の電子機器に広く使用されている。特に、アクテ
ィブマトリクス型の液晶表示パネルにおいては、画素電
極に画素情報を供給する素子として、ソース電極、ドレ
イン電極、ゲート電極及びチャンネル領域を有するＴＦ
Ｔが用いられている。透過型アクティブマトリクス液晶
表示パネルには、このようなＴＦＴの各々に対し（特に
そのチャンネル領域に対し）、当該表示パネルの背面側
に配されるバックライトからの光が入り込まないよう
に、遮光膜が設けられるものがある。
【０００３】例えば上記のような液晶表示パネルにおい
て、或るＴＦＴが完全なオフ状態に制御されている場
合、該ＴＦＴのチャンネル領域にバックライトからの光
が侵入すると、そのソース・ドレイン間に光励起キャリ
アによる漏れ電流が生じ、結果として、対応する画素電
極の電位が変動して表示画像の品質に悪影響を及ぼす。
上述した遮光膜は、ＴＦＴにおけるチャンネル領域への
光の侵入を最小限に抑え、斯様な表示画像の品質の悪化
を防止する。
て、或るＴＦＴが完全なオフ状態に制御されている場
合、該ＴＦＴのチャンネル領域にバックライトからの光
が侵入すると、そのソース・ドレイン間に光励起キャリ
アによる漏れ電流が生じ、結果として、対応する画素電
極の電位が変動して表示画像の品質に悪影響を及ぼす。
上述した遮光膜は、ＴＦＴにおけるチャンネル領域への
光の侵入を最小限に抑え、斯様な表示画像の品質の悪化
を防止する。
【０００４】このような遮光膜を設けた液晶表示パネル
は、例えば米国特許第4,723,838号及び米国特許第5,69
1,782号等から既知である。
は、例えば米国特許第4,723,838号及び米国特許第5,69
1,782号等から既知である。
【０００５】米国特許第4,723,838号に開示された液晶
表示パネルは、マトリクス状に配置された画素電極に対
して各々設けられる各ＴＦＴに対応させて、当該表示パ
ネルの背面側に遮光膜を備え、これら遮光膜により対応
するＴＦＴのチャンネル形成領域（半導体層）にバック
ライトからの光が侵入するのを防止するようにしてい
る。このような遮光膜は、従来、以下のような工程に従
い形成されている。
表示パネルは、マトリクス状に配置された画素電極に対
して各々設けられる各ＴＦＴに対応させて、当該表示パ
ネルの背面側に遮光膜を備え、これら遮光膜により対応
するＴＦＴのチャンネル形成領域（半導体層）にバック
ライトからの光が侵入するのを防止するようにしてい
る。このような遮光膜は、従来、以下のような工程に従
い形成されている。
【０００６】即ち、透明基板上に金属等の材料からなる
遮光材料膜が一様に形成される。この遮光材料膜は、パ
ターニング処理により、形成されるべきＴＦＴに対応す
る領域以外が除去され、結果として多数の遮光膜が形成
される。斯様にして遮光膜が形成された基板上には、通
常、ＳｉＯ２又は窒化シリコン等からなる絶縁層とＩＴ
Ｏ等からなる透明導電層とが順次形成される。上記透明
導電層からは、パターニング処理により、ソース電極
と、一体的なドレイン電極及び画素電極とが形成され
る。次いで、これら各部を備える上記基板上に、アモル
ファスシリコン（ａ−Ｓｉ）等からなるチャンネル形成
層と窒化シリコン等からなるゲート絶縁層とが順次形成
される。これら２つの層は、上記ゲート絶縁層上に形成
されるフォトレジストを上面側（即ち、フォトレジスト
側）に配置される光源からの光により露光し現像するこ
とによりパターン化し、該パターン化されたフォトレジ
ストをマスクとしてエッチングすることにより前記遮光
膜に対応する各箇所の島状の領域を残し除去される。こ
れら島状領域の各々には頂部にゲート電極が設けられ、
これによりＴＦＴが形成される。
遮光材料膜が一様に形成される。この遮光材料膜は、パ
ターニング処理により、形成されるべきＴＦＴに対応す
る領域以外が除去され、結果として多数の遮光膜が形成
される。斯様にして遮光膜が形成された基板上には、通
常、ＳｉＯ２又は窒化シリコン等からなる絶縁層とＩＴ
Ｏ等からなる透明導電層とが順次形成される。上記透明
導電層からは、パターニング処理により、ソース電極
と、一体的なドレイン電極及び画素電極とが形成され
る。次いで、これら各部を備える上記基板上に、アモル
ファスシリコン（ａ−Ｓｉ）等からなるチャンネル形成
層と窒化シリコン等からなるゲート絶縁層とが順次形成
される。これら２つの層は、上記ゲート絶縁層上に形成
されるフォトレジストを上面側（即ち、フォトレジスト
側）に配置される光源からの光により露光し現像するこ
とによりパターン化し、該パターン化されたフォトレジ
ストをマスクとしてエッチングすることにより前記遮光
膜に対応する各箇所の島状の領域を残し除去される。こ
れら島状領域の各々には頂部にゲート電極が設けられ、
これによりＴＦＴが形成される。
【０００７】上述したような従来の製造方法により製造
されるＴＦＴにおいては、前記遮光膜を形成する工程に
用いられるフォトマスク以外に、前記島状領域を形成す
る工程に使用されるフォトマスクが必要となる。また、
上記両フォトマスクは通常別のものであり、且つ、これ
らフォトマスクの位置合わせにおいて各々位置的誤差が
生じるため、対応する遮光膜と島状領域との、基板に対
して垂直方向にみた場合の位置及び形状を完全に一致さ
せることは困難である。結果として、バックライトから
の光が島状領域、即ちＴＦＴのチャンネル形成層に侵入
して光励起キャリアを発生させ、その結果ドレイン・ソ
ース間の漏れ電流が増加して表示画像の品質に悪影響を
与える場合がある。さらに、かかる光の侵入防止策とし
て遮光膜を大きめに形成した場合は、表示パネルの開口
率が低下したり、或いはバックライトの光を余分に遮断
して暗い画像になる、といった不具合を招くことにな
る。
されるＴＦＴにおいては、前記遮光膜を形成する工程に
用いられるフォトマスク以外に、前記島状領域を形成す
る工程に使用されるフォトマスクが必要となる。また、
上記両フォトマスクは通常別のものであり、且つ、これ
らフォトマスクの位置合わせにおいて各々位置的誤差が
生じるため、対応する遮光膜と島状領域との、基板に対
して垂直方向にみた場合の位置及び形状を完全に一致さ
せることは困難である。結果として、バックライトから
の光が島状領域、即ちＴＦＴのチャンネル形成層に侵入
して光励起キャリアを発生させ、その結果ドレイン・ソ
ース間の漏れ電流が増加して表示画像の品質に悪影響を
与える場合がある。さらに、かかる光の侵入防止策とし
て遮光膜を大きめに形成した場合は、表示パネルの開口
率が低下したり、或いはバックライトの光を余分に遮断
して暗い画像になる、といった不具合を招くことにな
る。
【０００８】
【発明が解決しようとする課題】従って、本発明の１つ
の目的は、薄膜トランジスタを製造する方法であって、
開口率等の表示性能を落とすことなく該薄膜トランジス
タにおけるチャンネル形成層に光が侵入する恐れを略除
去することが可能な薄膜トランジスタの製造方法を提供
することにある。
の目的は、薄膜トランジスタを製造する方法であって、
開口率等の表示性能を落とすことなく該薄膜トランジス
タにおけるチャンネル形成層に光が侵入する恐れを略除
去することが可能な薄膜トランジスタの製造方法を提供
することにある。
【０００９】また、本発明の他の目的は上記のような薄
膜トランジスタの製造方法であって、従来の製造方法よ
りも必要とされるフォトマスクの数が少なく、従って製
造工程がより簡単で且つ安価な薄膜トランジスタの製造
方法を提供することにある。
膜トランジスタの製造方法であって、従来の製造方法よ
りも必要とされるフォトマスクの数が少なく、従って製
造工程がより簡単で且つ安価な薄膜トランジスタの製造
方法を提供することにある。
【００１０】また、本発明の更に他の目的は、開口率等
の表示性能を落とすことなくチャンネル形成層に光が侵
入する恐れを略除去した薄膜トランジスタを提供するこ
とにある。
の表示性能を落とすことなくチャンネル形成層に光が侵
入する恐れを略除去した薄膜トランジスタを提供するこ
とにある。
【００１１】また、本発明の更に他の目的は、上記のよ
うな薄膜トランジスタであって、より安価に製造するこ
とが可能な薄膜トランジスタを提供することにある。
うな薄膜トランジスタであって、より安価に製造するこ
とが可能な薄膜トランジスタを提供することにある。
【００１２】また、本発明の更に他の目的は、上記のよ
うな薄膜トランジスタを備え、バックライトにより画像
品質に悪影響の受けることの少ない液晶表示パネルを提
供することにある。
うな薄膜トランジスタを備え、バックライトにより画像
品質に悪影響の受けることの少ない液晶表示パネルを提
供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、ゲート電極と、ドレイン電極と、
ソース電極と、チャンネル形成層と、該チャンネル形成
層に光が侵入するのを防止する遮光膜とを有してなる薄
膜トランジスタの製造方法であって、透明基板又はこの
基板に設けられた下地層上に前記遮光膜を形成する第１
工程と、前記遮光膜が形成された前記透明基板又は下地
層上に前記ドレイン電極及び前記ソース電極を形成する
第２工程と、前記ドレイン電極及びソース電極が形成さ
れた構造体の主面上に前記チャンネル形成層の材料を堆
積する第３工程と、当該堆積された材料の層を、前記遮
光膜をマスクとする前記透明基板側からの露光に基づく
フォトリソグラフィの処理により島状に形成して前記チ
ャンネル形成層を形成する第４工程と、この島状のチャ
ンネル形成層上にゲート絶縁層を介在させて前記ゲート
電極を形成する第５工程と、を有する薄膜トランジスタ
の製造方法が提供される。
め、本発明によれば、ゲート電極と、ドレイン電極と、
ソース電極と、チャンネル形成層と、該チャンネル形成
層に光が侵入するのを防止する遮光膜とを有してなる薄
膜トランジスタの製造方法であって、透明基板又はこの
基板に設けられた下地層上に前記遮光膜を形成する第１
工程と、前記遮光膜が形成された前記透明基板又は下地
層上に前記ドレイン電極及び前記ソース電極を形成する
第２工程と、前記ドレイン電極及びソース電極が形成さ
れた構造体の主面上に前記チャンネル形成層の材料を堆
積する第３工程と、当該堆積された材料の層を、前記遮
光膜をマスクとする前記透明基板側からの露光に基づく
フォトリソグラフィの処理により島状に形成して前記チ
ャンネル形成層を形成する第４工程と、この島状のチャ
ンネル形成層上にゲート絶縁層を介在させて前記ゲート
電極を形成する第５工程と、を有する薄膜トランジスタ
の製造方法が提供される。
【００１４】このような製造方法によれば、島状のチャ
ンネル形成層を形成する際に遮光膜をフォトマスクとし
て使用することにより基板側（即ち背面側）からの露光
を行うため、従来の製造方法における表面側からの露光
の場合のように別のフォトマスクが必要とされず、製造
工程が簡略化される。また、遮光膜をフォトマスクとし
て使用する結果、該遮光膜及び島状チャンネル形成層の
形状及び位置が基板に垂直な方向に見て略完全に一致す
る（即ち、自己整合される）ので、バックライトの光が
チャンネル形成層に侵入して光励起キャリアを発生させ
る現象を、開口率等を犠牲にすることなく効率良く回避
することができる。
ンネル形成層を形成する際に遮光膜をフォトマスクとし
て使用することにより基板側（即ち背面側）からの露光
を行うため、従来の製造方法における表面側からの露光
の場合のように別のフォトマスクが必要とされず、製造
工程が簡略化される。また、遮光膜をフォトマスクとし
て使用する結果、該遮光膜及び島状チャンネル形成層の
形状及び位置が基板に垂直な方向に見て略完全に一致す
る（即ち、自己整合される）ので、バックライトの光が
チャンネル形成層に侵入して光励起キャリアを発生させ
る現象を、開口率等を犠牲にすることなく効率良く回避
することができる。
【００１５】上記薄膜トランジスタの製造方法において
は、前記第３工程が、前記ドレイン電極及びソース電極
が形成された前記構造体主面上に前記チャンネル形成層
の材料と前記ゲート絶縁層の材料とを順に堆積する工程
を有し、前記第４工程が、当該ゲート絶縁層の材料の層
上にフォトレジスト層を形成する工程と、該フォトレジ
スト層を前記遮光膜をマスクとする前記透明基板側から
の露光によりパターン化する工程と、これによりパター
ン化されたフォトレジスト層をマスクとして当該ゲート
絶縁層及びチャンネル形成層の堆積層を選択的にエッチ
ングする工程とを有している、ことを特徴とすることが
できる。
は、前記第３工程が、前記ドレイン電極及びソース電極
が形成された前記構造体主面上に前記チャンネル形成層
の材料と前記ゲート絶縁層の材料とを順に堆積する工程
を有し、前記第４工程が、当該ゲート絶縁層の材料の層
上にフォトレジスト層を形成する工程と、該フォトレジ
スト層を前記遮光膜をマスクとする前記透明基板側から
の露光によりパターン化する工程と、これによりパター
ン化されたフォトレジスト層をマスクとして当該ゲート
絶縁層及びチャンネル形成層の堆積層を選択的にエッチ
ングする工程とを有している、ことを特徴とすることが
できる。
【００１６】また、前記第５工程が、前記島状のチャン
ネル形成層及び該島状チャンネル形成層上の前記ゲート
絶縁層を第２ゲート絶縁層としての保護層により覆う工
程と、該保護層上に前記ゲート電極を形成する工程とを
有していることを特徴とすることもできる。
ネル形成層及び該島状チャンネル形成層上の前記ゲート
絶縁層を第２ゲート絶縁層としての保護層により覆う工
程と、該保護層上に前記ゲート電極を形成する工程とを
有していることを特徴とすることもできる。
【００１７】さらに、前記第５工程が、前記島状のチャ
ンネル形成層の側面を酸化させる工程と、該酸化された
側面を有する前記島状のチャンネル形成層上に前記ゲー
ト絶縁層を介して前記ゲート電極を形成する工程とを有
していることを特徴とすることができる。
ンネル形成層の側面を酸化させる工程と、該酸化された
側面を有する前記島状のチャンネル形成層上に前記ゲー
ト絶縁層を介して前記ゲート電極を形成する工程とを有
していることを特徴とすることができる。
【００１８】また、本発明によれば、ゲート電極と、ド
レイン電極と、ソース電極と、チャンネル形成層とを有
してなる薄膜トランジスタの製造方法であって、透明基
板又はこの基板に設けられた下地層上に遮光性導電材料
を用いて前記ゲート電極を形成する第１工程と、前記ゲ
ート電極が形成された透明基板又は下地層上にゲート絶
縁層を形成する第２工程と、前記ゲート絶縁層上に前記
ドレイン電極及び前記ソース電極を形成する第３工程
と、前記ドレイン電極及びソース電極が形成された前記
ゲート絶縁層上に前記チャンネル形成層の材料を堆積す
る第４工程と、当該堆積された材料の層を、前記ゲート
電極をマスクとする前記透明基板側からの露光に基づく
フォトリソグラフィの処理を用いて前記チャンネル形成
層を形成する第５工程と、を有する薄膜トランジスタの
製造方法が提供される。
レイン電極と、ソース電極と、チャンネル形成層とを有
してなる薄膜トランジスタの製造方法であって、透明基
板又はこの基板に設けられた下地層上に遮光性導電材料
を用いて前記ゲート電極を形成する第１工程と、前記ゲ
ート電極が形成された透明基板又は下地層上にゲート絶
縁層を形成する第２工程と、前記ゲート絶縁層上に前記
ドレイン電極及び前記ソース電極を形成する第３工程
と、前記ドレイン電極及びソース電極が形成された前記
ゲート絶縁層上に前記チャンネル形成層の材料を堆積す
る第４工程と、当該堆積された材料の層を、前記ゲート
電極をマスクとする前記透明基板側からの露光に基づく
フォトリソグラフィの処理を用いて前記チャンネル形成
層を形成する第５工程と、を有する薄膜トランジスタの
製造方法が提供される。
【００１９】このような製造方法によれば、島状のチャ
ンネル形成層を形成する際にゲート電極をフォトマスク
として使用することにより基板側（即ち背面側）からの
露光を行うため、ゲート電極及び島状チャンネル形成層
の形状及び位置を整合させるのが容易となり、バックラ
イトの光がチャンネル形成層に侵入して光励起キャリア
を発生させる恐れが少なくなる。また、開口率等の低下
抑制の効果も相当に期待することができる。
ンネル形成層を形成する際にゲート電極をフォトマスク
として使用することにより基板側（即ち背面側）からの
露光を行うため、ゲート電極及び島状チャンネル形成層
の形状及び位置を整合させるのが容易となり、バックラ
イトの光がチャンネル形成層に侵入して光励起キャリア
を発生させる恐れが少なくなる。また、開口率等の低下
抑制の効果も相当に期待することができる。
【００２０】上記薄膜トランジスタの製造方法において
は、前記第４工程が、前記ドレイン電極及びソース電極
が形成された前記ゲート絶縁層上に前記チャンネル形成
層の材料を堆積する工程と、該チャンネル形成層上に絶
縁材料を堆積する工程とを有し、前記第５工程が、前記
絶縁材料の堆積層上にフォトレジスト層を形成する工程
と、該フォトレジスト層に対し前記ゲート電極を一方の
マスクとして前記透明基板側からの露光を行うとともに
前記フォトレジスト層の上側に配される他方のマスクを
用いて前記フォトレジスト層の上側からの露光を行って
パターン化する工程と、これによりパターン化されたフ
ォトレジスト層をマスクとして当該絶縁材料の堆積層と
前記チャンネル形成層の堆積層とを選択的にエッチング
する工程とを有している、ことを特徴とすることができ
る。
は、前記第４工程が、前記ドレイン電極及びソース電極
が形成された前記ゲート絶縁層上に前記チャンネル形成
層の材料を堆積する工程と、該チャンネル形成層上に絶
縁材料を堆積する工程とを有し、前記第５工程が、前記
絶縁材料の堆積層上にフォトレジスト層を形成する工程
と、該フォトレジスト層に対し前記ゲート電極を一方の
マスクとして前記透明基板側からの露光を行うとともに
前記フォトレジスト層の上側に配される他方のマスクを
用いて前記フォトレジスト層の上側からの露光を行って
パターン化する工程と、これによりパターン化されたフ
ォトレジスト層をマスクとして当該絶縁材料の堆積層と
前記チャンネル形成層の堆積層とを選択的にエッチング
する工程とを有している、ことを特徴とすることができ
る。
【００２１】また、前記第５工程の後に、前記島状のチ
ャンネル形成層の少なくとも側面を覆う保護層を形成す
る工程を有していることを特徴とすることもできる。
ャンネル形成層の少なくとも側面を覆う保護層を形成す
る工程を有していることを特徴とすることもできる。
【００２２】また、本発明によれば、ゲート電極と、ド
レイン電極と、ソース電極と、チャンネル形成層と、該
チャンネル形成層に光が侵入するのを防止する遮光膜と
を有してなる薄膜トランジスタであって、前記チャンネ
ル形成層が前記遮光膜をマスクとして用いたフォトリソ
グラフィの処理により形成されたものである薄膜トラン
ジスタが提供される。
レイン電極と、ソース電極と、チャンネル形成層と、該
チャンネル形成層に光が侵入するのを防止する遮光膜と
を有してなる薄膜トランジスタであって、前記チャンネ
ル形成層が前記遮光膜をマスクとして用いたフォトリソ
グラフィの処理により形成されたものである薄膜トラン
ジスタが提供される。
【００２３】このような薄膜トランジスタによれば、チ
ャンネル形成層と遮光膜とが自己整合されているので、
チャンネル形成層に光励起キャリヤによる漏れ電流が生
じるのを防止するとともに明るい表示を得ることができ
る。
ャンネル形成層と遮光膜とが自己整合されているので、
チャンネル形成層に光励起キャリヤによる漏れ電流が生
じるのを防止するとともに明るい表示を得ることができ
る。
【００２４】また、本発明によれば、ゲート電極と、ド
レイン電極と、ソース電極と、チャンネル形成層とを有
してなる薄膜トランジスタであって、前記ゲート電極が
遮光性導電材料からなり、前記チャンネル形成層が前記
ゲート電極をマスクとして用いたフォトリソグラフィの
処理を用いて形成されたものである薄膜トランジスタが
提供される。
レイン電極と、ソース電極と、チャンネル形成層とを有
してなる薄膜トランジスタであって、前記ゲート電極が
遮光性導電材料からなり、前記チャンネル形成層が前記
ゲート電極をマスクとして用いたフォトリソグラフィの
処理を用いて形成されたものである薄膜トランジスタが
提供される。
【００２５】このような薄膜トランジスタによっても、
チャンネル形成層と遮光膜とが良く自己整合されている
ので、チャンネル形成層に光励起キャリヤによる漏れ電
流が生じる可能性が少ないし、明るい表示を得ることが
できる。
チャンネル形成層と遮光膜とが良く自己整合されている
ので、チャンネル形成層に光励起キャリヤによる漏れ電
流が生じる可能性が少ないし、明るい表示を得ることが
できる。
【００２６】また、本発明によれば、ゲート電極、ドレ
イン電極、ソース電極、チャンネル形成層及び該チャン
ネル形成層に光が侵入するのを防止する遮光膜を有して
なる薄膜トランジスタと、前記ドレイン電極及び前記ソ
ース電極の何れか一方に接続された画素電極とを有する
液晶表示パネルであって、前記チャンネル形成層が前記
遮光膜をマスクとして用いたフォトリソグラフィにより
形成されたものである液晶表示パネルが提供される。
イン電極、ソース電極、チャンネル形成層及び該チャン
ネル形成層に光が侵入するのを防止する遮光膜を有して
なる薄膜トランジスタと、前記ドレイン電極及び前記ソ
ース電極の何れか一方に接続された画素電極とを有する
液晶表示パネルであって、前記チャンネル形成層が前記
遮光膜をマスクとして用いたフォトリソグラフィにより
形成されたものである液晶表示パネルが提供される。
【００２７】このような液晶表示パネルによれば、バッ
クライトの影響によりチャンネル形成層に漏れ電流が生
じることがなく、優れた画像品質を得ることができる。
クライトの影響によりチャンネル形成層に漏れ電流が生
じることがなく、優れた画像品質を得ることができる。
【００２８】また、本発明によれば、ゲート電極、ドレ
イン電極、ソース電極及びチャンネル形成層を有してな
る薄膜トランジスタと、前記ドレイン電極及び前記ソー
ス電極の何れか一方に接続された画素電極とを有する液
晶表示パネルであって、前記ゲート電極が遮光性導電材
料からなり、前記チャンネル形成層が前記ゲート電極を
マスクとして用いたフォトリソグラフィの処理を用いて
形成されたものである液晶表示パネルが提供される。
イン電極、ソース電極及びチャンネル形成層を有してな
る薄膜トランジスタと、前記ドレイン電極及び前記ソー
ス電極の何れか一方に接続された画素電極とを有する液
晶表示パネルであって、前記ゲート電極が遮光性導電材
料からなり、前記チャンネル形成層が前記ゲート電極を
マスクとして用いたフォトリソグラフィの処理を用いて
形成されたものである液晶表示パネルが提供される。
【００２９】この液晶表示パネルにおいても、前記液晶
表示パネルと略同様の効果を得ることができる。
表示パネルと略同様の効果を得ることができる。
【００３０】
【発明の実施の形態】以下、本発明の実施例を、添付図
面を参照して詳細に説明する。
面を参照して詳細に説明する。
【００３１】図１は、本発明による薄膜トランジスタの
製造方法の第１実施例をトップゲート型ＴＦＴに適用し
て製造された液晶表示パネルの１画素に対応する部分を
概念的に示す平面図であり、図２は該第１実施例の製造
方法における幾つかの工程を図１のＩＩ−ＩＩ線に沿う
断面として示す説明図である。
製造方法の第１実施例をトップゲート型ＴＦＴに適用し
て製造された液晶表示パネルの１画素に対応する部分を
概念的に示す平面図であり、図２は該第１実施例の製造
方法における幾つかの工程を図１のＩＩ−ＩＩ線に沿う
断面として示す説明図である。
【００３２】この第１実施例が適用された液晶表示パネ
ル１０は、当該パネルの背面側に配置される透明基板上
に絶縁層等を介在させて形成されてマトリクス状に配置
された多数の画素電極１２を有している。各画素電極１
２には、当該画素電極を駆動するための薄膜トランジス
タ（ＴＦＴ）１４が隣接して設けられており、このＴＦ
Ｔ１４は、当該液晶表示パネル１０の行方向に延びるゲ
ートライン１６と列方向に延びるソースライン１７とに
結合され、これら両ラインに印加される信号により画素
情報に応じて駆動されるようになっている。尚、図示さ
れていないが、この液晶表示パネル１０は、上記透明基
板及び図１に示す各部を含んでなる構造体に対し液晶材
料を挟んで対向配置された（即ち、パネル前面側に配置
された）透明保護基板等を更に有し、背面側からバック
ライトにより照明すると共に、上記透明保護基板に設け
られる透明共通電極と上記各画素電極との間の電圧を上
記液晶材料に印加することにより画像を表示するように
なっている。
ル１０は、当該パネルの背面側に配置される透明基板上
に絶縁層等を介在させて形成されてマトリクス状に配置
された多数の画素電極１２を有している。各画素電極１
２には、当該画素電極を駆動するための薄膜トランジス
タ（ＴＦＴ）１４が隣接して設けられており、このＴＦ
Ｔ１４は、当該液晶表示パネル１０の行方向に延びるゲ
ートライン１６と列方向に延びるソースライン１７とに
結合され、これら両ラインに印加される信号により画素
情報に応じて駆動されるようになっている。尚、図示さ
れていないが、この液晶表示パネル１０は、上記透明基
板及び図１に示す各部を含んでなる構造体に対し液晶材
料を挟んで対向配置された（即ち、パネル前面側に配置
された）透明保護基板等を更に有し、背面側からバック
ライトにより照明すると共に、上記透明保護基板に設け
られる透明共通電極と上記各画素電極との間の電圧を上
記液晶材料に印加することにより画像を表示するように
なっている。
【００３３】以下、上記薄膜トランジスタ１４の製造方
法を、図２を参照して更に詳細に説明する。尚、以下の
説明においては、場合により、図２における上側を前面
側、及び同図における下側を背面側と称する。
法を、図２を参照して更に詳細に説明する。尚、以下の
説明においては、場合により、図２における上側を前面
側、及び同図における下側を背面側と称する。
【００３４】先ず、ガラス又は石英等の透明材料からな
る基板２０を用意する。次に、この透明基板２０の上側
表面全体に、クロム等の非透光材料からなる膜を例えば
スパッタリングにより一様な厚さに形成する。この非透
光材料膜は第１のフォトマスクを用いた既知のフォトリ
ソグラフィによりパターン化し、これにより、形成され
るべき薄膜トランジスタ１４に対応する位置に遮光膜２
１を各々形成する（図２のａ）。このようにして、基板
２０上には平面視略矩形の多数の遮光膜２１がマトリク
ス状に形成される。
る基板２０を用意する。次に、この透明基板２０の上側
表面全体に、クロム等の非透光材料からなる膜を例えば
スパッタリングにより一様な厚さに形成する。この非透
光材料膜は第１のフォトマスクを用いた既知のフォトリ
ソグラフィによりパターン化し、これにより、形成され
るべき薄膜トランジスタ１４に対応する位置に遮光膜２
１を各々形成する（図２のａ）。このようにして、基板
２０上には平面視略矩形の多数の遮光膜２１がマトリク
ス状に形成される。
【００３５】次に、上記遮光膜２１が形成された基板２
０の上側全面にＳｉＯ２等からなる絶縁層２２を例えば
プラズマＣＶＤ（化学気相成長）法により一様な厚さに
形成し、斯様にして形成された絶縁層２２上にＩＴＯ等
の透明導電材料からなる層を例えばスパッタリングによ
り一定の厚さに形成する。この透明導電材料層は第２の
フォトマスクを用いた既知のフォトリソグラフィにより
パターン化し、これにより画素電極１２、各画素電極の
一部であるドレイン電極１２ａ、ソースライン１７、及
び各ソースラインと一体的なソース電極１７ａが形成さ
れる（図２のｂ）。次いで、図２のｂに示す工程におい
て得られた構造体の上面には後の工程のために燐がドー
プされる。
０の上側全面にＳｉＯ２等からなる絶縁層２２を例えば
プラズマＣＶＤ（化学気相成長）法により一様な厚さに
形成し、斯様にして形成された絶縁層２２上にＩＴＯ等
の透明導電材料からなる層を例えばスパッタリングによ
り一定の厚さに形成する。この透明導電材料層は第２の
フォトマスクを用いた既知のフォトリソグラフィにより
パターン化し、これにより画素電極１２、各画素電極の
一部であるドレイン電極１２ａ、ソースライン１７、及
び各ソースラインと一体的なソース電極１７ａが形成さ
れる（図２のｂ）。次いで、図２のｂに示す工程におい
て得られた構造体の上面には後の工程のために燐がドー
プされる。
【００３６】次に、上記構造体の上面全体にアモルファ
スシリコン（ａ−Ｓｉ）等の半導体材料からなるチャン
ネル形成層２４と、窒化シリコン（ＳｉＮｘ）等の絶縁
材料からなるゲート絶縁層２６とが、例えばプラズマＣ
ＶＤ法により順次形成される。尚、この際に、上記チャ
ンネル形成層２４における前記画素電極１２、ドレイン
電極１２ａ、ソースライン１７及びソース電極１７ａと
の境界部分には上記のドープされた燐が拡散移動し、こ
れにより例えばｎ＋ａ−Ｓｉ膜が形成されて、チャンネ
ル形成層２４とドレイン及びソース電極１２ａ及び１７
ａとの間に良好なオーミックコンタクトが得られるよう
になる。次に、ゲート絶縁層２６の上面にフォトレジス
ト層２８が塗布形成される。このフォトレジスト層２８
は、前記遮光膜２１をマスクとし基板２０側からの光に
より露光される。斯様にして背面側から露光されたフォ
トレジスト層２８は、次いで現像処理され、結果として
上記遮光膜２１に対応する領域２８’だけがゲート絶縁
層２６上に残存される。次に、フォトレジスト層２８’
をマスクとして用い、既知のエッチング法によりゲート
絶縁層２６及びチャンネル形成層２４を選択的にエッチ
ングして、チャンネル形成層２４及びゲート絶縁層２６
を含む島状領域３０を形成する（図２のｄ）。この場合
に各島状領域３０の頂部に残存するフォトレジスト層２
８’は次いで既知の方法により剥離除去される。
スシリコン（ａ−Ｓｉ）等の半導体材料からなるチャン
ネル形成層２４と、窒化シリコン（ＳｉＮｘ）等の絶縁
材料からなるゲート絶縁層２６とが、例えばプラズマＣ
ＶＤ法により順次形成される。尚、この際に、上記チャ
ンネル形成層２４における前記画素電極１２、ドレイン
電極１２ａ、ソースライン１７及びソース電極１７ａと
の境界部分には上記のドープされた燐が拡散移動し、こ
れにより例えばｎ＋ａ−Ｓｉ膜が形成されて、チャンネ
ル形成層２４とドレイン及びソース電極１２ａ及び１７
ａとの間に良好なオーミックコンタクトが得られるよう
になる。次に、ゲート絶縁層２６の上面にフォトレジス
ト層２８が塗布形成される。このフォトレジスト層２８
は、前記遮光膜２１をマスクとし基板２０側からの光に
より露光される。斯様にして背面側から露光されたフォ
トレジスト層２８は、次いで現像処理され、結果として
上記遮光膜２１に対応する領域２８’だけがゲート絶縁
層２６上に残存される。次に、フォトレジスト層２８’
をマスクとして用い、既知のエッチング法によりゲート
絶縁層２６及びチャンネル形成層２４を選択的にエッチ
ングして、チャンネル形成層２４及びゲート絶縁層２６
を含む島状領域３０を形成する（図２のｄ）。この場合
に各島状領域３０の頂部に残存するフォトレジスト層２
８’は次いで既知の方法により剥離除去される。
【００３７】次に、全面に窒化シリコン等の絶縁材料か
らなる絶縁層３２を形成する。この絶縁層３２は、第３
のフォトマスクを用いた既知のフォトリソグラフィによ
りパターン化し、これにより該絶縁層３２には前記画素
電極１２を露出させる窓３２ａが各々形成される（図２
のｅ）。
らなる絶縁層３２を形成する。この絶縁層３２は、第３
のフォトマスクを用いた既知のフォトリソグラフィによ
りパターン化し、これにより該絶縁層３２には前記画素
電極１２を露出させる窓３２ａが各々形成される（図２
のｅ）。
【００３８】次に、全面にアルミニウム等からなる金属
層を例えばスパッタリングにより一定の厚さに形成す
る。この金属層は、第４のフォトマスクを用いた既知の
フォトリソグラフィによりパターン化し、これにより絶
縁層３２上に、前記島状領域３０の上方に各々位置する
ゲート電極１６ａと、各行のゲート電極１６ａに共通に
接続されたゲートライン１６とが各々形成される（図２
のｆ）。かくして、ドレイン及びソース電極１２ａ及び
１７ａ、チャンネル形成層２４、ゲート絶縁層２６及び
３２、並びにゲート電極１６ａを有してなるＴＦＴ１４
が得られる。
層を例えばスパッタリングにより一定の厚さに形成す
る。この金属層は、第４のフォトマスクを用いた既知の
フォトリソグラフィによりパターン化し、これにより絶
縁層３２上に、前記島状領域３０の上方に各々位置する
ゲート電極１６ａと、各行のゲート電極１６ａに共通に
接続されたゲートライン１６とが各々形成される（図２
のｆ）。かくして、ドレイン及びソース電極１２ａ及び
１７ａ、チャンネル形成層２４、ゲート絶縁層２６及び
３２、並びにゲート電極１６ａを有してなるＴＦＴ１４
が得られる。
【００３９】更に、図２のｆの工程で得られた構造体に
は全面に保護膜及び／又は配向膜等が形成されるが、こ
れら工程は既知であるので詳細な説明は省略する。
は全面に保護膜及び／又は配向膜等が形成されるが、こ
れら工程は既知であるので詳細な説明は省略する。
【００４０】上記第１実施例による製造方法によれば、
チャンネル形成層２４を含む島状領域３０を形成する際
に遮光膜２１をフォトマスクとして使用して背面側から
の露光を行うため、従来の製造方法における表面側から
の露光の場合のように別のフォトマスクが必要とされ
ず、製造工程が簡略化される。また、遮光膜２１をフォ
トマスクとして使用する結果、遮光膜２１及びチャンネ
ル形成層２４の形状及び位置が基板２０に垂直な方向に
見て略完全に一致する（即ち、自己整合される）ので、
バックライトの光がチャンネル形成層２４に侵入して光
励起キャリアを発生させる恐れが殆ど無い。従って、こ
の製造方法により製造された液晶表示パネル１０によれ
ば、バックライトの影響を受けることの少ない良好な画
像品質を得ることができる。また、かかる自己整合によ
って、遮光膜２１はチャンネル形成層２４に対して無駄
に大きく形成されることはなく、バックライトの光のチ
ャンネル形成層２４への侵入を効率良く遮断するととも
に先述したような開口率等の低下を抑えることができ
る。
チャンネル形成層２４を含む島状領域３０を形成する際
に遮光膜２１をフォトマスクとして使用して背面側から
の露光を行うため、従来の製造方法における表面側から
の露光の場合のように別のフォトマスクが必要とされ
ず、製造工程が簡略化される。また、遮光膜２１をフォ
トマスクとして使用する結果、遮光膜２１及びチャンネ
ル形成層２４の形状及び位置が基板２０に垂直な方向に
見て略完全に一致する（即ち、自己整合される）ので、
バックライトの光がチャンネル形成層２４に侵入して光
励起キャリアを発生させる恐れが殆ど無い。従って、こ
の製造方法により製造された液晶表示パネル１０によれ
ば、バックライトの影響を受けることの少ない良好な画
像品質を得ることができる。また、かかる自己整合によ
って、遮光膜２１はチャンネル形成層２４に対して無駄
に大きく形成されることはなく、バックライトの光のチ
ャンネル形成層２４への侵入を効率良く遮断するととも
に先述したような開口率等の低下を抑えることができ
る。
【００４１】次に、上記第１実施例の変形例を図３を参
照して説明する。
照して説明する。
【００４２】この変形例は、前記島状領域３０全体を絶
縁層３２により覆う代わりに、島状領域３０におけるチ
ャンネル形成層２４の側面を絶縁化することによって該
チャンネル形成層の側面とゲート電極１６ａのパターン
との接触を防止しようとするもので、図２に示した工程
とは下記の点で相違する。
縁層３２により覆う代わりに、島状領域３０におけるチ
ャンネル形成層２４の側面を絶縁化することによって該
チャンネル形成層の側面とゲート電極１６ａのパターン
との接触を防止しようとするもので、図２に示した工程
とは下記の点で相違する。
【００４３】即ち、図２のｄの工程の後、図３のｅ’に
示すように、既知の方法でプラズマ酸化処理を行うこと
によりチャンネル形成層２４の側面を酸化してＳｉＯ２
からなる絶縁膜２４ａを形成する。次いで、フォトレジ
スト層２８’を除去する。尚、このフォトレジスト層２
８’は上記プラズマ酸化処理の前に除去してもよい。
示すように、既知の方法でプラズマ酸化処理を行うこと
によりチャンネル形成層２４の側面を酸化してＳｉＯ２
からなる絶縁膜２４ａを形成する。次いで、フォトレジ
スト層２８’を除去する。尚、このフォトレジスト層２
８’は上記プラズマ酸化処理の前に除去してもよい。
【００４４】次に、全面にアルミニウム等からなる金属
層を例えばスパッタリングにより一定の厚さに形成し、
第４のフォトマスクを用いた既知のフォトリソグラフィ
により該金属層をパターン化することにより、ゲート絶
縁層２６上にゲート電極１６ａ’及びゲートパターン１
６を形成する。
層を例えばスパッタリングにより一定の厚さに形成し、
第４のフォトマスクを用いた既知のフォトリソグラフィ
により該金属層をパターン化することにより、ゲート絶
縁層２６上にゲート電極１６ａ’及びゲートパターン１
６を形成する。
【００４５】この変形例によれば、第１実施例における
絶縁層３２を設ける必要はなく、チャンネル形成層２４
とゲート電極１６ａ’との間には単一のゲート絶縁層２
６のみしか存在しないので、製造工程がより簡略化さ
れ、安価になる。
絶縁層３２を設ける必要はなく、チャンネル形成層２４
とゲート電極１６ａ’との間には単一のゲート絶縁層２
６のみしか存在しないので、製造工程がより簡略化さ
れ、安価になる。
【００４６】次に、本発明による薄膜トランジスタの製
造方法をボトムゲート型ＴＦＴに適用した場合の第２実
施例を説明する。
造方法をボトムゲート型ＴＦＴに適用した場合の第２実
施例を説明する。
【００４７】図４は、この第２実施例における幾つかの
工程を図２と同様に示す説明図である。先ず、ガラス又
は石英等からなる透明基板１２０の上側表面全体に、遮
光性導電材料、例えばアルミニウム等の金属からなる層
を例えばスパッタリングにより一様な厚さに形成する。
この金属層は第１のフォトマスクを用いた既知のフォト
リソグラフィによりパターン化し、これにより、ゲート
電極１１６ａと、これらゲート電極と一体的なゲートラ
イン１１６（図５参照）とを形成する（図４のａ）。
工程を図２と同様に示す説明図である。先ず、ガラス又
は石英等からなる透明基板１２０の上側表面全体に、遮
光性導電材料、例えばアルミニウム等の金属からなる層
を例えばスパッタリングにより一様な厚さに形成する。
この金属層は第１のフォトマスクを用いた既知のフォト
リソグラフィによりパターン化し、これにより、ゲート
電極１１６ａと、これらゲート電極と一体的なゲートラ
イン１１６（図５参照）とを形成する（図４のａ）。
【００４８】次に、上記ゲート電極１１６ａ及びゲート
ライン１１６が形成された基板１２０の上側全面にＳｉ
Ｏ２等からなるゲート絶縁層１２２を例えばプラズマＣ
ＶＤ法により一様な厚さに形成し、斯様にして形成され
たゲート絶縁層１２２上にＩＴＯ等の透明導電材料から
なる層を例えばスパッタリングにより一定の厚さに形成
する。この透明導電材料層は第２のフォトマスクを用い
た既知のフォトリソグラフィによりパターン化し、これ
により画素電極１１２、各画素電極の一部であるドレイ
ン電極１１２ａ、ソースライン１１７、及び各ソースラ
インと一体的なソース電極１１７ａが形成される（図４
のｂ）。次いで、図４のｂに示す工程において得られた
構造体の上面には後の工程のために燐がドープされる。
ライン１１６が形成された基板１２０の上側全面にＳｉ
Ｏ２等からなるゲート絶縁層１２２を例えばプラズマＣ
ＶＤ法により一様な厚さに形成し、斯様にして形成され
たゲート絶縁層１２２上にＩＴＯ等の透明導電材料から
なる層を例えばスパッタリングにより一定の厚さに形成
する。この透明導電材料層は第２のフォトマスクを用い
た既知のフォトリソグラフィによりパターン化し、これ
により画素電極１１２、各画素電極の一部であるドレイ
ン電極１１２ａ、ソースライン１１７、及び各ソースラ
インと一体的なソース電極１１７ａが形成される（図４
のｂ）。次いで、図４のｂに示す工程において得られた
構造体の上面には後の工程のために燐がドープされる。
【００４９】次に、上記構造体の上面全体にアモルファ
スシリコン（ａ−Ｓｉ）等の半導体材料からなるチャン
ネル形成層１２４と、窒化シリコン（ＳｉＮｘ）等の絶
縁材料からなる絶縁層１２６とが、例えばプラズマＣＶ
Ｄ法により順次形成される。尚、この際に、上記チャン
ネル形成層１２４における前記画素電極１１２、ドレイ
ン電極１１２ａ、ソースライン１１７及びソース電極１
１７ａとの境界部分には上記のドープされた燐が拡散移
動し、これにより例えばｎ＋ａ−Ｓｉ膜が形成されて、
チャンネル形成層１２４とドレイン及びソース電極１１
２ａ及び１１７ａとの間に良好なオーミックコンタクト
が得られるようになる。次に、絶縁層１２６の上面にフ
ォトレジスト層１２８が塗布形成される。このフォトレ
ジスト層１２８は、前記ゲート電極１１６ａ及びゲート
ライン１１６を一方のマスクとして基板１２０側からの
（即ち背面側からの）光により露光されると共に、更に
ゲート電極１１６ａの長さ方向と直交する方向（図４の
左右方向）に延びる所定の遮光縞を備える簡単な構成の
第３（他方）のフォトマスクを使用して図における上方
側からの（即ち、パネル前面側からの）光により露光さ
れる。
スシリコン（ａ−Ｓｉ）等の半導体材料からなるチャン
ネル形成層１２４と、窒化シリコン（ＳｉＮｘ）等の絶
縁材料からなる絶縁層１２６とが、例えばプラズマＣＶ
Ｄ法により順次形成される。尚、この際に、上記チャン
ネル形成層１２４における前記画素電極１１２、ドレイ
ン電極１１２ａ、ソースライン１１７及びソース電極１
１７ａとの境界部分には上記のドープされた燐が拡散移
動し、これにより例えばｎ＋ａ−Ｓｉ膜が形成されて、
チャンネル形成層１２４とドレイン及びソース電極１１
２ａ及び１１７ａとの間に良好なオーミックコンタクト
が得られるようになる。次に、絶縁層１２６の上面にフ
ォトレジスト層１２８が塗布形成される。このフォトレ
ジスト層１２８は、前記ゲート電極１１６ａ及びゲート
ライン１１６を一方のマスクとして基板１２０側からの
（即ち背面側からの）光により露光されると共に、更に
ゲート電極１１６ａの長さ方向と直交する方向（図４の
左右方向）に延びる所定の遮光縞を備える簡単な構成の
第３（他方）のフォトマスクを使用して図における上方
側からの（即ち、パネル前面側からの）光により露光さ
れる。
【００５０】図５は上記一方及び他方のマスクの形態を
平面図にて概略的に示しており、ゲート電極１１６ａ及
びゲートライン１１６による一方のマスクと他方のマス
ク２００とが重なる領域（クロスハッチ部分）が、形成
すべきチャンネル形成層の領域となることを表してい
る。つまり、他方のマスク２００は、ゲート電極１１６
ａの部分すなわち当該チャンネル形成層の領域だけは上
方側からの光により露光させないパターンを持つ必要が
ある。本例では、マスク２００は、ゲートライン１１６
の領域を全て上方側からの光により露光させるようなマ
スクパターンを有するものであり、このパターンは、そ
れぞれゲートライン１１６に沿いこれをカバーする光透
過性の直線的帯状部２０１とこれに交互配置される遮光
性の直線的帯状部２０２とからなるという極めて簡単な
もので済む。図５からも分かるように、このマスク２０
０は、単一方向（図５の上下方向）のみの位置合わせで
良いので、工程の簡素化に寄与することになる。
平面図にて概略的に示しており、ゲート電極１１６ａ及
びゲートライン１１６による一方のマスクと他方のマス
ク２００とが重なる領域（クロスハッチ部分）が、形成
すべきチャンネル形成層の領域となることを表してい
る。つまり、他方のマスク２００は、ゲート電極１１６
ａの部分すなわち当該チャンネル形成層の領域だけは上
方側からの光により露光させないパターンを持つ必要が
ある。本例では、マスク２００は、ゲートライン１１６
の領域を全て上方側からの光により露光させるようなマ
スクパターンを有するものであり、このパターンは、そ
れぞれゲートライン１１６に沿いこれをカバーする光透
過性の直線的帯状部２０１とこれに交互配置される遮光
性の直線的帯状部２０２とからなるという極めて簡単な
もので済む。図５からも分かるように、このマスク２０
０は、単一方向（図５の上下方向）のみの位置合わせで
良いので、工程の簡素化に寄与することになる。
【００５１】斯様にして露光されたフォトレジスト層１
２８は、次いで現像処理され、結果として上記ゲート電
極１１６ａに対応する領域１２８’だけが絶縁層１２６
上に残存される。次に、フォトレジスト層１２８’をマ
スクとして用い、既知のエッチング法により絶縁層１２
６及びチャンネル形成層１２４を選択的にエッチングし
て、チャンネル形成層１２４及び絶縁層１２６を含む島
状領域１３０を形成する（図４のｄ）。この場合に各島
状領域１３０の頂部に残存するフォトレジスト層１２
８’は次いで既知の方法により剥離除去される。
２８は、次いで現像処理され、結果として上記ゲート電
極１１６ａに対応する領域１２８’だけが絶縁層１２６
上に残存される。次に、フォトレジスト層１２８’をマ
スクとして用い、既知のエッチング法により絶縁層１２
６及びチャンネル形成層１２４を選択的にエッチングし
て、チャンネル形成層１２４及び絶縁層１２６を含む島
状領域１３０を形成する（図４のｄ）。この場合に各島
状領域１３０の頂部に残存するフォトレジスト層１２
８’は次いで既知の方法により剥離除去される。
【００５２】次に、全面に窒化シリコン等の絶縁材料か
らなる保護層１３２を形成する。この保護層１３２は、
第４のフォトマスクを用いた既知のフォトリソグラフィ
によりパターン化し、これにより該保護層１３２には前
記画素電極１１２を露出させる窓１３２ａが各々形成さ
れる（図４のｅ）。次いで、既知の方法により前記各ゲ
ートラインの端子部分が露出される。かくして、ドレイ
ン及びソース電極１１２ａ及び１１７ａ、チャンネル形
成層１２４、ゲート絶縁層１２２、並びにゲート電極１
１６ａを有してなるＴＦＴ１１４が得られる。
らなる保護層１３２を形成する。この保護層１３２は、
第４のフォトマスクを用いた既知のフォトリソグラフィ
によりパターン化し、これにより該保護層１３２には前
記画素電極１１２を露出させる窓１３２ａが各々形成さ
れる（図４のｅ）。次いで、既知の方法により前記各ゲ
ートラインの端子部分が露出される。かくして、ドレイ
ン及びソース電極１１２ａ及び１１７ａ、チャンネル形
成層１２４、ゲート絶縁層１２２、並びにゲート電極１
１６ａを有してなるＴＦＴ１１４が得られる。
【００５３】更に、図４のｅの工程で得られた構造体に
は全面に配向膜等が形成されるが、これら工程は既知で
あるので詳細な説明は省略する。
は全面に配向膜等が形成されるが、これら工程は既知で
あるので詳細な説明は省略する。
【００５４】上記第２実施例による製造方法によれば、
チャンネル形成層１２４を含む島状領域１３０を形成す
る際にゲート電極１１６ａをフォトマスクとして用い裏
面側から露光を行うため、ゲート電極１１６ａ及びチャ
ンネル形成層１２４の形状及び位置が、基板１２０に垂
直な方向に見て、少なくとも対向する１対の辺（図５の
１３０Ａ，１３０Ｂ。本例では辺１３０Ｃも）に関して
は略完全に一致する（即ち、自己整合される）ので、バ
ックライトの光がチャンネル形成層１２４に侵入して光
励起キャリアを発生させる恐れが少ない。従って、この
製造方法により製造された液晶表示パネルによれば、バ
ックライトの悪影響を受けることの少ない良好な画像品
質を得ることができる。また、かかる自己整合によっ
て、バックライトの光のチャンネル形成層への侵入を効
率良く遮断するとともに先述したような開口率等の低下
を相当抑えることができる。
チャンネル形成層１２４を含む島状領域１３０を形成す
る際にゲート電極１１６ａをフォトマスクとして用い裏
面側から露光を行うため、ゲート電極１１６ａ及びチャ
ンネル形成層１２４の形状及び位置が、基板１２０に垂
直な方向に見て、少なくとも対向する１対の辺（図５の
１３０Ａ，１３０Ｂ。本例では辺１３０Ｃも）に関して
は略完全に一致する（即ち、自己整合される）ので、バ
ックライトの光がチャンネル形成層１２４に侵入して光
励起キャリアを発生させる恐れが少ない。従って、この
製造方法により製造された液晶表示パネルによれば、バ
ックライトの悪影響を受けることの少ない良好な画像品
質を得ることができる。また、かかる自己整合によっ
て、バックライトの光のチャンネル形成層への侵入を効
率良く遮断するとともに先述したような開口率等の低下
を相当抑えることができる。
【００５５】尚、上記第２実施例の図４のｃ〜ｅに示す
工程において、絶縁層１２６を形成せずに保護層１３２
だけを形成するようにしてもよい。
工程において、絶縁層１２６を形成せずに保護層１３２
だけを形成するようにしてもよい。
【００５６】また、上記第２実施例では、背面側の一方
マスク（ゲート電極等）と正面側の他方マスクとを用い
て島状領域１３０を形成しているが、図４のｃの工程に
おいて当該一方のマスクのみで当該ゲート電極等に対応
する形状（平面図上）にチャネル形成層をパターン化し
ておき、その後の図４のｅの工程において保護層１３２
の窓１３２ａの形成と同時に当該チャネル形成層を最終
的に島状にパターン化するようにしてもよい。この場
合、チャネル形成層の島状のパターン化後には当該チャ
ネル形成層の側面は露出されることになるが、かかる露
出側面に対して図３において述べたような酸化処理又は
窒化処理等による絶縁化処理を施すのが好ましい。ま
た、もとよりチャネル形成層は島状に形成しなくとも最
低限の機能を果たすことはできるので、上述の如き島状
のパターン化は必須ではない。但し、耐リーク電流等の
ＴＦＴの性能面から見れば、チャネル形成層を島状にす
ることが望ましい。
マスク（ゲート電極等）と正面側の他方マスクとを用い
て島状領域１３０を形成しているが、図４のｃの工程に
おいて当該一方のマスクのみで当該ゲート電極等に対応
する形状（平面図上）にチャネル形成層をパターン化し
ておき、その後の図４のｅの工程において保護層１３２
の窓１３２ａの形成と同時に当該チャネル形成層を最終
的に島状にパターン化するようにしてもよい。この場
合、チャネル形成層の島状のパターン化後には当該チャ
ネル形成層の側面は露出されることになるが、かかる露
出側面に対して図３において述べたような酸化処理又は
窒化処理等による絶縁化処理を施すのが好ましい。ま
た、もとよりチャネル形成層は島状に形成しなくとも最
低限の機能を果たすことはできるので、上述の如き島状
のパターン化は必須ではない。但し、耐リーク電流等の
ＴＦＴの性能面から見れば、チャネル形成層を島状にす
ることが望ましい。
【００５７】また、上記各実施例においては、基板上に
直接、遮光膜やゲート電極を形成するようにしている
が、これらは基板に設けられた下地層上に形成するよう
にしてもよいことは勿論である。同様に、本発明は、他
の層及び部分についても付加的な構成要素を排除するも
のではないし、請求項に記載の技術的思想に逸脱しない
限り、その実施の形態を適宜改変しうるものである。
直接、遮光膜やゲート電極を形成するようにしている
が、これらは基板に設けられた下地層上に形成するよう
にしてもよいことは勿論である。同様に、本発明は、他
の層及び部分についても付加的な構成要素を排除するも
のではないし、請求項に記載の技術的思想に逸脱しない
限り、その実施の形態を適宜改変しうるものである。
【図１】図１は、本発明による薄膜トランジスタの製造
方法の第１実施例により製造された薄膜トランジスタを
備える液晶表示パネルの一部の概略平面図である。
方法の第１実施例により製造された薄膜トランジスタを
備える液晶表示パネルの一部の概略平面図である。
【図２】図２は、同第１実施例における幾つかの工程を
図１のＩＩ-ＩＩ線に沿う断面として示す工程説明図で
ある。
図１のＩＩ-ＩＩ線に沿う断面として示す工程説明図で
ある。
【図３】図３は、同第１実施例の変形例における幾つか
の工程を示す工程説明図である。
の工程を示す工程説明図である。
【図４】図４は、本発明による薄膜トランジスタの製造
方法の第２実施例における幾つかの工程を断面として示
す工程説明図である。
方法の第２実施例における幾つかの工程を断面として示
す工程説明図である。
【図５】図５は、本発明による薄膜トランジスタの製造
方法の第２実施例において使用されるマスクの形態を示
す概略平面図である。
方法の第２実施例において使用されるマスクの形態を示
す概略平面図である。
１０…液晶表示パネル １２、１１２…画素電極 １２ａ、１１２ａ…ドレイン電極 １４、１１４…薄膜トランジスタ １６、１１６…ゲートライン １６ａ、１１６ａ…ゲート電極 １７、１１７…ソースライン １７ａ、１１７ａ…ソース電極 ２０、１２０…透明基板 ２１…遮光膜 ２２…絶縁層 ２４、１２４…チャンネル形成層 ２６…ゲート絶縁層 ２８、１２８…フォトレジスト層 ３０、１３０…島状領域 ３２、１３２…保護層 １２２…ゲート絶縁層 １２６…絶縁層 ２００…マスク ２０１…光透過性直線的帯状部 ２０２…遮光性直線的帯状部 １３０Ａ、１３０Ｂ、１３０Ｃ…ゲート電極と整合され
るチャネル形成層の側部
るチャネル形成層の側部
フロントページの続き (72)発明者 湯川 禎三 兵庫県神戸市西区高塚台４丁目３番１ フ ィリップスモバイルディスプレイシステム ズ神戸株式会社内 Ｆターム(参考） 2H092 JA28 JA34 JA37 JB54 MA13 NA16 NA27 5F110 AA16 AA21 BB01 CC04 CC06 DD02 DD03 DD13 EE03 EE44 FF03 FF09 FF12 FF25 FF30 GG02 GG15 GG45 HJ16 HK07 HK25 HK33 NN02 NN24 NN35 NN46 NN54 QQ09 QQ12
Claims (11)
- 【請求項１】 ゲート電極と、ドレイン電極と、ソース
電極と、チャンネル形成層と、該チャンネル形成層に光
が侵入するのを防止する遮光膜とを有してなる薄膜トラ
ンジスタの製造方法であって、 透明基板又はこの基板に設けられた下地層上に前記遮光
膜を形成する第１工程と、 前記遮光膜が形成された前記透明基板又は下地層上に前
記ドレイン電極及び前記ソース電極を形成する第２工程
と、 前記ドレイン電極及びソース電極が形成された構造体の
主面上に前記チャンネル形成層の材料を堆積する第３工
程と、 当該堆積された材料の層を、前記遮光膜をマスクとする
前記透明基板側からの露光に基づくフォトリソグラフィ
の処理により島状に形成して前記チャンネル形成層を形
成する第４工程と、 この島状のチャンネル形成層上にゲート絶縁層を介在さ
せて前記ゲート電極を形成する第５工程と、を有する薄
膜トランジスタの製造方法。 - 【請求項２】 請求項１に記載の薄膜トランジスタの製
造方法であって、 前記第３工程が、前記ドレイン電極及びソース電極が形
成された前記構造体主面上に前記チャンネル形成層の材
料と前記ゲート絶縁層の材料とを順に堆積する工程を有
し、 前記第４工程が、当該ゲート絶縁層の材料の層上にフォ
トレジスト層を形成する工程と、該フォトレジスト層を
前記遮光膜をマスクとする前記透明基板側からの露光に
よりパターン化する工程と、これによりパターン化され
たフォトレジスト層をマスクとして当該ゲート絶縁層及
びチャンネル形成層の堆積層を選択的にエッチングする
工程とを有している、ことを特徴とする薄膜トランジス
タの製造方法。 - 【請求項３】 請求項１又は２に記載の薄膜トランジス
タの製造方法であって、前記第５工程が、前記島状のチ
ャンネル形成層及び該島状チャンネル形成層上の前記ゲ
ート絶縁層を第２ゲート絶縁層としての保護層により覆
う工程と、該保護層上に前記ゲート電極を形成する工程
とを有していることを特徴とする薄膜トランジスタの製
造方法。 - 【請求項４】 請求項１又は２に記載の薄膜トランジス
タの製造方法であって、前記第５工程が、前記島状のチ
ャンネル形成層の側面を酸化させる工程と、該酸化され
た側面を有する前記島状のチャンネル形成層上に前記ゲ
ート絶縁層を介して前記ゲート電極を形成する工程とを
有していることを特徴とする薄膜トランジスタの製造方
法。 - 【請求項５】 ゲート電極と、ドレイン電極と、ソース
電極と、チャンネル形成層とを有してなる薄膜トランジ
スタの製造方法であって、 透明基板又はこの基板に設けられた下地層上に遮光性導
電材料を用いて前記ゲート電極を形成する第１工程と、 前記ゲート電極が形成された透明基板又は下地層上にゲ
ート絶縁層を形成する第２工程と、 前記ゲート絶縁層上に前記ドレイン電極及び前記ソース
電極を形成する第３工程と、 前記ドレイン電極及びソース電極が形成された前記ゲー
ト絶縁層上に前記チャンネル形成層の材料を堆積する第
４工程と、 当該堆積された材料の層を、前記ゲート電極をマスクと
する前記透明基板側からの露光に基づくフォトリソグラ
フィの処理を用いて前記チャンネル形成層を形成する第
５工程と、を有する薄膜トランジスタの製造方法。 - 【請求項６】 請求項５に記載の薄膜トランジスタの製
造方法であって、 前記第４工程が、前記ドレイン電極及びソース電極が形
成された前記ゲート絶縁層上に前記チャンネル形成層の
材料を堆積する工程と、該チャンネル形成層上に絶縁材
料を堆積する工程とを有し、 前記第５工程が、前記絶縁材料の堆積層上にフォトレジ
スト層を形成する工程と、該フォトレジスト層に対し前
記ゲート電極を一方のマスクとして前記透明基板側から
の露光を行うとともに前記フォトレジスト層の上側に配
される他方のマスクを用いて前記フォトレジスト層の上
側からの露光を行ってパターン化する工程と、これによ
りパターン化されたフォトレジスト層をマスクとして当
該絶縁材料の堆積層と前記チャンネル形成層の堆積層と
を選択的にエッチングする工程とを有している、ことを
特徴とする薄膜トランジスタの製造方法。 - 【請求項７】 請求項５又は６に記載の薄膜トランジス
タの製造方法であって、前記第５工程の後に、前記島状
のチャンネル形成層の少なくとも側面を覆う保護層を形
成する工程を有していることを特徴とする薄膜トランジ
スタの製造方法。 - 【請求項８】 ゲート電極と、ドレイン電極と、ソース
電極と、チャンネル形成層と、該チャンネル形成層に光
が侵入するのを防止する遮光膜とを有してなる薄膜トラ
ンジスタであって、 前記チャンネル形成層が前記遮光膜をマスクとして用い
たフォトリソグラフィの処理により形成されたものであ
る薄膜トランジスタ。 - 【請求項９】 ゲート電極と、ドレイン電極と、ソース
電極と、チャンネル形成層とを有してなる薄膜トランジ
スタであって、 前記ゲート電極が遮光性導電材料からなり、前記チャン
ネル形成層が前記ゲート電極をマスクとして用いたフォ
トリソグラフィの処理を用いて形成されたものである薄
膜トランジスタ。 - 【請求項１０】 ゲート電極、ドレイン電極、ソース電
極、チャンネル形成層及び該チャンネル形成層に光が侵
入するのを防止する遮光膜を有してなる薄膜トランジス
タと、前記ドレイン電極及び前記ソース電極の何れか一
方に接続された画素電極とを有する液晶表示パネルであ
って、 前記チャンネル形成層が前記遮光膜をマスクとして用い
たフォトリソグラフィにより形成されたものである液晶
表示パネル。 - 【請求項１１】 ゲート電極、ドレイン電極、ソース電
極及びチャンネル形成層を有してなる薄膜トランジスタ
と、前記ドレイン電極及び前記ソース電極の何れか一方
に接続された画素電極とを有する液晶表示パネルであっ
て、 前記ゲート電極が遮光性導電材料からなり、前記チャン
ネル形成層が前記ゲート電極をマスクとして用いたフォ
トリソグラフィの処理を用いて形成されたものである液
晶表示パネル。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001139552A JP5187994B2 (ja) | 2001-05-10 | 2001-05-10 | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル |
| EP02769196.3A EP1396019B1 (en) | 2001-05-10 | 2002-05-06 | Thin film transistor self-aligned to a light-shield layer |
| KR1020037000225A KR100890745B1 (ko) | 2001-05-10 | 2002-05-06 | 박막 트랜지스터를 제작하는 방법, 및 액정 디스플레이 |
| PCT/IB2002/001581 WO2002091455A1 (en) | 2001-05-10 | 2002-05-06 | Thin film transistor self-aligned to a light-shield layer |
| CN02801552A CN1462473A (zh) | 2001-05-10 | 2002-05-06 | 一种自动对准光屏蔽层的薄膜晶体管 |
| TW091109452A TW569466B (en) | 2001-05-10 | 2002-05-07 | Method of manufacturing thin film transistor, and thin film transistor and liquid crystal display panel manufactured using such method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001139552A JP5187994B2 (ja) | 2001-05-10 | 2001-05-10 | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002343970A true JP2002343970A (ja) | 2002-11-29 |
| JP5187994B2 JP5187994B2 (ja) | 2013-04-24 |
Family
ID=18986309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001139552A Expired - Fee Related JP5187994B2 (ja) | 2001-05-10 | 2001-05-10 | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1396019B1 (ja) |
| JP (1) | JP5187994B2 (ja) |
| KR (1) | KR100890745B1 (ja) |
| CN (1) | CN1462473A (ja) |
| TW (1) | TW569466B (ja) |
| WO (1) | WO2002091455A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319673A (ja) * | 2003-04-15 | 2004-11-11 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2006114862A (ja) * | 2004-10-15 | 2006-04-27 | Samsung Electronics Co Ltd | 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法 |
| JP2007164191A (ja) * | 2005-12-14 | 2007-06-28 | Samsung Electronics Co Ltd | 有機薄膜トランジスタ表示板及びその製造方法 |
| JP2008041853A (ja) * | 2006-08-04 | 2008-02-21 | Casio Comput Co Ltd | 半導体薄膜の加工方法、半導体装置の製造方法および半導体装置 |
| WO2011013417A1 (ja) * | 2009-07-30 | 2011-02-03 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4431081B2 (ja) * | 2004-08-30 | 2010-03-10 | エルジー ディスプレイ カンパニー リミテッド | 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法 |
| KR100623699B1 (ko) * | 2004-09-06 | 2006-09-19 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그의 제조 방법 |
| KR101133767B1 (ko) | 2005-03-09 | 2012-04-09 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN100389444C (zh) * | 2006-04-24 | 2008-05-21 | 友达光电股份有限公司 | 显示面板模块 |
| KR101248003B1 (ko) | 2006-05-09 | 2013-03-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| KR102012854B1 (ko) * | 2012-11-12 | 2019-10-22 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 및 그 제조방법 |
| KR102424445B1 (ko) | 2016-05-03 | 2022-07-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN106298955A (zh) * | 2016-09-07 | 2017-01-04 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、液晶面板及显示器 |
| CN111951729B (zh) * | 2020-08-17 | 2023-06-09 | 武汉天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN113097227B (zh) * | 2021-03-22 | 2022-10-21 | 北海惠科光电技术有限公司 | 薄膜晶体管、显示装置以及薄膜晶体管制备方法 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58170065A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 薄膜電界効果トランジスタの製造方法 |
| JPS6446982A (en) * | 1987-08-17 | 1989-02-21 | Casio Computer Co Ltd | Manufacture of thin-film transistor |
| JPH0225038A (ja) * | 1988-07-13 | 1990-01-26 | Seikosha Co Ltd | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
| JPH02139972A (ja) * | 1988-11-21 | 1990-05-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH02250037A (ja) * | 1989-03-23 | 1990-10-05 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板の製造方法及び表示装置の製造方法 |
| JPH03116778A (ja) * | 1989-09-28 | 1991-05-17 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板の製造方法と表示装置の製造方法 |
| JPH03145766A (ja) * | 1989-10-31 | 1991-06-20 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH04334061A (ja) * | 1991-05-09 | 1992-11-20 | Fujitsu Ltd | 薄膜トランジスタマトリックス及びその製造方法 |
| JPH07162007A (ja) * | 1993-12-10 | 1995-06-23 | Sharp Corp | アクティブマトリクス基板の製造方法 |
| JPH08107212A (ja) * | 1994-10-06 | 1996-04-23 | Fujitsu Ltd | 薄膜トランジスタ・マトリクス基板及びその製造方法 |
| JPH095790A (ja) * | 1995-06-16 | 1997-01-10 | Dainippon Printing Co Ltd | 薄膜トランジスタの製造方法 |
| JPH09246554A (ja) * | 1996-03-04 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法および液晶表示装置 |
| JPH10173195A (ja) * | 1996-12-12 | 1998-06-26 | Nec Corp | 薄膜トランジスタ及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62291067A (ja) * | 1986-06-10 | 1987-12-17 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPH01173650A (ja) * | 1987-12-26 | 1989-07-10 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタの製造方法 |
| KR940007451B1 (ko) * | 1991-09-06 | 1994-08-18 | 주식회사 금성사 | 박막트랜지스터 제조방법 |
| JP3176527B2 (ja) * | 1995-03-30 | 2001-06-18 | シャープ株式会社 | 半導体装置の製造方法 |
| GB0021030D0 (en) * | 2000-08-26 | 2000-10-11 | Koninkl Philips Electronics Nv | A method of forming a bottom-gate thin film transistor |
-
2001
- 2001-05-10 JP JP2001139552A patent/JP5187994B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-06 EP EP02769196.3A patent/EP1396019B1/en not_active Expired - Lifetime
- 2002-05-06 WO PCT/IB2002/001581 patent/WO2002091455A1/en active Application Filing
- 2002-05-06 CN CN02801552A patent/CN1462473A/zh active Pending
- 2002-05-06 KR KR1020037000225A patent/KR100890745B1/ko not_active IP Right Cessation
- 2002-05-07 TW TW091109452A patent/TW569466B/zh not_active IP Right Cessation
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58170065A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 薄膜電界効果トランジスタの製造方法 |
| JPS6446982A (en) * | 1987-08-17 | 1989-02-21 | Casio Computer Co Ltd | Manufacture of thin-film transistor |
| JPH0225038A (ja) * | 1988-07-13 | 1990-01-26 | Seikosha Co Ltd | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
| JPH02139972A (ja) * | 1988-11-21 | 1990-05-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH02250037A (ja) * | 1989-03-23 | 1990-10-05 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板の製造方法及び表示装置の製造方法 |
| JPH03116778A (ja) * | 1989-09-28 | 1991-05-17 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板の製造方法と表示装置の製造方法 |
| JPH03145766A (ja) * | 1989-10-31 | 1991-06-20 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH04334061A (ja) * | 1991-05-09 | 1992-11-20 | Fujitsu Ltd | 薄膜トランジスタマトリックス及びその製造方法 |
| JPH07162007A (ja) * | 1993-12-10 | 1995-06-23 | Sharp Corp | アクティブマトリクス基板の製造方法 |
| JPH08107212A (ja) * | 1994-10-06 | 1996-04-23 | Fujitsu Ltd | 薄膜トランジスタ・マトリクス基板及びその製造方法 |
| JPH095790A (ja) * | 1995-06-16 | 1997-01-10 | Dainippon Printing Co Ltd | 薄膜トランジスタの製造方法 |
| JPH09246554A (ja) * | 1996-03-04 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法および液晶表示装置 |
| JPH10173195A (ja) * | 1996-12-12 | 1998-06-26 | Nec Corp | 薄膜トランジスタ及びその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319673A (ja) * | 2003-04-15 | 2004-11-11 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2006114862A (ja) * | 2004-10-15 | 2006-04-27 | Samsung Electronics Co Ltd | 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法 |
| JP2007164191A (ja) * | 2005-12-14 | 2007-06-28 | Samsung Electronics Co Ltd | 有機薄膜トランジスタ表示板及びその製造方法 |
| JP2008041853A (ja) * | 2006-08-04 | 2008-02-21 | Casio Comput Co Ltd | 半導体薄膜の加工方法、半導体装置の製造方法および半導体装置 |
| WO2011013417A1 (ja) * | 2009-07-30 | 2011-02-03 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法 |
| US8558232B2 (en) | 2009-07-30 | 2013-10-15 | Sharp Kabushiki Kaisha | Thin film transistor and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1396019A1 (en) | 2004-03-10 |
| KR20030029615A (ko) | 2003-04-14 |
| KR100890745B1 (ko) | 2009-03-26 |
| EP1396019B1 (en) | 2015-07-08 |
| TW569466B (en) | 2004-01-01 |
| WO2002091455A1 (en) | 2002-11-14 |
| CN1462473A (zh) | 2003-12-17 |
| JP5187994B2 (ja) | 2013-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6809785B2 (en) | Semipermeable liquid crystal display device and manufacturing method thereof | |
| US7443465B2 (en) | Color filter plate and thin film transistor plate for liquid crystal display, and methods for fabricating the plates | |
| US6468840B2 (en) | Active matrix substrate and manufacturing method thereof | |
| KR100325079B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| JP3503685B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR100708240B1 (ko) | 박막 트랜지스터, 이를 사용한 액정 표시장치, 및 이를제조하는 방법 | |
| JP2003140189A (ja) | 液晶ディスプレイ装置用アレー基板及びその製造方法 | |
| US5760861A (en) | Liquid crystal display device and a method for fabricating black matrix thereto | |
| JP5187994B2 (ja) | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル | |
| KR100325072B1 (ko) | 고개구율및고투과율액정표시장치의제조방법 | |
| US7075603B2 (en) | Method of fabricating a semi-transmission LCD by plasma processing and washing organic film, and LCD fabricated thereby | |
| KR100475111B1 (ko) | 액정표시장치의 제조방법 | |
| US20020140877A1 (en) | Thin film transistor for liquid crystal display and method of forming the same | |
| US6972219B2 (en) | Thin film transistor self-aligned to a light-shield layer | |
| JP2882319B2 (ja) | 液晶パネル | |
| KR100764273B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH1039331A (ja) | アクティブマトリクス方式液晶表示装置の製造方法及びその方法によって製造されるアクティブマトリクス方式液晶表示装置 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| KR100707019B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| JP3030751B2 (ja) | 薄膜トランジスタ | |
| JPH06268217A (ja) | 薄膜半導体素子 | |
| KR20070004276A (ko) | 어레이 기판의 제조방법 | |
| JPH08122823A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| US6842201B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| JPH05134271A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070223 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080326 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120813 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |